首页 > 专利查询

子字线驱动器的制作方法

子字线驱动器
1.交叉引用
2.本专利申请要求金姆(kim)等人在2021年2月8日提交的标题为“子字线驱动器(sub word line driver)”的第17/170,743号美国专利申请的优先权，所述美国专利申请转让给本受让人且以全文引用的方式明确地并入本文中。
技术领域
3.技术领域涉及子字线驱动器。

背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为不同状态来存储信息。举例来说，二进制存储器单元可编程为两个支持状态中的一个，通常由逻辑1或逻辑0标示。在一些实例中，单个存储器单元可支持多于两个状态，所述状态中的任一个可被存储。为了存取所存储信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可对存储器装置中的状态进行写入或编程。
5.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性或非易失性的。例如feram的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储的逻辑状态很长一段时间。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。

技术实现要素：

6.描述了一种设备。所述设备可包含：存储器单元阵列，其布置在各自包括多个存储器单元的多个子阵列中；第一类型的第一选择装置，其位于所述多个子阵列中的第一子阵列的第一侧上，其中所述第一选择装置经配置以至少部分地基于第三存取线而将第一存取线与第二存取线耦合，所述第二存取线在从第一电平转变到高于所述第一电平的第二电平后存取所述存储器单元阵列的子集以进行存取操作；第二类型的第二选择装置，其位于所述多个子阵列中的所述第一子阵列的第二侧上，其中所述第二选择装置经配置以至少部分地基于第四存取线而将所述第一存取线与所述第二存取线耦合；以及控制器，其与所述第一选择装置和所述第二选择装置耦合，所述控制器经配置以：在第一时间将所述第三存取线驱动到所述第一电平且将所述第四存取线驱动到第三电平，其中所述第三电平高于所述第二电平；在第二时间将所述第一存取线驱动到所述第二电平；在第三时间将所述第四存取线驱动到所述第二电平；且在第四时间将所述第四存取线驱动到所述第三电平，所述第四时间发生在所述第三时间之后且在所述第一存取线处于所述第二电平时。
7.描述了一种设备。所述设备可包含：存储器单元阵列，其布置在各自包括多个存储
器单元的多个子阵列中；第一类型的第一选择装置，其位于所述多个子阵列中的第一子阵列的第一侧上，其中所述第一选择装置经配置以至少部分地基于第三存取线而将第一存取线与第二存取线耦合，所述第二存取线在从第一电平转变到高于所述第一电平的第二电平后存取所述存储器单元阵列的子集以进行存取操作；所述第一类型的第二选择装置，其位于所述多个子阵列中的所述第一子阵列的第二侧上，其中所述第二选择装置经配置以至少部分地基于所述第三存取线而将所述第一存取线与所述第二存取线耦合；以及控制器，其与所述第一选择装置和所述第二选择装置耦合，所述控制器经配置以：在第一时间将所述第三存取线驱动到第三电平，其中所述第三电平低于所述第一电平和所述第二电平；且在所述第一时间之后的第二时间将所述第一存取线驱动到所述第二电平。
8.描述了一种方法。所述方法可包含：在第一时间且在第一存取线处于第一电平时将第三存取线和第四存取线驱动到互补电平，其中所述互补电平中的至少一个不同于所述第一电平以及与第二存取线相关联的第二电平，所述第二存取线提供对存储器单元阵列的子集的存取，且其中所述第一存取线至少部分地基于将所述第三存取线和所述第四存取线中的至少一个驱动到所述互补电平而经由第一类型的第一选择装置和第二类型的第二选择装置与所述第二存取线耦合；在第二时间将所述第一存取线驱动到所述第二电平；至少部分地基于将所述第一存取线驱动到所述第二电平而在第三时间将所述第三存取线驱动到所述第二电平且将所述第四存取线驱动到所述第一电平；以及在第四时间且在所述第一存取线处于所述第二电平时将所述第三存取线和所述第四存取线驱动到所述互补电平。
附图说明
9.图1说明根据如本文中所公开的实例的支持子字线驱动器的系统的实例。
10.图2说明根据如本文中所公开的实例的支持子字线驱动器的存储器裸片的实例。
11.图3a和3b说明根据如本文中所公开的实例的支持子字线驱动器的电路图和对应时序图的实例。
12.图4a和4b说明根据如本文中所公开的实例的支持子字线驱动器的电路图和对应时序图的实例。
13.图5a和5b说明根据如本文中所公开的实例的支持子字线驱动器的电路图和对应时序图的实例。
14.图6a和6b说明根据如本文中所公开的实例的支持子字线驱动器的电路图和对应时序图的实例。
15.图7展示根据如本文中所公开的实例的支持子字线驱动器的存储器装置的框图。
16.图8展示说明根据如本文中所公开的实例的支持子字线驱动器的一或多种方法的流程图。
具体实施方式
17.存储器阵列可布置在子阵列中，其中字线穿过多个子阵列，且可在子阵列之间的间距(例如，间隙)内制造额外的行线驱动器(例如，字线选择装置)以向字线提供额外的驱动。典型驱动器可在间隙中具有不同类型的多个晶体管，且减小子阵列之间的间距大小可为有益的。为了存取子阵列的存储器单元，可使用两步解码将存储器地址解码为字线。可对
一组字线共用的全局行线进行解码，而可使用相位信号来激活具有激活的全局行线的组内的单独字线。可在激活全局行线之前断言相位信号，因此将全局行线耦合到局部行线中的一个。当全局行线被断言时，其将驱动选定行线。供选择晶体管将全局字线耦合到局部字线的传统驱动机制可能无法将选择晶体管驱动到为字线的所要转换速率提供足够强的驱动的电平，或者可能会使选择晶体管过驱动且引起可能的晶体管击穿。因此，需要一种为选择晶体管提供足够驱动同时防止晶体管击穿的解决方案。
18.本文中描述了一种为选择晶体管提供足够驱动同时防止晶体管击穿的存储器架构。具体地说，可在存储器子阵列之间的间隙中制造单个晶体管驱动器。某些信号(例如，相位信号)可能在字线的所要转变(例如，从高电压转变到低电压或从低电压转变到高电压)处或附近的持续时间内过驱动。在一些情况下，可在间隙中使用n沟道(例如，nmos)晶体管，且相位信号可能在全局行线的高和低转变周围的持续时间内被驱动到更高的电平(例如，更高的阈值电压或大于更高的阈值电压)。在其它情况下，可在间隙中使用p沟道(例如，pmos)晶体管，使得反相(phf)信号在全局行线的高和低转变周围的持续时间内降到地以下。混合驱动器可在相同或交替的间隙中使用n沟道和p沟道晶体管两者，且一种或两种类型的选择晶体管可能在全局行线的高和低转变周围的持续时间内过驱动。在配置中的任一个中，驱动器可将每一间隙中的选择晶体管驱动到为对应字线的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
19.首先在如参考图1和2所描述的系统和裸片的上下文中描述本公开的特征。在如参考图3a到6b所论述的电路图和对应时序图的上下文中描述本公开的特征。本公开的这些和其它特征进一步通过涉及如参考图7和8所描述的子字线驱动器的设备图和流程图来说明并参考所述设备图和流程图来描述。
20.图1说明根据如本文中所公开的实例的支持子字线驱动器的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个新道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的各方面可在单个存储器装置(例如，存储器装置110)的上下文中进行描述。
21.系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说，系统100可说明计算机、笔记本计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、联网装置、车辆控制器等的各方面。存储器装置110可为可用于存储系统100的一或多个其它组件的数据的系统的组件。
22.系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器来执行例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、联网装置、车辆控制器、片上系统(soc)或某一其它固定或便携式电子装置内的过程的装置内的处理器或其它电路系统的实例，以及其它实例。在一些实例中，主机装置105可以指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
23.存储器装置110可为可用于提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用于支持以下中的一或多个：用以调制信号的调制方案、用于传达信号的各种引脚配置、用于主机装置105和存储器装置
110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。
24.存储器装置110可用于存储主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，对主机装置105通过外部存储器控制器120提供的命令作出响应且执行所述命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。
25.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。
26.处理器125可用于为系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
27.bios组件130可为包含操作为固件的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储在只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
28.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每一存储器单元可用于存储至少一个位的数据。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
29.存储器裸片160可为二维(2d)存储器单元阵列的实例，或可为三维(3d)存储器单元阵列的实例。2d存储器裸片160可包含单个存储器阵列170。3d存储器裸片160可包含两个或更多个存储器阵列170，所述存储器阵列可彼此上下堆叠或紧邻彼此定位(例如相对于衬底)。在一些实例中，3d存储器裸片160中的存储器阵列170可被称为叠组、层级、层或裸片。3d存储器裸片160可包含任何数量的堆叠式存储器阵列170(例如，两个高的堆叠式存储器阵列、三个高的堆叠式存储器阵列、四个高的堆叠式存储器阵列、五个高的堆叠式存储器阵列、六个高的堆叠式存储器阵列、七个高的堆叠式存储器阵列、八个高的堆叠式存储器阵列)。在一些3d存储器裸片160中，不同叠组可共享至少一个共用存取线，使得一些叠组可共享字线、数字线或板线中的一或多个。
30.装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置
存储器控制器155可用于与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
31.本地存储器控制器165(例如，对于存储器裸片160在本地)可包含可用于控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。因而，本地存储器控制器165可用于与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于(例如，向外部存储器控制器120)传输信号的发射器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可用于支持装置存储器控制器155或本地存储器控制器165或这两者的所描述操作的各种其它电路或控制器。
32.外部存储器控制器120可用于实现在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传达信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或者系统100或主机装置105的其它组件或本文中所描述的其功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或者系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管将外部存储器控制器120描绘为处于存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。
33.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可用于载送信号的导电路径的实例。举例来说，信道115可包含第一端子，所述第一端子包含主机装置105处的一或多个引脚或衬垫和存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可用于充当信道的部分。
34.信道115(和相关联的信号路径和端子)可专用于传达一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令经由信道115传达信令。在sdr信令中，可针对每一时钟周期(例如，在时钟信号的上升或下降沿上)登记信号的一个调制符号(例如，信号电平)。在ddr信令中，可针对每一时钟周期(例如，在时钟信号的上升沿和下降沿两者上)登记信号的两个调制符号(例如，信号电平)。
35.在一些实例中，存储器装置110可从主机装置105接收命令(例如，存取命令)。可如本文中所描述对命令的地址进行解码。举例来说，装置存储器控制器155或本地存储器控制
器165可对与命令相关联的地址进行解码，且可激活一或多个驱动器和/或将一或多个信号施加到与存储器阵列170相关联的相应信号线。
36.举例来说，存储器阵列170-a可包含多个子阵列，且可包含用以驱动选定字线的各种字线驱动器。每一子阵列可与跨越整个存储器阵列170延伸的一组字线以及全局行线相关联。此外，存储器阵列170可包含一或多个相位线(例如，和反相或相位反转线)。装置存储器控制器155或本地存储器控制器165-a可将各种信号施加到全局行线、相位线和相位反转线，如本文中所描述，以促进存取操作。与每一子阵列相关联的驱动器可将每一间隙(例如，每一子阵列之间的每一间隙)中的选择晶体管驱动到为选定字线的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
37.图2说明根据如本文中所公开的实例的支持子字线驱动器的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，所述存储器单元可各自可编程以存储不同逻辑状态(例如，编程为一组两个或更多个可能状态中的一个)。举例来说，存储器单元205可用于每次存储一个位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可用于每次存储多于一个位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，如参考图1所描述的存储器阵列170。
38.存储器单元205可将表示可编程状态的电荷存储在电容器中。dram架构可包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可使用非线性电介质材料。存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可为电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可为单元板参考电压，例如vpl，或可为接地，例如vss。
39.存储器裸片200可包含以例如网格状图案的图案布置的一或多个存取线(例如，一或多个字线210和一或多个数字线215)。存取线可为与存储器单元205耦合的导电线，且可用于对存储器单元205执行存取操作。在一些实例中，字线210可被称为行线。在一些实例中，数字线215可被称为列线或位线。对存取线、行线、列线、字线、数字线或位线等的引用可在不影响理解或操作的情况下互换。存储器单元205可定位于字线210与数字线215的相交点处。
40.可通过激活或选择例如字线210或数字线215中的一或多个的存取线来对存储器单元205执行例如读取和写入等操作。通过偏置字线210和数字线215(例如，将电压施加到字线210或数字线215)，可在其相交点处存取单个存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。
41.可通过行解码器220或列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收的行地址而激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收的列地址而激活数字线215。在一些实例中，行解码器220和/或列解码器225可对存取命令进行解码，这可能会使得各种信号被施加到存取线(例如，到全局行线、相位线、相位反转线等)以促进存取操作。
42.可通过使用字线210激活或撤销激活开关组件235来实现选择或撤销选择存储器
单元205。电容器230可使用开关组件235与数字线215耦合。举例来说，当撤销激活开关组件235时，电容器230可与数字线215隔离，并且当激活开关组件235时，电容器230可与数字线215耦合。
43.感测组件245可用于检测存储在存储器单元205的电容器230上的状态(例如，电荷)且基于所存储状态而确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或以其它方式转换因存取存储器单元205而产生的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如，参考电压)进行比较。存储器单元205的检测到的逻辑状态可作为感测组件245的输出提供(例如，到输入/输出255)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
44.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制对存储器单元205的存取。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件245中的一或多个可与本地存储器控制器260并置。本地存储器控制器260可用于从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作而将数据从存储器裸片200传达到主机装置105。本地存储器控制器260可生成行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可生成并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的幅度、形状或持续时间可变化，且对于在操作存储器裸片200时所论述的各种操作来说可能不同。
45.本地存储器控制器260可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器260响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式进行协调。本地存储器控制器260可用于执行此处未列出的其它存取操作或与存储器裸片200的操作相关的不与存取存储器单元205直接相关的其它操作。
46.在一些实例中，本地存储器控制器260可从主机装置(例如，如参考图1所描述的主机装置105)接收命令(例如，存取命令)。命令的地址可由列解码器225及行解码器220解码。对与命令相关联的地址进行解码，且可能使得一或多个驱动器被激活和/或一或多个信号被施加到与存储器阵列裸片200相关联的相应信号线。
47.举例来说，存储器阵列裸片200可为存储器阵列的多个子阵列中的一个的实例，且可包含用以驱动选定字线的各种字线驱动器。子阵列可与跨越整个存储器阵列延伸的一组字线210以及全局行线(未展示)相关联。此外，存储器阵列可包含一或多个相位线和相位反转线(未展示)。本地存储器控制器260可将各种信号施加到全局行线、相位线和相位反转线，如本文中所描述，以促进存取操作。与每一子阵列相关联的驱动器可将每一间隙(例如，每一子阵列之间的每一间隙)中的选择晶体管驱动到为选定字线的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
48.图3a说明根据如本文中所公开的实例的支持子字线驱动器的电路图300-a的实
例。电路图300-a可说明可用于驱动特定字线(例如，字线330-a或字线330-b)的一或多个驱动器(或一或多个驱动器的一或多个方面)的实例。电路图300-a可说明布置在多个子阵列305中的存储器单元阵列。一或多个字线330可穿过子阵列，且额外驱动器可位于每一子阵列305之间的间隙内。举例来说，主间隙350(例如，主子字线驱动器(swd)间隙)可包含用于使用全局字线(gr)325、相位线(ph)340-a和相位反转线(phf)335-a来驱动字线330-a的第一驱动器。在一些实例中，主间隙350还可包含用于驱动其它字线的额外字线驱动器。另外或替代地，主间隙(例如，每一swd间隙)之后的间隙可包含单个晶体管驱动器，其由于不需要额外的晶体管阱而可减小每一子阵列305之间的间距，或可减小不同类型的晶体管之间的间距。此外，驱动器可将每一间隙中的选择晶体管驱动到为对应字线的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
49.如本文中所描述，图3a中所说明的主swd间隙350可位于第一子阵列305的第一侧上。主swd间隙350可包含第一类型的第一选择装置310-a(例如，第一晶体管)。在一些实例中，第一选择装置310-a可为p型(例如，pmos)晶体管。第一选择装置310-a的源极可与第一存取线325耦合，且第一选择装置310-a的漏极可与第二存取线330-a耦合。第一存取线325可为全局行线，且第二存取线330-a可为字线。在一些实例中，第一选择装置310-a可基于第三存取线335-a而将全局行线325与字线330-a耦合。举例来说，第三存取线335-a可为与第一选择装置310-a的栅极耦合的相位反转线335-a。因此，第一选择装置310-a可基于施加到相位反转线335-a的低(相对低或负)电压(例如，vnwl)而将全局行线325与字线330-a耦合。举例来说，电压(例如，vnwl)可为存储器阵列的n阱电压，且可为接地或可为除接地外的电压(例如，负电压)。
50.在一些实例中，主swd间隙350可包含第二类型的额外选择装置315-a。在一些实例中，选择装置315-a可为n型(例如，nmos)晶体管。选择装置315-a的源极可与电压源(例如，vnwl)耦合，且选择装置315-a的漏极可与字线330-a耦合。在一些实例中，选择装置315-a可基于施加到相位反转线335-a的相对高(例如，相对于vnwl为高的)电压而将字线330-a与电压源(例如，vnwl)耦合。
51.另外或替代地，主swd间隙350可包含与额外字线330相关联的一或多个选择装置。在一些实例中，第一选择装置310-b(例如，类似于选择装置310-a但具有与字线330-b耦合的漏极)可经配置以基于施加到额外相位反转线的信号而将全局行线325与字线330-b耦合。可针对字线330-b且针对跨越存储器阵列延伸的每一额外字线重复主swd间隙350(其包含选择装置310-a和选择装置315-a)中的字线驱动器。举例来说，swd间隙355可包含经配置以将全局行线325与字线330-b耦合的选择装置320-b，swd间隙360可包含用以将全局行线325与字线330-b耦合的选择装置320-d。
52.额外字线驱动器可由额外相位反转线340-b驱动。在一些实例中，swd间隙可包含经配置以将额外字线与全局行线325耦合且可由额外相位线驱动的额外选择装置。举例来说，额外字线驱动器可由例如ph0、ph1等额外相位线和例如phf0、phf1等额外相位反转线驱动。此外，第二选择装置(例如，类似于选择装置315-a但具有与字线330-b耦合的漏极)可与电压源(例如，vnwl)耦合，且可经配置以基于施加到额外相位反转线的高(例如，相对于vnwl为高的)电压而将字线330-b与电压源耦合。
53.电路图300-a可说明位于子阵列305中的每一个之间的额外间隙(例如，swd间隙)。
举例来说，第一swd间隙355可位于第一子阵列305的第二侧上(以及第二子阵列305-a的第一侧上)。因为延伸穿过存储器阵列的每一字线330可具有相当大的电容和电阻，所以可在每一swd间隙(例如，例如第一swd间隙355、第二swd间隙360等每一swd间隙)中制造局部字线驱动器。在一些实例中，每一间隙中的局部字线驱动器可经配置以驱动字线330的总数量的子集。举例来说，在一些swd间隙(例如，“偶数”swd间隙)中，局部驱动器可经配置以驱动偶数字线330(例如，第二字线330、第四字线330等)。在其它实例中，在一些swd间隙(例如，“奇数”swd间隙)中，局部驱动器可经配置以驱动奇数字线330(例如，第一字线330、第三字线330等)。在此配置中，主swd间隙可经配置以驱动偶数字线330，且电路图300-a可包含位于阵列的相对端处的第二主swd间隙365，所述第二主swd间隙包含与相位反转线335-b耦合且经配置以驱动例如字线330-b的奇数字线330的选择装置310-b和选择装置315-b。
54.如图3a中所展示，位于第一swd间隙355中的局部字线驱动器可包含第二类型的第二选择装置320-a(例如，第二晶体管)。如本文中所描述，第二类型的第二选择装置可为nmos晶体管。包含第二选择装置的局部字线驱动器可接收用于控制主swd间隙350中的驱动器的基本上相同的信号。然而，第一swd间隙355(和后续swd间隙)中存在驱动器可为对应字线的所要转换速率提供足够强的驱动，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
55.在一些实例中，第二选择装置320-a可为n型(例如，nmos)晶体管。第二选择装置320-a的源极可与字线330-a耦合，且第二选择装置320-a的漏极可与全局行线325耦合。在一些实例中，第二选择装置320-a可基于第四存取线340-a而将全局行线325与字线330-a耦合。举例来说，第四存取线340-a可为与第二选择装置320-a的栅极耦合的相位线340-a。因此，第二选择装置320-a可基于施加到相位线340-a的高(例如，相对于vnwl为高的)电压而将全局行线325与字线330-a耦合。在一些实例中，相位线340-a和相位线340-b(和图3中未展示的任何额外相位线)可在存储器阵列中竖直地延伸穿过swd间隙，且可因此不跨越阵列(例如，字线的方向)延伸。通过使相位线竖直地延伸穿过swd间隙，可用于字线和全局行线的面积可增加。
56.第一swd间隙355可包含经配置以将相应局部字线耦合到全局行线325的多个额外晶体管。选择装置320-b可经配置以基于施加到第二相位线340-b的相对高(例如，相对于vnwl为高的)电压而将字线330-b耦合到全局行线325。因此，每一swd间隙可包含多个晶体管，所述晶体管各自与相应字线相关联且经配置以将相应字线与全局行线325耦合。举例来说，每一间隙可包含n个晶体管，所述n个晶体管与n个相位线耦合且各自与相应字线相关联。在此实例中，n可为对应于与延伸穿过存储器阵列的单个全局行线(例如全局行线325)相对应的字线数量的正整数。替代地，如上文所论述，每一间隙可包含与n个相位线中的n/k个相位线耦合的n/k个晶体管，其中k是小于n的整数(例如，偶数间隙可具有偶数字线的晶体管，奇数间隙可具有奇数字线的晶体管)。
57.在一些实例中，全局行线325对于包含字线330-a和字线330-b的一组字线可为共用的。如本文中所描述，可使用两步解码将存储器地址解码为字线，且全局字线可与存取操作的时序相关联。举例来说，可向相位线340-a断言(例如，向选择装置320-a的栅极断言)信号，以在驱动全局行线325(例如，到vccp)之前将全局行线325耦合到字线330-a。因此，当全局行线325被驱动到vccp时，选定字线330-a也会被驱动到相同的电压(例如，到vccp)。在一
些实例中，在本文中可被称为第二电平的vccp可对应于字线330-a的所要电压，以驱动存储器单元的选择晶体管存取存储器单元(例如，从位线读取或写入存储器单元)。
58.电路图300-a可说明位于子阵列305中的每一个之间的额外swd间隙。举例来说，电路图300-a可说明包含选择装置320-c和选择装置320-d的第二swd间隙360。每一swd间隙可包含与相应字线和相位线耦合的额外晶体管。举例来说，每一swd间隙可包含一个晶体管以从全局行线325驱动每一字线，且每一额外晶体管的栅极可与一组相位线(例如，ph0、ph1、ph2等)的相应相位线耦合。每一选择装置可基于相应相位线被驱动到相对高电压(例如，vccp或vccp2)而将全局行线325与相应字线耦合。如本文中所论述，每一swd间隙中存在驱动器可为对应字线的所要转换速率提供足够强的驱动，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。swd间隙355和360的大小可由选择装置320的面积确定，且因此，减小间隙内的装置的大小或数量可减小间隙的大小且最终减小存储器装置的大小。
59.图3b说明根据如本文中所公开的实例的支持子字线驱动器的时序图300-b的实例。时序图300-b可说明与如参考图3a所描述的电路图300-a的操作方面相关联的时序。举例来说，时序图300-b可说明施加到如参考图3a所描述的全局行线325、相位反转线335-a、相位线340-a和字线330-a的信号的时序。举例来说，信号326可施加到全局行线325，信号336可施加到相位反转线335-a，信号341可施加到相位线340-a，且信号331可施加到字线330-a。施加到线中的每一个的信号可将特定选择晶体管激活或撤销激活到为字线330-a的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
60.在t0，第一存取线325(例如，全局行线325)、第二存取线330-a(例如，字线330-a)和第四存取线340-a(例如，相位线340-a)可各自维持在第一电平(例如，vnwl)下。在一些实例中，vnwl可为相对低(接地或负)电压电平。在t0，第三存取线335-a(例如，相位反转线335-a)可维持在第二电平(例如，vccp)下。在一些实例中，第三存取线335-a可被驱动(例如，主动地驱动)到第二电平，且第二电平可为高于第一电平的电平(例如，vccp可高于vnwl)。当相位反转线335-a维持在第二电平下(或被驱动到第二电平)时，可激活选择装置315-a，从而将字线330-a与选择装置315-a的源极(例如，vnwl)耦合。另外或替代地，当相位反转线335-a维持在第二电平下(或被驱动到第二电平)且相位线340-a维持在第一电平下时，可各自撤销激活选择装置310-a和选择装置320-a。因此，在t0，全局行线325可不与字线330-a耦合。
61.在t1，相位反转线335-a可转变到第一电平(例如，到vnwl)。在一些实例中，相位反转线335-a可被驱动(例如，主动地驱动)到vnwl。另外或替代地，相位线340-a可转变到第三电平(例如，vccp2)，其可高于第二电平(例如，vccp2可高于vccp)。在一些实例中，相位线340-a可被驱动(例如，主动地驱动)到vccp2。在t1，全局行线325可维持在第一电平下(例如，在vnwl下)。如本文中所描述，全局行线325可被驱动(例如，主动地驱动)到第一电平。在t1，字线330-a可保持在第一电平下(例如，在vnwl下)。当相位反转线335-a被驱动到第一电平时，可撤销激活选择装置315-a且可激活选择装置310-a，从而将全局行线325与字线330-a耦合。此外，当相位线340-a被驱动到第三电平时，可激活选择装置320-a、320-c和320-d，从而将全局行线325与字线330-a耦合。
62.在t2，全局行线325可被驱动到第二电平(例如，到vccp)，且相位反转线335-a和相
位线340-a可维持在相同电平下。因为全局行线325可(例如，基于在t1的信令)与字线330-a耦合，所以字线330-a可开始转变到第二电平(例如，到vccp)。因此，在t2之后(且在t3之前)的持续时间，字线330-a可达到vccp。
63.在t3，相位线340-a可被驱动到第二电平(例如，到vccp)，且全局行线325、字线330-a和相位反转线335-a可维持在相同电平下。第二电平(例如，vccp)可为选择装置320-a的阈值电压，其低于第三电平(例如，vccp2)。因此，将相位线340-a驱动到第二电平可能不会撤销激活选择装置320-a、320-c和320-d。替代地，选择装置可保持激活，且字线330-a可维持在第二电平下(例如，在vccp下)。举例来说，将选择装置320-a、320-c和320-d的栅极驱动到vccp2可确保字线330-a的整个转变在选择装置不处于截止值或亚阈值的情况下发生，且因此可使用选择装置320-a、320-c和320-d来主动地驱动。如果在字线330-a的转变期间对选择装置320-a、320-c和320-d的栅极使用vccp，那么选择装置320-a、320-c和320-d可为字线330-a提供良好的驱动强度，直到字线330-a达到低于vccp的阈值。此时(例如，当字线330-a达到低于vccp的阈值时)，选择装置320-a、320-c和320-d可开始在亚阈值或截止值区中操作，在这些区中，所述选择装置的强度低得多。因此，字线330-a将由选择装置310-a从低于vccp的阈值有效地驱动到vccp。一旦字线330-a达到vccp，减小选择装置320-a上的栅极电压也可有效地使所述选择装置处于亚阈值或截止值。然而，由于字线330-a已经被驱动(例如，到vccp)，因此将字线330-a维持在vccp下所需的驱动较少，因此减轻了因字线330-a仅由选择装置310-a驱动而产生的任何影响。在断言全局行线而非转变的时间内将相位线340-a驱动到vccp可防止选择装置320-a、320-c和320-d上的过驱动，所述过驱动原本会使选择装置320-a，320-c和320-d随时间而击穿。
64.在t4，相位线340-a可被驱动到第三电平(例如，到vccp2)，且全局行线325、字线330-a和相位反转线335-a可维持在相同电平下。将相位线340-a驱动到vccp 2可在全局行线325从vccp转变到低于vccp的阈值时提供额外驱动。在一些实例中，相位线340-a可能不会在第二时间内被驱动到第三电平，而是可在延长的持续时间内被驱动到第二电平(例如，vccp)(例如，直到t6)。
65.在t5，全局行线325可被驱动到第一电平(例如，到vnwl)，且相位反转线335-a和相位线340-a可维持在相同电平下。因为全局行线325可(例如，基于在t1的信令)与字线330-a耦合，所以字线330-a可开始向下转变到第一电平(例如，到vnwl)。因此，在t5之后(且在t6之前)的持续时间，字线330-a可达到vnwl。
66.在t6，相位反转线335-a可转变到第二电平(例如，到vccp)。在一些实例中，相位反转线335-a可被驱动(例如，主动地驱动)到vccp。另外或替代地，相位线340-a可转变到第一电平(例如，vnwl)。在一些实例中，相位线340-a可被驱动(例如，主动地驱动)到vnwl。在t6，全局行线325和字线330-a可各自维持在第一电平下(例如，在vnwl下)。当相位反转线335-a被驱动到第二电平时，可激活选择装置315-a且可撤销激活选择装置310-a，从而将字线330-a与选择装置315-a的源极耦合。此外，当相位线340-a被驱动到第一电平时，可撤销激活选择装置320-a，从而将全局行线325与字线330-a解耦。因此，参考图3b所描述的时序方案可为字线330-a的所要转换速率提供足够强的驱动，同时防止原本可能会使选择装置320-a、320-c和320-d随时间而击穿的过驱动。
67.图4a说明根据如本文中所公开的实例的支持子字线驱动器的电路图400-a的实
例。电路图400-a可说明可用于驱动特定字线(例如，字线430)的一或多个驱动器(或一或多个驱动器的一或多个方面)的实例。电路图400-a可说明布置在多个子阵列405中的存储器单元阵列。一或多个字线430可穿过子阵列，且额外驱动器可位于每一子阵列405之间的间隙内。举例来说，主swd间隙450可包含用于从全局行线(gr)425、相位线440-a和相位反转线435-a驱动字线430-a的驱动器。在一些实例中，主swd间隙450(例如，每一swd间隙)之后的swd间隙可包含单个晶体管驱动器，其可减小每一子阵列405之间的间距。此外，驱动器可将每一间隙中的选择晶体管驱动到为对应字线的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
68.如本文中所描述，图4a中所说明的主swd间隙450可位于第一子阵列405的第一侧上。主swd间隙450可包含第一类型的第一选择装置410-a(例如，第一晶体管)。在一些实例中，第一选择装置410-a可为p型(例如，pmos)晶体管。第一选择装置410-a的源极可与第一存取线425耦合，且第一选择装置410-a的漏极可与第二存取线430-a耦合。第一存取线425可为全局行线，且第二存取线430-a可为字线。在一些实例中，第一选择装置410-a可基于第三存取线435-a而将全局行线425与字线430-a耦合。举例来说，第三存取线435-a可为与第一选择装置410-a的栅极耦合的相位反转线435。因此，第一选择装置410-a可基于施加到相位反转线435-a的相对低(或负)电压(例如，vnwl)而将全局行线425与字线430-a耦合。举例来说，电压(例如，vnwl)可为存储器阵列的n阱电压，且可为接地或可为除接地外的电压(例如，负电压)。
69.在一些实例中，主swd间隙450可包含第二类型的第三选择装置417-a。在一些实例中，第三选择装置417-a可为n型(例如，nmos)晶体管。第三选择装置417-a的源极可与全局行线425耦合，且第三选择装置417-a的漏极可与字线430-a耦合。第三选择装置417-a的栅极可与第四存取线440-a耦合，所述第四存取线可为相位线440-a。在一些实例中，第三选择装置417-a可基于施加到相位线440-a的相对高电压(例如，vccp)而将字线430-a与全局行线425耦合。在一些实例中，第三选择装置417-a的存在可提高将字线430-a驱动到电压(例如，vccp)的速率。举例来说，第三选择装置417-a可为n型(例如，nmos)晶体管，且因此可具有相对较高的载流子迁移率。此外，当相位反转线440-a的信号变低且全局行线425小于高于vnwl的阈值时，第一选择装置410-a可处于亚阈值且可能导通不良。因此，第三选择装置417-a可帮助在此持续时间期间(例如，在全局行线425从vnwl转变到vccp的早期部分期间)驱动字线430-a。
70.在一些实例中，主swd间隙450可包含第二类型的额外选择装置415-a。在一些实例中，选择装置415-a可为n型(例如，nmos)晶体管。选择装置415-a的源极可与电压源(例如，vnwl)耦合，且选择装置415-a的漏极可与字线430-a耦合。在一些实例中，选择装置415-a可基于施加到相位反转线435-a的相对高电压(例如，vccp)而将字线430-a与电压源(例如，vnwl)耦合。另外或替代地，主swd间隙450可包含与额外字线430相关联的一或多个选择装置。
71.可针对与全局行线相关联的一组字线中的额外字线重复主swd间隙450(其包含选择装置410-a、选择装置415-a和选择装置417-a)中的字线驱动器。在一些情况下，存储器装置可包含子阵列405的相对侧上的主swd间隙450和465。在此配置中，主swd间隙450可经配置以驱动偶数字线430，且电路图400-a可包含位于阵列的相对端处的第二主swd间隙465，
所述第二主swd间隙包含经配置以基于相位线440-b而将全局行线425与字线430-b耦合的选择装置417-b，以及可基于相位反转线435-b而将字线430-b与全局行线425或电压源耦合的选择装置410-b和415-b。
72.电路图400-a可说明位于子阵列405中的每一个之间的额外间隙(例如，swd间隙)。举例来说，第一swd间隙455可位于第一子阵列405的第二侧上(以及第二子阵列405-a的第一侧上)。因为延伸穿过存储器阵列的每一字线430可具有相当大的电容和电阻，所以可在每一swd间隙中制造局部字线驱动器。在一些实例中，局部字线驱动器可经配置以驱动字线430的总数量的子集。举例来说，在一些swd间隙(例如，“偶数”swd间隙)中，局部驱动器可经配置以驱动偶数字线430(例如，第二字线430、第四字线430等)。在其它实例中，在一些swd间隙(例如，“奇数”swd间隙)中，局部驱动器可经配置以驱动奇数字线430(例如，第一字线430、第三字线430等)。
73.如图4a中所展示，位于第一swd间隙455中的局部字线驱动器可包含第一类型的第二选择装置420-a(例如，第二晶体管)。包含第二选择装置的局部字线驱动器可接收用于控制主swd间隙450中的驱动器的基本上相同的信号。然而，第一swd间隙450(和后续swd间隙)中存在驱动器可为对应字线的所要转换速率提供足够强的驱动，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
74.在一些实例中，第二选择装置420-a可为p型(例如，pmos)晶体管。第二选择装置420-a的源极可与全局行线425耦合，且第二选择装置420-a的漏极可与字线430-a耦合。在一些实例中，第二选择装置420-a可基于施加到相位反转线435-a的信号而将全局行线425与字线430-a耦合。举例来说，第二选择装置420-a可基于施加到相位反转线435-a的相对低电压(例如，vnwl或vnwl_deep)而将全局行线425与字线430-a耦合。如本文中所描述，在一些实例中，可在某一持续时间内将相位反转线435-a驱动到vnwl_deep以便更强烈地激活选择装置410-a和选择装置420-a。在一些实例中，vnwl_deep可为低于vnwl的电压(例如，低于vnwl的阈值电压)。
75.第一swd间隙455可包含经配置以将相应字线耦合到全局行线425的多个额外晶体管。举例来说，如参考图3a所描述，一组字线中的每一字线可经由位于每一swd间隙中的相应选择装置而与全局行线425耦合。因此，每一swd间隙可包含多个晶体管，所述晶体管各自与(一组字线中的)相应字线相关联且经配置以将相应字线与全局行线425(或与存储器阵列相关联的另一全局行线)耦合。额外字线驱动器可由例如phf0、phf1等额外相位反转线驱动。举例来说，swd间隙455可包含经配置以将全局行线425与字线430-b耦合的选择装置420-b，swd间隙460可包含用以将全局行线425与字线430-b耦合的选择装置420-d。
76.在一些实例中，全局行线425对于包含字线430-a和字线430-b(以及未展示的其它字线)的一组字线可为共用的。如本文中所描述，可使用两步解码将存储器地址解码到字线，且全局行线425可与存取操作的时序相关联。举例来说，可向相位反转线435-a断言(例如，向选择装置420-a的栅极断言)信号，以在驱动全局行线425(例如，到vccp)之前将全局行线425耦合到字线430-a。因此，当全局行线425被驱动到相对高电压时，选定字线430-a也会被驱动到相同的电压(例如，到vccp)。
77.电路图400-a可说明位于子阵列405中的每一个之间的额外swd间隙。举例来说，电路图400-a可说明包含选择装置420-c和选择装置420-d的第二swd间隙460。每一swd间隙可
包含与相应字线和相位反转线耦合的额外晶体管。每一选择装置可基于相应相位反转线被驱动到相对低电压(例如，vnwl或vnwl_deep)而将全局行线425与相应字线430耦合。如本文中所论述，每一swd间隙中存在驱动器可为对应字线的所要转换速率提供足够强的驱动，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。swd间隙455和460的大小可由选择装置420的面积确定，且因此，减小间隙内的装置的大小或数量可减小间隙的大小且最终减小存储器装置的大小。
78.图4b说明根据如本文中所公开的实例的支持子字线驱动器的时序图400-b的实例。时序图400-b可说明与如参考图4a所描述的电路图400-a的操作方面相关联的时序。举例来说，时序图400-b可说明施加到如参考图4a所描述的全局行线425、相位反转线435-a、相位线440-a和字线430-a的信号的时序。举例来说，信号426可施加到全局行线425，信号436可施加到相位反转线435-a，信号441可施加到相位线440-a，且信号431可施加到字线430-a。施加到线中的每一个的信号可将特定选择晶体管激活或撤销激活到为字线430-a的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
79.在t0，第一存取线425(例如，全局行线425)和第四存取线440-a(例如，相位线440-a)可各自维持在第一电平(例如，vnwl)下。在一些实例中，vnwl可为相对低(或负)电压电平。在t0，第三存取线435-a(例如，相位反转线435-a)可维持在第二电平(例如，vccp)下。在一些实例中，第三存取线435-a可被驱动(例如，主动地驱动)到第二电平，且第二电平可为高于第一电平的电平(例如，vccp可高于vnwl)。当相位反转线435-a维持在第二电平下(或被驱动到第二电平)时，可激活选择装置415-a，从而将字线430-a与电压源(例如，vnwl)耦合。另外或替代地，当相位反转线435-a维持在第二电平下(或被驱动到第二电平)且相位线440-a维持在第一电平下时，可各自撤销激活选择装置410-a、选择装置417-a和选择装置420-a。因此，在t0，全局行线425可不与字线430-a耦合。
80.在t1，相位反转线435-a可被驱动到第四电平(例如，到vnwl_deep)。在一些实例中，相位反转线435-a可被驱动(例如，主动地驱动)到vnwl_deep。将相位反转线435-a驱动到vnwl_deep可确保激活选择装置410-a和选择装置420-a。如本文中所论述，vnwl_deep可为相比于例如施加vnwl的情况更强烈地激活选择装置410-a和选择装置420-a的相对低电压。通过施加vnwl_deep且更强烈地激活选择装置410-a和选择装置420-a，字线430-a的电压可更快地从vnwl增大到vccp。
81.另外或替代地，相位线440-a可转变到第二电平(例如，vccp)。在一些实例中，相位线440-a可被驱动(例如，主动地驱动)到vccp。在t1，全局行线425和字线430-a可各自维持在第一电平下(例如，在vnwl下)。当相位反转线435-a被驱动到第四电平时，可撤销激活选择装置415-a和选择装置420-a且可激活选择装置410-a，从而将全局行线425与字线430-a耦合。此外，当相位线440-a被驱动到第二电平时，可激活选择装置417-a，从而将全局行线425与字线430-a耦合。
82.在t2，全局行线425可被驱动到第二电平(例如，到vccp)，且相位反转线435-a和相位线440-a可维持在相同电平下。因为全局行线425可(例如，基于在t1的信令)与字线430-a耦合，所以字线430-a可开始转变到第二电平(例如，到vccp)。具体地说，由于相对低电压(例如，vnwl_deep)被施加到相位反转线435-a，所以字线430-a转变到vccp的速率可提高。
因此，通过施加vnwl_deep，可相比于施加vnwl的情况更强烈地激活选择装置410-a和选择装置420。也就是说，将vnwl_deep施加到相位反转线430-a可相比于施加vnwl的情况更强烈地激活选择装置410-a和选择装置420，这可允许字线430-a更快地达到vccp。因此，在t2之后(且在t3之前)的持续时间，字线430-a可达到vccp。
83.在t3，相位反转线435-a可被驱动到第一电平(例如，vnwl)，且全局行线425、字线430-a和相位线440-a可维持在相同电平下。举例来说，在字线430-a达到vccp之后，相位反转线435-a可被驱动到vnwl。将相位反转线435-a驱动到第一电平可能不会撤销激活选择装置410-a或选择装置420。替代地，选择装置410-a和选择装置420可保持激活，且字线430-a可维持在第二电平下(例如，在vccp下)。通过(例如，在将位反转线435-a驱动到vnwl_deep持续一段时间之后)将相位反转线435-a驱动到vnwl，可在选择装置410-a和选择装置420上施加较小的应力。因此，在将相位反转线435-a驱动到vnwl_deep之后将其驱动到vnwl可为字线430-a的所要转换速率提供足够强的驱动。
84.在t4，相位反转线435-a可被驱动到第四电平(例如，到vnwl_deep)，且全局行线425、字线430-a和相位线440-a可维持在相同电平下。在一些实例中，相位反转线435-a可能不会在第二时间内被驱动到第四电平，而是可在延长的持续时间内被驱动到第一电平(例如，vnwl)(例如，直到t6)。
85.在t5，全局行线425可被驱动到第一电平(例如，到vnwl)，且相位反转线435-a和相位线440-a可维持在相同电平下。因为全局行线425可(例如，基于选择装置410-a和选择装置420)与字线430-a耦合，所以字线430-a可开始向下转变到第一电平(例如，到vnwl)。因此，在t5之后(且在t6之前)的持续时间，字线430-a可达到vnwl。
86.在t6，相位反转线435-a可转变到第二电平(例如，到vccp)。在一些实例中，相位反转线435-a可被驱动(例如，主动地驱动)到vccp。另外或替代地，相位线440-a可转变到第一电平(例如，vnwl)。在一些实例中，相位线440-a可被驱动(例如，主动地驱动)到vnwl。在t6，全局行线425和字线430-a可各自维持在第一电平下(例如，在vnwl下)。当相位反转线435-a被驱动到第二电平时，可激活选择装置415-a且可撤销激活选择装置410-a和选择装置420-a，从而将字线430-a与选择装置415-a的源极耦合。此外，当相位线440-a被驱动到第一电平时，可撤销激活选择装置417-a，从而将全局行线425与字线430-a解耦。因此，参考图4b所描述的时序方案可为字线430-a的所要转换速率提供足够强的驱动，同时防止原本可能会使选择装置420随时间而击穿的过驱动。
87.图5a说明根据如本文中所公开的实例的支持子字线驱动器的电路图500-a的实例。电路图500-a可说明可用于驱动特定字线(例如，字线530)的一或多个驱动器(或一或多个驱动器的一或多个方面)的实例。电路图500-a可说明布置在多个子阵列505中的存储器单元阵列。一或多个字线530可穿过子阵列，且额外驱动器可位于每一子阵列505之间的间隙内。举例来说，主swd间隙550可包含用于使用相位线(ph)525、全局行反转线(grf)535和相位反转线540来驱动字线530的驱动器。相位线525可跨越存储器阵列水平地延伸，而全局行反转线535和/或相位反转线540-a可跨越阵列水平地延伸或在每一swd间隙中竖直地延伸。
88.在一些实例中，主间隙和后续swd间隙可包含用于驱动每一字线的额外字线驱动器。另外或替代地，主间隙(例如，每一swd间隙)之后的间隙可包含单个晶体管驱动器，其可
减小每一子阵列505之间的间距。此外，驱动器可将每一间隙中的选择晶体管驱动到为对应字线的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
89.如本文中所描述，图5a中所说明的主swd间隙550可位于第一子阵列505的第一侧上。主swd间隙550可包含第一类型的第一选择装置510-a(例如，第一晶体管)。在一些实例中，第一选择装置510-a可为p型(例如，pmos)晶体管。第一选择装置510-a的源极可与第四存取线525-a耦合，且第一选择装置510-a的漏极可与第二存取线530-a耦合。第四存取线525-a可为相位线，且第二存取线530-a可为字线。在一些实例中，第一选择装置510-a可基于第五存取线535而将相位线525-a与字线530-a耦合。举例来说，第五存取线535可为与第一选择装置510-a的栅极耦合的全局行反转线535。因此，第一选择装置510-a可基于施加到全局行反转线535的相对低(或负)电压(例如，vnwl)而将相位线525-a与字线530-a耦合。举例来说，电压(例如，vnwl)可为存储器阵列的n阱电压，且可为接地或可为除接地外的电压(例如，负电压)。
90.在一些实例中，主swd间隙550可包含第二类型的第二选择装置515-a。在一些实例中，第二选择装置515-a可为n型(例如，nmos)晶体管。第二选择装置515-a的源极可与电压源(例如，vnwl)耦合，且第二选择装置515-a的漏极可与字线530-a耦合。在一些实例中，第二选择装置515-a可基于施加到全局行反转线535的相对高电压(例如，vccp)而将字线530-a与电压源(例如，vnwl)耦合。另外或替代地，主swd间隙550可包含与额外字线330相关联(例如，具有与vnwl耦合的相应源极端子、与全局行反转线535耦合的相应栅极，以及与相应字线330耦合的相应漏极)的一或多个额外第二选择装置。
91.在一些实例中，主swd间隙550可包含第二类型的第三选择装置517-a。在一些实例中，第三选择装置517-a可为n型(例如，nmos)晶体管。在第三选择装置517-a的第一配置中，第三选择装置517-a的漏极可与字线530-a耦合，且第三选择装置517-a的源极542-a可与电压源耦合。第三选择装置517-a的栅极可与相位反转线540-a耦合。在一些实例中，第三选择装置517-a可基于施加到相位反转线540-a的相对高电压(例如，vccp)而将字线530-a与电压源(例如，vnwl)耦合。在第三选择装置517-a的第二配置中，其漏极可与字线530-a耦合，其源极542-a可与不同字线530(例如，字线530-b)耦合，且其栅极可与全局行反转线(例如，全局行反转线535)耦合，使得当全局行反转线为高时，第三选择装置517-a可充当字线530-a的单独路径或替代路径或下拉装置。在用于第三选择装置517-a(未展示)的又一第三替代配置中，其漏极可与字线530-a耦合，其源极542-a可与相位线525-a耦合，且其栅极可与全局行线耦合。举例来说，第三选择装置517-a可为n型(例如，nmos)晶体管，且因此可具有相对较高的载流子迁移率。此外，当全局行反转线535的信号变低且相位线525小于高于vnwl的阈值时，第一选择装置510-a可处于亚阈值且可能导通不良。因此，第三选择装置517-a可帮助在此持续时间期间(例如，在相位线525从vnwl转变到vccp的早期部分期间)驱动字线530-a。在一些情况下，用于第三选择装置517-a的这些配置中的多个配置可一起使用(例如，使用额外选择装置)。
92.可针对与全局行线和全局行反转线相关联的一组字线中的额外字线重复主swd间隙550(其包含选择装置510-a、选择装置515-a和选择装置517-a)中的字线驱动器。
93.电路图500-a可说明位于子阵列505中的每一个之间的额外间隙(例如，swd间隙)。
举例来说，第一swd间隙555可位于第一子阵列505的第二侧上(以及第二子阵列505-a的第一侧上)。因为延伸穿过存储器阵列的每一字线530可具有相当大的电容和电阻，所以可在每一swd间隙中制造额外字线驱动器。在一些实例中，额外字线驱动器可经配置以驱动字线530的总数量的子集。举例来说，在一些swd间隙(例如，“偶数”swd间隙)中，局部驱动器可经配置以驱动偶数字线530(例如，第二字线530、第四字线530等)。在其它实例中，在一些swd间隙(例如，“奇数”swd间隙)中，局部驱动器可经配置以驱动奇数字线530(例如，第一字线530、第三字线530等)。在此配置中，主swd间隙可经配置以驱动偶数字线530，且电路图500-a可包含位于阵列的相对端处的第二主swd间隙565，所述第二主swd间隙包含经配置以基于相位反转线540-b而将字线530-b与电压源耦合的选择装置517-b，以及可基于全局行反转线535而将字线530-b与相位线525-b或电压源耦合的选择装置510-b和515-b。
94.如图5a中所展示，位于第一swd间隙555中的字线驱动器可包含第一类型的第二选择装置520-a(例如，第二晶体管)。包含第二选择装置的字线驱动器可接收用于控制主swd间隙550中的驱动器的基本上相同的信号。然而，第一swd间隙555(和后续swd间隙)中存在驱动器可为对应字线的所要转换速率提供足够强的驱动，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。举例来说，swd间隙555可包含经配置以将相位线525-b与字线530-b耦合的选择装置520-b，swd间隙560可包含用以将相位线525-b与字线530-b耦合的选择装置520-d。额外字线驱动器可由例如grf0、grf1等额外全局行反转线和例如ph0、ph1等额外相位线驱动。
95.在一些实例中，第二选择装置520-a可为p型(例如，pmos)晶体管。第二选择装置520-a的源极可与相位线525-a耦合，且第二选择装置520-a的漏极可与字线530-a耦合。在一些实例中，第二选择装置520-a可基于施加到全局行反转线535的信号而将相位线525-a与字线530-a耦合。举例来说，第二选择装置520-a可基于施加到全局行反转线535的相对低电压(例如，vnwl或vnwl_deep)而将相位线525与字线530-a耦合。如本文中所描述，在一些实例中，可在某一持续时间内将全局行反转线535驱动到vnwl_deep以便更强烈地激活选择装置510-a和选择装置520-a。在一些实例中，vnwl_deep可为低于vnwl的电压。
96.第一swd间隙555可包含经配置以将相应局部字线耦合到相应相位线525的多个额外晶体管。举例来说，如参考图3a所描述，一组字线中的每一字线可经由位于一或多个swd间隙中的相应选择装置与相应相位线525耦合。因此，每一swd间隙可包含多个晶体管，所述晶体管各自与相应字线相关联且经配置以将相应字线与相应相位线525耦合。
97.在一些实例中，全局行反转线535对于包含字线530-a和字线530-b(以及未展示的其它字线)的一组字线可为共用的。如本文中所描述，可使用两步解码将存储器地址解码到字线，因此，相位线525可与存取操作的时序相关联。举例来说，可向全局行反转线535断言(例如，向选择装置520的栅极断言)信号，以在激活相位线525-a(例如，到vccp)之前将相位线525-a耦合到字线530-a。因此，当相位线525-a被驱动到相对高电压时，选定字线530-a也会被驱动到相同的电压(例如，到vccp)。
98.电路图500-a可说明位于子阵列505中的每一个之间的额外swd间隙。举例来说，电路图500-a可说明包含选择装置520-c和选择装置520-d的第二swd间隙560。每一swd间隙可包含与相应字线和相位线耦合的额外晶体管。每一选择装置可基于全局行反转线535被驱动到相对低电压(例如，vnwl或vnwl_deep)而将相应相位线525与相应字线530耦合。如本文
中所论述，每一swd间隙中存在驱动器可为对应字线的所要转换速率提供足够强的驱动，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
99.图5b说明根据如本文中所公开的实例的支持子字线驱动器的时序图500-b的实例。时序图500-b可说明与如参考图5a所描述的电路图500-a的操作方面相关联的时序。举例来说，时序图500-b可说明施加到如参考图5a所描述的相位线525-a、相位反转线540-a和全局行反转线535的信号的时序。举例来说，信号526可施加到相位线525-a，信号536可施加到全局行反转线535，信号541可施加到相位反转线540-a，且信号531可说明字线530-a上的对应信号。施加到线中的每一个的信号可将特定选择晶体管激活或撤销激活到为字线530-a的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
100.在t0，相位线525-a可维持在第一电平(例如，vnwl)下。在一些实例中，vnwl可为相对低(或负)电压电平。在t0，相位反转线540-a和全局行反转线535可维持在第二电平(例如，vccp)下。在一些实例中，相位反转线540-a和全局行反转线535可被驱动(例如，主动地驱动)到第二电平，且第二电平可为高于第一电平的电平(例如，vccp可高于vnwl)。当全局行反转线535维持在第二电平下(或被驱动到第二电平)时，可激活选择装置515-a，从而经由选择装置515-a将字线530-a与电压源(vnwl)耦合。另外或替代地，当全局行反转线535维持在第二电平下(或被驱动到第二电平)时，可各自撤销激活选择装置510-a和选择装置520，而激活选择装置515-a。因此，在t0，相位线525-a可不与字线530-a耦合。
101.在t1，全局行反转线535可被驱动到第四电平(例如，到vnwl_deep)。在一些实例中，全局行反转线535可被驱动(例如，主动地驱动)到vnwl_deep。将全局行反转线535驱动到vnwl_deep可确保激活选择装置510-a和选择装置520-a。如本文中所论述，vnwl_deep可为相比于例如施加vnwl的情况更强烈地激活选择装置510-a以及选择装置520-a和520-c的相对低电压。通过施加vnwl_deep且更强烈地激活选择装置510-a以及选择装置520-a和520-c，字线530-a的电压可更快地从vnwl增大到vccp。
102.另外或替代地，相位反转线540-a可转变到第一电平(例如，vnwl)。在一些实例中，相位反转线540-a可被驱动(例如，主动地驱动)到vnwl。在t1，相位线525-a可维持在第一电平下(例如，在vnwl下)。当全局行反转线535被驱动到第四电平时，可激活选择装置510-a和选择装置520且可撤销激活选择装置515-a，从而将相位线525-a与字线530-a耦合。此外，当相位反转线540-a被驱动到第一电平时，可撤销激活选择装置517-a。替代地，如果选择装置的源极与相位线525-a耦合，其漏极与字线530-a耦合且其栅极与全局行线耦合，那么所述选择装置还可在全局行反转线535被驱动到第四电平且全局行线被驱动到第二电平或高于第二电平的第三电平(例如，vccp2)时的t1被激活。
103.在t2，相位线525-a可被驱动到第二电平(例如，到vccp)，且全局行反转线535和相位反转线540-a可维持在相同电平下。因为相位线525-a可(例如，基于在t1的信令)与字线530-a耦合，所以字线530-a可开始转变到第二电平(例如，到vccp)。具体地说，由于相对低电压(例如，vnwl_deep)被施加到全局行反转线535，所以字线530-a转变到vccp的速率可提高。因此，通过施加vnwl_deep，可相比于施加vnwl的情况更强烈地激活选择装置510-a和选择装置520。也就是说，将vnwl_deep施加到全局行反转线535可相比于施加vnwl的情况更强烈地激活选择装置510-a和选择装置520，这可允许字线530-a更快地达到vccp。因此，在t2
之后(且在t3之前)的持续时间，字线530-a可达到vccp。
104.在t3，全局行反转线535可被驱动到第一电平(例如，vnwl)，且相位线525-a、字线530-a和相位反转线540-a可维持在相同电平下。举例来说，在字线530-a达到vccp之后，全局行反转线535可被驱动到vnwl。将全局行反转线535驱动到第一电平可能不会撤销激活选择装置510-a或选择装置520。替代地，选择装置510-a和选择装置520可保持激活，且字线530-a可维持在第二电平下(例如，在vccp下)。通过(例如，在将全局行反转线535驱动到vnwl_deep持续一段时间之后)将全局行反转线535驱动到vnwl，可在选择装置510-a和选择装置520上施加较小的应力。因此，在将全局行反转线535驱动到vnwl_deep之后将其驱动到vnwl可为字线530-a的所要转换速率提供足够强的驱动，而不会使选择装置应力超限。
105.在t4，全局行反转线535可被驱动到第四电平(例如，到vnwl_deep)，且相位线525-a和相位反转线540-a可维持在相同电平下。在一些实例中，全局行反转线535可能不会在第二时间内被驱动到第四电平，而是可在延长的持续时间内被驱动到第一电平(例如，到vnwl)(例如，直到t6)。
106.在t5，相位线525-a可被驱动到第一电平(例如，到vnwl)，且全局行反转线535和相位反转线540-a可维持在相同电平下。因为相位线525-a可(例如，基于选择装置510-a和选择装置520)与字线530-a耦合，所以字线530-a可开始向下转变到第一电平(例如，到vnwl)。因此，在t5之后(且在t6之前)的持续时间，字线530-a可达到vnwl。
107.在t6，全局行反转线535可转变到第二电平(例如，到vccp)。在一些实例中，全局行反转线535可被驱动(例如，主动地驱动)到vccp。另外或替代地，相位反转线540-a可转变到第一电平(例如，vnwl)。在一些实例中，相位反转线540-a可被驱动(例如，主动地驱动)到vnwl。在t6，相位线525-a可维持在第一电平下(例如，在vnwl下)。当全局行反转线535被驱动到第二电平时，可激活选择装置515-a且可撤销激活选择装置510-a和选择装置520-a，从而将字线530-a与选择装置515-a的源极(例如，vnwl)耦合。此外，当相位反转线540-a被驱动到第一电平时，可激活选择装置517-a。替代地，如果选择装置517-a的漏极与字线530-a耦合，其源极542-a与不同字线530(例如，字线530-b)耦合且其栅极与全局行反转线(例如，第二配置)耦合，那么当全局行反转线被断言(例如，被驱动到第二电平)时，所述选择装置可通过其它字线将额外路径提供到vnwl。又替代地，如果选择装置517-a的源极与相位线525耦合，其漏极与字线530-a耦合且其栅极与全局行线(例如，第三配置)耦合，那么所述选择装置还可在全局行线被驱动到第一电平(例如，vnwl)时的t6被撤销激活。因此，参考图5b所描述的时序方案可为字线530-a的所要转换速率提供足够强的驱动，同时防止原本可能会使选择装置510-a和520随时间而击穿的过驱动。
108.图6a说明根据如本文中所公开的实例的支持子字线驱动器的电路图600-a的实例。电路图600-a可说明可用于驱动特定字线(例如，字线330-a或字线330-b)的一或多个驱动器(或一或多个驱动器的一或多个方面)的实例。电路图600-a可说明布置在多个子阵列605中的存储器单元阵列。一或多个字线630可穿过子阵列，且额外驱动器可位于每一子阵列605之间的间隙内。举例来说，主间隙(例如，主swd间隙650)可包含用于使用全局字线(gr)625、相位线(ph)640和相位反转线(phf)635来驱动字线630的驱动器。在一些实例中，主间隙还可包含用于驱动额外字线的额外字线驱动器。另外或替代地，主间隙(例如，每一swd间隙)之后的间隙可包含单个晶体管驱动器，其可减小每一子阵列605之间的间距。此
外，驱动器可将每一间隙中的选择晶体管驱动到为对应字线的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
109.如本文中所描述，图6a中所说明的主swd间隙650可位于第一子阵列605的第一侧上。主swd间隙650可包含第一类型的第一选择装置610-a(例如，第一晶体管)。在一些实例中，第一选择装置610-a可为p型(例如，pmos)晶体管。第一选择装置610-a的源极可与第一存取线625耦合，且第一选择装置610-a的漏极可与第二存取线630-a耦合。第一存取线625可为全局行线，且第二存取线630-a可为字线。在一些实例中，第一选择装置610-a可基于第三存取线635-a而将全局行线625与字线630-a耦合。举例来说，第三存取线635-a可为与第一选择装置610-a的栅极耦合的相位反转线635-a。因此，第一选择装置610-a可基于施加到相位反转线635-a的相对低(或负)电压(例如，vnwl)而将全局行线625与字线630-a耦合。举例来说，电压(例如，vnwl)可为存储器阵列的n阱电压，且可为接地或可为除接地外的电压(例如，负电压)。
110.在一些实例中，主swd间隙650可包含第二类型的额外选择装置615-a。在一些实例中，选择装置615-a可为n型(例如，nmos)晶体管。选择装置615-a的源极可与电压源(例如，vnwl)耦合，且选择装置615-a的漏极可与字线630-a耦合。在一些实例中，选择装置615-a可基于施加到相位反转线635-a的相对高电压(例如，vccp)而将字线630-a与电压源(例如，vnwl)耦合。另外或替代地，主swd间隙650可包含与额外字线相关联的一或多个选择装置。举例来说，可针对跨越存储器阵列延伸的额外字线重复主swd间隙650(其包含选择装置610-a和选择装置615-a)中的字线驱动器。额外字线驱动器可由全局行线和额外相位反转线驱动。举例来说，额外字线驱动器可由额外全局行线gr和例如phf0、phf1等额外相位反转线驱动。
111.电路图600-a可为图3a中所说明的电路图的“混合”版本的实例。也就是说，在主swd间隙650之后的swd间隙(例如，第一swd间隙655、第二swd间隙660、第三swd间隙、第四swd间隙等)可具有不同(例如，交替每一间隙或交替多于一个间隙)晶体管类型。举例来说，第一swd间隙655可位于第一子阵列605的第二侧上(以及第二子阵列605-a的第一侧上)。位于第一swd间隙655中的字线驱动器可包含第二类型的第二选择装置620-a(例如，第二晶体管)。在一些实例中，第二选择装置620-a可为n型(例如，nmos)晶体管。第二选择装置620-a的源极可与字线630-a耦合，且第二选择装置620-a的漏极可与全局行线625耦合。
112.在一些实例中，第二选择装置620-a可基于第四存取线640-a而将全局行线625与字线630-a耦合。举例来说，第四存取线640-a可为与第二选择装置620-a的栅极耦合的相位线640-a。因此，第二选择装置620-a可基于施加到相位线640-a的相对高电压(例如，vccp或vccp2)而将全局行线625与字线630-a耦合。在一些实例中，相位线640-a可在存储器阵列中竖直地延伸穿过swd间隙的子集，且可因此不跨越阵列延伸。通过使相位线竖直地延伸穿过swd间隙，可用于字线的面积可增加。此外，swd间隙655可包含用于每一额外字线630-a的选择装置。举例来说，选择装置620-b可基于相位线640-b而将全局行线625与字线630-b耦合。
113.另外或替代地，位于第二swd间隙660中的字线驱动器可包含第一类型的第四选择装置620-c(例如，第四晶体管)。在一些实例中，第四选择装置620-c可为p型(例如，pmos)晶体管。第四选择装置620-c的漏极可与字线630-a耦合，且第四选择装置620-c的源极可与全局行线625耦合。在一些实例中，第四选择装置620-c可基于第三存取线635-a而将全局行线
625与字线630-a耦合。举例来说，第三存取线635-a可为与第四选择装置620-b的栅极耦合的相位反转线635-a。因此，第四选择装置620-b可基于施加到相位线640-a的相对低电压(例如，vnwl)而将全局行线625与字线630-a耦合。
114.此外，swd间隙660可包含用于每一额外字线630的选择装置。举例来说，选择装置620-d可基于相位反转线635-b而将全局行线625与字线630-b耦合。在一些实例中，相位线640和相位反转线635可在存储器阵列中竖直地延伸穿过swd间隙的子集，且可因此不跨越阵列延伸。通过使相位线和相位反转线竖直地延伸穿过swd间隙，存储器阵列上可用于字线的面积可增加。
115.如本文中所描述，后续swd间隙可包含(例如，交替)晶体管类型的模式，使得晶体管的每一子集经配置以基于相位反转线635或相位线640而被激活(或撤销激活)。每一swd间隙可包含各自对应于一组字线中的字线的(与同一间隙中的其它晶体管类型相同的)多个晶体管。每一组字线可对应于全局行线625。在此类配置中，主swd间隙可经配置以驱动偶数字线630，且电路图600-a可包含位于阵列的相对端处的第二主swd间隙665，所述第二主swd间隙包含与相位反转线635-b耦合且经配置以驱动例如字线630-b的奇数字线630的选择装置610-b和选择装置615-b。
116.尽管说明为每一swd间隙的交替晶体管类型，但可使用其它模式，包含具备具有第一类型的晶体管的一或多个swd间隙然后是具有第二类型的晶体管的一或多个swd间隙的模式，其中所述模式是重复的。替代地，所述模式可不重复，且可具备具有第一类型的晶体管的第一数量的swd间隙和具有第二类型的晶体管的第二数量的swd间隙。每一swd间隙中存在驱动器可为对应字线的所要转换速率提供足够强的驱动，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
117.图6b说明根据如本文中所公开的实例的支持子字线驱动器的时序图600-b的实例。时序图600-b可说明与如参考图6a所描述的电路图600-a的操作方面相关联的时序。举例来说，时序图600-b可说明施加到如参考图6a所描述的全局行线625、相位反转线635-a、相位线640-a和字线630-a的信号的时序。举例来说，信号626可施加到全局行线625，信号636可施加到相位反转线635-a，信号641可施加到相位线640-a，且信号631可施加到字线630-a。施加到线中的每一个的信号可将特定选择晶体管激活或撤销激活到为字线630-a的所要转换速率提供足够强的驱动的电平，同时防止原本可能会使选择晶体管随时间而击穿的过驱动。
118.在t0，第一存取线625(例如，全局行线625)和第四存取线640-a(例如，相位线640-a)可各自维持在第一电平(例如，vnwl)下。在一些实例中，vnwl可为相对低(或负)电压电平。在t0，第三存取线635-a(例如，相位反转线635-a)可维持在第二电平(例如，vccp)下。在一些实例中，第三存取线635-a可被驱动(例如，主动地驱动)到第二电平，且第二电平可为高于第一电平的电平(例如，vccp可高于vnwl)。当相位反转线635-a维持在第二电平下(或被驱动到第二电平)时，可激活选择装置615-a，从而将字线630-a与电压源(例如，vnwl)耦合。另外或替代地，当相位反转线635-a维持在第二电平下(或被驱动到第二电平)且相位线640-a维持在第一电平下时，可撤销激活选择装置610-a(和位于swd间隙中的任何选择装置)。因此，在t0，全局行线625可不与字线630-a耦合。
119.在t1，相位反转线635-a可转变到第一电平(例如，到vnwl)。在一些实例中，相位反
转线635-a可被驱动(例如，主动地驱动)到vnwl。另外或替代地，相位线640-a可转变到第三电平(例如，vccp2)，其可高于第二电平(例如，vccp2可高于vccp)。在一些实例中，相位线640-a可被驱动(例如，主动地驱动)到vccp2。在t1，全局行线625可维持在第一电平下(例如，在vnwl下)。如本文中所描述，全局行线625可被驱动(例如，主动地驱动)到第一电平。因此，在t1，字线630-a可保持在第一电平下(例如，在vnwl下)。
120.在一些实例(未展示)中，相位反转线635-a可被驱动到第四电平(例如，到vnwl_deep)，如参考图4a所描述。举例来说，相位反转线635-a可被驱动(例如，主动地驱动)到vnwl_deep。将相位反转线635-a驱动到vnwl_deep可确保以足够的驱动强度激活选择装置610-a以及选择装置620-c和620-d。如本文中所论述，vnwl_deep可为相比于例如施加vnwl的情况更强烈地激活选择装置610-a和620-c的相对低电压。通过施加vnwl_deep且更强烈地激活选择装置610-a和620-c，字线630-a的电压可更快地从vnwl增大到vccp。
121.当相位反转线635-a被驱动到第一电平或第四电平时，可撤销激活选择装置615-a且可激活选择装置610-a、620-c(和位于swd间隙中的任何其它pmos选择装置620)，从而将全局行线625与字线630-a耦合。此外，当相位线340被驱动到第三电平时，可激活选择装置620-a(和位于swd间隙中的任何其它nmos选择装置)，从而将全局行线625与字线630-a耦合。
122.在t2，全局行线625可被驱动到第二电平(例如，到vccp)，且相位反转线635-a和相位线640-a可维持在相同电平下。因为全局行线625可(例如，基于在t1的信令)与字线630-a耦合，所以字线630-a可开始转变到第二电平(例如，到vccp)。因此，在t2之后(且在t3之前)的持续时间，字线630-a可达到vccp。
123.在t3，相位线640-a可被驱动到第二电平(例如，到vccp)，且全局行线625可维持在相同电平下。如果相位反转线635-a在t1被驱动到第四电平，那么其可在t3被驱动到第一电平。如果相位反转线635-a在t1被驱动到第一电平，那么其可在t3维持在第一电平下。第二电平(例如，vccp)可为选择装置620-a的阈值电压，其低于第三电平(例如，vccp2)。因此，将相位线640-a驱动到第二电平可能不会撤销激活选择装置620-a(或位于swd间隙中的任何其它nmos选择装置)。替代地，选择装置620-a可保持激活，且字线630-a可维持在第二电平下(例如，在vccp下)。举例来说，将选择装置620-a的栅极驱动到vccp2可确保字线630-a的整个转变在选择装置620-a不处于截止值或亚阈值的情况下发生，且因此可使用选择装置620-a来主动地驱动。如果在字线630-a的转变期间对选择装置620-a的栅极使用vccp，那么选择装置620-a可为字线630-a提供良好的驱动强度，直到字线630-a达到低于vccp的阈值。此时(例如，当字线630-a达到低于vccp的阈值时)，选择装置620-a可开始在亚阈值或截止值区中操作，在这些区中，所述选择装置的强度低得多。因此，字线630-a将由pmos选择装置610-a和620-c有效地驱动到vccp。此外，一旦字线630-a达到vccp，减小选择装置620-a上的栅极电压也可有效地使所述选择装置处于亚阈值或截止值。然而，由于字线630-a已经被驱动(例如，到vccp)，因此将字线630-a维持在vccp下所需的驱动较少，因此减轻了因字线630-a仅由pmos选择装置610-a和620-c驱动而产生的任何影响。因此，将相位线640-a驱动到vccp可防止选择装置620-a上的过驱动，所述过驱动原本会使选择装置620-a随时间而击穿。
124.在t4，相位线640-a可被驱动到第三电平(例如，到vccp2)，且全局行线625可维持
在相同电平下。在一些实例中，相位线640-a可能不会在第二时间内被驱动到第三电平，而是可在延长的持续时间内被驱动到第二电平(例如，vccp)(例如，直到t6)。在一些实例中，相位反转线635-a可在t4被驱动到第四电平(未展示)。替代地，相位反转线635-a可在t4维持在第一电平下。
125.在t5，全局行线625可被驱动到第一电平(例如，到vnwl)，且相位反转线635-a和相位线640-a可维持在相同电平下。因为全局行线625可(例如，基于相位线640-a和相位反转线635-a的电平)与字线630-a耦合，所以字线630-a可开始向下转变到第一电平(例如，到vnwl)。因此，在t5之后(且在t6之前)的持续时间，字线630-a可达到vnwl。
126.在t6，相位反转线635-a可转变到第二电平(例如，到vccp)。在一些实例中，相位反转线635-a可被驱动(例如，主动地驱动)到vccp。在t6，相位线640-a可转变到第一电平(例如，vnwl)。在一些实例中，相位线640-a可被驱动(例如，主动地驱动)到vnwl。在t6，全局行线625可维持在第一电平下(例如，在vnwl下)。
127.当相位反转线635-a被驱动到第二电平时，可激活选择装置615-a且可撤销激活选择装置610-a(和位于swd间隙中的任何其它pmos选择装置)，从而将字线630-a与电压源(例如，与vnwl)耦合。此外，当相位线640-a被驱动到第一电平时，可撤销激活选择装置620-a，从而将全局行线625与字线630-a解耦。因此，参考图6b所描述的时序方案可为字线630-a的所要转换速率提供足够强的驱动，同时防止原本可能会使选择装置620随时间而击穿的过驱动。
128.图7展示根据如本文中所公开的实例的支持子字线驱动器的存储器装置720的框图700。存储器装置720可为如参考图1到6所描述的存储器装置的各方面的实例。存储器装置720或其各种组件可为用于执行如本文中所描述的子字线驱动器的各种方面的装置的实例。举例来说，存储器装置720可包含第三存取线驱动器725、第一存取线驱动器730、第四存取线驱动器735或其任何组合。这些组件中的每一个可(例如，经由一或多个总线)直接或间接地彼此通信。
129.第三存取线驱动器725可配置为或以其它方式支持用于进行以下操作的装置：在第一时间且在第一存取线处于第一电平时将第三存取线和第四存取线驱动到互补电平，其中互补电平中的至少一个不同于第一电平以及与第二存取线相关联的第二电平，所述第二存取线提供对存储器单元阵列的子集的存取，且其中第一存取线至少部分地基于将第三存取线和第四存取线中的至少一个驱动到互补电平而经由第一类型的第一选择装置和第二类型的第二选择装置与第二存取线耦合。
130.在一些实例中，第三存取线驱动器725可配置为或以其它方式支持用于进行以下操作的装置：在第四时间且在第一存取线处于第二电平时将第三存取线和第四存取线驱动到互补电平。在一些实例中，第三存取线驱动器725可配置为或以其它方式支持用于进行以下操作的装置：至少部分地基于将第四存取线驱动到第一电平而在第一时间将第三存取线驱动到第三电平，其中第三电平低于第一电平和第二电平。
131.在一些实例中，第三存取线驱动器725可配置为或以其它方式支持用于进行以下操作的装置：在将第三存取线驱动到第三电平之后，在第五时间将第三存取线驱动到第一电平，其中第一电平大于第三电平且小于至少第二电平。在一些实例中，第二选择装置经配置以至少部分地基于第三存取线而将第一存取线与第二存取线耦合。
132.第一存取线驱动器730可配置为或以其它方式支持用于在第二时间将第一存取线驱动到第二电平的装置。
133.第四存取线驱动器735可配置为或以其它方式支持用于进行以下操作的装置：至少部分地基于将第一存取线驱动到第二电平而在第三时间将第三存取线驱动到第二电平且将第四存取线驱动到第一电平。
134.图8展示说明根据如本文中所公开的实例的支持子字线驱动器的方法800的流程图。方法800的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法800的操作可由如参考图1到7所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制所述装置的功能元件来执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的各方面。
135.在805处，所述方法可包含在第一时间且在第一存取线处于第一电平时将第三存取线和第四存取线驱动到互补电平，其中互补电平中的至少一个不同于第一电平以及与第二存取线相关联的第二电平，所述第二存取线提供对存储器单元阵列的子集的存取，且其中第一存取线至少部分地基于将第三存取线和第四存取线中的至少一个驱动到互补电平而经由第一类型的第一选择装置和第二类型的第二选择装置与第二存取线耦合。805的操作可根据如本文中所公开的实例来执行。在一些实例中，805的操作的各方面可由如参考图7所描述的第三存取线驱动器725来执行。
136.在810处，所述方法可包含在第二时间将第一存取线驱动到第二电平。810的操作可根据如本文中所公开的实例来执行。在一些实例中，810的操作的各方面可由如参考图7所描述的第一存取线驱动器730来执行。
137.在815处，所述方法可包含至少部分地基于将第一存取线驱动到第二电平而在第三时间将第三存取线驱动到第二电平且将第四存取线驱动到第一电平。815的操作可根据如本文中所公开的实例来执行。在一些实例中，815的操作的各方面可由如参考图7所描述的第四存取线驱动器735来执行。
138.在820处，所述方法可包含在第四时间且在第一存取线处于第二电平时将第三存取线和第四存取线驱动到互补电平。820的操作可根据如本文中所公开的实例来执行。在一些实例中，820的操作的各方面可由如参考图7所描述的第三存取线驱动器725来执行。
139.在一些实例中，如本文中所描述的设备可进行一或多种方法，例如方法800。所述设备可包含用于进行以下操作的特征、电路系统、逻辑、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在第一时间且在第一存取线处于第一电平时将第三存取线和第四存取线驱动到互补电平，其中互补电平中的至少一个不同于第一电平以及与第二存取线相关联的第二电平，所述第二存取线提供对存储器单元阵列的子集的存取，且其中第一存取线至少部分地基于将第三存取线和第四存取线中的至少一个驱动到互补电平而经由第一类型的第一选择装置和第二类型的第二选择装置与第二存取线耦合；在第二时间将第一存取线驱动到第二电平；至少部分地基于将第一存取线驱动到第二电平而在第三时间将第三存取线驱动到第二电平且将第四存取线驱动到第一电平；以及在第四时间且在第一存取线处于第二电平时将第三存取线和第四存取线驱动到互补电平。
140.在本文中所描述的方法800和设备的一些实例中，至少部分地基于将第四存取线驱动到第一电平而在第一时间将第三存取线驱动到第三电平，其中第三电平可低于第一电
平和第二电平。
141.在本文中所描述的方法800和设备的一些实例中，在将第三存取线驱动到第三电平之后，在第五时间将第三存取线驱动到第一电平，其中第一电平可大于第三电平且小于至少第二电平。
142.在本文中所描述的方法800和设备的一些实例中，第二选择装置可经配置以至少部分地基于第三存取线而将第一存取线与第二存取线耦合。
143.应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两种或更多种的部分。
144.描述了一种设备。所述设备可包含：存储器单元阵列，其布置在各自包含多个存储器单元的多个子阵列中；第一类型的第一选择装置，其位于所述多个子阵列中的第一子阵列的第一侧上，其中所述第一选择装置经配置以至少部分地基于第三存取线而将第一存取线与第二存取线耦合，所述第二存取线在从第一电平转变到高于所述第一电平的第二电平后存取所述存储器单元阵列的子集以进行存取操作；第二类型的第二选择装置，其位于所述多个子阵列中的所述第一子阵列的第二侧上，其中所述第二选择装置经配置以至少部分地基于第四存取线而将所述第一存取线与所述第二存取线耦合；以及控制器，其与所述第一选择装置和所述第二选择装置耦合，所述控制器经配置以：在第一时间将所述第三存取线驱动到所述第一电平且将所述第四存取线驱动到第三电平，其中所述第三电平高于所述第二电平；在第二时间将所述第一存取线驱动到所述第二电平；在第三时间将所述第四存取线驱动到所述第二电平；且在第四时间将所述第四存取线驱动到所述第三电平，所述第四时间发生在所述第三时间之后且在所述第一存取线处于所述第二电平时。
145.在一些实例中，所述设备可包含在发生在所述第四时间之后的第五时间将所述第一存取线驱动到所述第一电平。
146.在一些实例中，所述设备可包含位于所述多个子阵列中的第二子阵列的所述第二侧上的所述第一类型的第三选择装置，其中所述第三选择装置可经配置以至少部分地基于所述第三存取线而将所述第一存取线与所述第二存取线耦合。
147.在一些实例中，所述设备可包含在所述第一时间将所述第三存取线驱动到第四电平。
148.在所述设备的一些实例中，所述第一存取线可与所述存取操作的时序相关联。
149.在一些实例中，所述设备可包含位于所述多个子阵列的至少一子集的每一子阵列的所述第二侧上的所述第二类型的多个第二选择装置。
150.在所述设备的一些实例中，所述第二电平可为所述第二选择装置的低于所述第三电平的阈值电压。
151.在所述设备的一些实例中，所述第一选择装置包含p沟道晶体管，且所述第二选择装置包含n沟道晶体管。
152.描述了另一种设备。所述设备可包含：存储器单元阵列，其布置在各自包含多个存储器单元的多个子阵列中；第一类型的第一选择装置，其位于所述多个子阵列中的第一子阵列的第一侧上，其中所述第一选择装置经配置以至少部分地基于第三存取线而将第一存取线与第二存取线耦合，所述第二存取线在从第一电平转变到高于所述第一电平的第二电
平后存取所述存储器单元阵列的子集以进行存取操作；所述第一类型的第二选择装置，其位于所述多个子阵列中的所述第一子阵列的第二侧上，其中所述第二选择装置经配置以至少部分地基于所述第三存取线而将所述第一存取线与所述第二存取线耦合；控制器，其与所述第一选择装置和所述第二选择装置耦合，所述控制器经配置以：在第一时间将所述第三存取线驱动到第三电平，其中所述第三电平低于所述第一电平和所述第二电平；且在所述第一时间之后的第二时间将所述第一存取线驱动到所述第二电平。
153.在一些实例中，所述设备可包含在第三时间将所述第三存取线驱动到所述第一电平，其中所述第三时间发生在所述第二时间之后且在所述第一存取线可被驱动到所述第二电平时。
154.在一些实例中，所述设备可包含在第四时间将所述第三存取线驱动到所述第三电平，所述第四时间发生在所述第三时间之后且在所述第一存取线可被驱动到所述第二电平时。
155.在一些实例中，所述设备可包含在所述第四时间之后的第五时间将所述第一存取线驱动到所述第一电平，且在第六时间将所述第三存取线驱动到所述第二电平，所述第六时间发生在所述第五时间之后且在所述第一存取线可被驱动到所述第一电平时。
156.在一些实例中，所述设备可包含位于所述多个子阵列中的所述第一子阵列的所述第一侧上的第二类型的第三选择装置，其中所述第三选择装置可经配置以至少部分地基于第四存取线而下拉所述第二存取线，其中所述控制器可经配置以在所述第一时间将所述第四存取线驱动到所述第一电平，其中所述第三存取线的至少一部分可相对于所述第四存取线反转。
157.在所述设备的一些实例中，所述第一存取线和所述第三存取线可各自根据地址的单独位进行解码。
158.在所述设备的一些实例中，所述第三存取线可与选择所述第一子阵列的多个字线相关联，且所述第一存取线可与至少部分地基于所述第一存取线被驱动到所述第二电平而选择所述多个字线中的单个字线相关联。
159.在所述设备的一些实例中，所述第一选择装置和所述第二选择装置各自包含p沟道晶体管。
160.可使用多种不同技艺和技术中的任一种来表示本文中所描述的信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所述信号可表示信号的总线，其中所述总线可具有各种位宽度。
161.术语“电子连通”、“导电接触”、“连接”和“耦合”可指组件之间支持信号在组件之间流动的关系。如果在组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么所述组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流中断一段时间。
162.术语“耦合”指代从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法经由导电路径在所述组件之间传达，在所述闭路关系中，信号能够经由所述导电路径在所述组件之间传达。当例如控制器的组件将其它组件耦合在一起时，组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
163.术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么所述组件彼此隔离。举例来说，由定位在两个组件之间的开关分离的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
164.本文中论述的包含存储器阵列的装置可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可以是绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
165.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)且包括包含源极、漏极和栅极的三端装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，且可包括重掺杂半导体区，例如简并半导体区。源极与漏极可通过轻掺杂半导体区或沟道分离。如果沟道是n型(即，大部分载流子为电子)，那么fet可被称为n型fet。如果沟道是p型(即，大部分载流子是空穴)，那么fet可被称为p型fet。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电率。举例来说，将正电压或负电压分别施加到n型fet或p型fet可使沟道变为导电的。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。
166.本文中结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且不“优选于”或“优于其它实例”。详细描述包含提供对所描述的技术的理解的具体细节。然而，可以在没有这些具体细节的情况下实施实施例。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。
167.在附图中，类似的组件或特征可具有相同的参考标记。此外，可以通过在参考标记后跟着短划线和区分类似组件的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同的第一参考标记的类似组件中的任一个，而与第二参考标记无关。
168.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实现。实施功能的特征还可在物理上位于各个位置处，包含经分布以使得功能的部分在不同物理位置处实施。
169.举例来说，结合本文中的公开内容所描述的各种说明性块和模块可利用被设计成
执行本文中所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，dsp和微处理器的组合、多个微处理器、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。
170.如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。并且，如本文中所使用，短语“基于”不应被理解为指代一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
171.计算机可读媒体包含非暂时性计算机存储装置媒体与通信媒体两者，通信媒体包含促进计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述的组合也包含在计算机可读媒体的范围内。
172.提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最广范围。

技术特征：

1.一种设备，其包括：存储器单元阵列，其布置在各自包括多个存储器单元的多个子阵列中；第一类型的第一选择装置，其位于所述多个子阵列中的第一子阵列的第一侧上，其中所述第一选择装置经配置以至少部分地基于第三存取线而将第一存取线与第二存取线耦合，所述第二存取线在从第一电平转变到高于所述第一电平的第二电平后存取所述存储器单元阵列的子集以进行存取操作；第二类型的第二选择装置，其位于所述多个子阵列中的所述第一子阵列的第二侧上，其中所述第二选择装置经配置以至少部分地基于第四存取线而将所述第一存取线与所述第二存取线耦合；以及控制器，其与所述第一选择装置和所述第二选择装置耦合，所述控制器经配置以：在第一时间将所述第三存取线驱动到所述第一电平且将所述第四存取线驱动到第三电平，其中所述第三电平高于所述第二电平；在第二时间将所述第一存取线驱动到所述第二电平；在第三时间将所述第四存取线驱动到所述第二电平；且在第四时间将所述第四存取线驱动到所述第三电平，所述第四时间发生在所述第三时间之后且在所述第一存取线处于所述第二电平时。2.根据权利要求1所述的设备，其中所述控制器经配置以：在发生在所述第四时间之后的第五时间将所述第一存取线驱动到所述第一电平。3.根据权利要求1所述的设备，其进一步包括：所述第一类型的第三选择装置，其位于所述多个子阵列中的第二子阵列的所述第二侧上，其中所述第三选择装置经配置以至少部分地基于所述第三存取线而将所述第一存取线与所述第二存取线耦合。4.根据权利要求3所述的设备，其中所述控制器经配置以：在所述第一时间将所述第三存取线驱动到第四电平。5.根据权利要求1所述的设备，其中所述第一存取线与所述存取操作的时序相关联。6.根据权利要求1所述的设备，其进一步包括：所述第二类型的多个第二选择装置，其位于所述多个子阵列的至少一子集的每一子阵列的所述第二侧上。7.根据权利要求1所述的设备，其中所述第二电平是所述第二选择装置的低于所述第三电平的阈值电压。8.根据权利要求1所述的设备，其中所述第一选择装置包括p沟道晶体管且所述第二选择装置包括n沟道晶体管。9.一种设备，其包括：存储器单元阵列，其布置在各自包括多个存储器单元的多个子阵列中；第一类型的第一选择装置，其位于所述多个子阵列中的第一子阵列的第一侧上，其中所述第一选择装置经配置以至少部分地基于第三存取线而将第一存取线与第二存取线耦合，所述第二存取线在从第一电平转变到高于所述第一电平的第二电平后存取所述存储器单元阵列的子集以进行存取操作；所述第一类型的第二选择装置，其位于所述多个子阵列中的所述第一子阵列的第二侧
上，其中所述第二选择装置经配置以至少部分地基于所述第三存取线而将所述第一存取线与所述第二存取线耦合；以及控制器，其与所述第一选择装置和所述第二选择装置耦合，所述控制器经配置以：在第一时间将所述第三存取线驱动到第三电平，其中所述第三电平低于所述第一电平和所述第二电平；且在所述第一时间之后的第二时间将所述第一存取线驱动到所述第二电平。10.根据权利要求9所述的设备，其中所述控制器经配置以：在第三时间将所述第三存取线驱动到所述第一电平，其中所述第三时间发生在所述第二时间之后且在所述第一存取线被驱动到所述第二电平时。11.根据权利要求10所述的设备，其中所述控制器经配置以：在第四时间将所述第三存取线驱动到所述第三电平，所述第四时间发生在所述第三时间之后且在所述第一存取线被驱动到所述第二电平时。12.根据权利要求11所述的设备，其中所述控制器经配置以：在所述第四时间之后的第五时间将所述第一存取线驱动到所述第一电平；且在第六时间将所述第三存取线驱动到所述第二电平，所述第六时间发生在所述第五时间之后且在所述第一存取线被驱动到所述第一电平时。13.根据权利要求9所述的设备，其进一步包括：第二类型的第三选择装置，其位于所述多个子阵列中的所述第一子阵列的所述第一侧上，其中所述第三选择装置经配置以至少部分地基于第四存取线而下拉所述第二存取线，其中所述控制器经配置以：在所述第一时间将所述第四存取线驱动到所述第一电平，其中所述第三存取线的至少一部分相对于所述第四存取线反转。14.根据权利要求9所述的设备，其中所述第一存取线和所述第三存取线各自根据地址的单独位进行解码。15.根据权利要求9所述的设备，其中所述第三存取线与选择所述第一子阵列的多个字线相关联，且所述第一存取线与至少部分地基于所述第一存取线被驱动到所述第二电平而选择所述多个字线中的单个字线相关联。16.根据权利要求9所述的设备，其中所述第一选择装置和所述第二选择装置各自包括p沟道晶体管。17.一种方法，其包括：在第一时间且在第一存取线处于第一电平时将第三存取线和第四存取线驱动到互补电平，其中所述互补电平中的至少一个不同于所述第一电平以及与第二存取线相关联的第二电平，所述第二存取线提供对存储器单元阵列的子集的存取，且其中所述第一存取线至少部分地基于将所述第三存取线和所述第四存取线中的至少一个驱动到所述互补电平而经由第一类型的第一选择装置和第二类型的第二选择装置与所述第二存取线耦合；在第二时间将所述第一存取线驱动到所述第二电平；至少部分地基于将所述第一存取线驱动到所述第二电平而在第三时间将所述第三存取线驱动到所述第二电平且将所述第四存取线驱动到所述第一电平；以及
在第四时间且在所述第一存取线处于所述第二电平时将所述第三存取线和所述第四存取线驱动到所述互补电平。18.根据权利要求17所述的方法，其进一步包括：至少部分地基于将所述第四存取线驱动到所述第一电平而在所述第一时间将所述第三存取线驱动到第三电平，其中所述第三电平低于所述第一电平和所述第二电平。19.根据权利要求18所述的方法，其进一步包括：在将所述第三存取线驱动到所述第三电平之后，在第五时间将所述第三存取线驱动到所述第一电平，其中所述第一电平大于所述第三电平且小于至少所述第二电平。20.根据权利要求17所述的方法，其中所述第二选择装置经配置以至少部分地基于所述第三存取线而将所述第一存取线与所述第二存取线耦合。

技术总结

本申请涉及子字线驱动器。存储器阵列可包含多个子阵列，所述多个子阵列之间布置有间隙。字线可跨越多个子阵列布置，且驱动用于选择性地存取所述子阵列内的行(例如，存储器单元行)的存取晶体管。在一些实例中，施加到驱动所述字线的选择装置的信号可能在所述字线的所要转变处或附近的持续时间内过驱动，且一些信号可能在全局行线的高和低转变周围的持续时间内被驱动到相对高电平。信号是被过驱动还是被驱动到相对高电平可取决于在每一字线驱动器中使用的晶体管的类型。动器中使用的晶体管的类型。动器中使用的晶体管的类型。