估计电路的电阻-电容时间常数的制作方法

1.本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及估计电路(例如，存储器装置的字线的)的电阻-电容时间常数。

背景技术：

2.信号跨电路的传播可通过电阻性-电容性效应主导。电阻性-电容性延迟可成为影响电路的性能的重要因素。

技术实现要素：

3.在一方面中，本技术提供一种系统，其包括：存储器装置，其包括电耦合到多个字线的多个存储器单元；电阻-电容rc测量电路，其用以测量所述多个字线中的指定字线处的电压；和处理装置，其耦合到所述存储器装置，所述处理装置用以：将初始电压施加到所述多个字线中的选定字线；将所述选定字线放电持续放电时间段；使所述选定字线浮动直到所述选定字线处的电压稳定为止；由所述rc测量电路确定所述选定字线处的稳定电压；和基于所述稳定电压估计所述字线的rc时间常数。
4.在另一方面中，本技术提供一种方法，其包括：由管理存储器装置的控制器的处理装置将初始电压施加到所述存储器装置的选定字线；将所述选定字线放电持续放电时间段；使所述选定字线浮动直到所述选定字线处的电压稳定为止；确定所述选定字线处的稳定电压；和基于所述稳定电压估计所述字线的电阻-电容rc时间常数。
5.在又一方面中，本技术提供一种包括可执行指令的计算机可读非暂时性存储媒体，所述可执行指令在由管理存储器装置的控制器的处理装置执行时使得所述处理装置：将初始电压施加到所述存储器装置的选定字线；将所述选定字线放电持续放电时间段；使所述选定字线浮动直到所述选定字线处的电压稳定为止；确定所述选定字线处的稳定电压；和基于所述稳定电压估计所述字线的电阻-电容rc时间常数。
附图说明
6.根据下文给出的具体实施方式且根据本公开的各种实施例的附图将更加充分地理解本公开。
7.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
8.图2为根据实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
9.图3为说明根据本公开的实施例实施的实例rc测量电路的图。
10.图4示意性地说明根据本公开的实施例的在存储器装置的字线的近端和远端处所测量的电压电平。
11.图5为根据本公开的一些实施例的估计电路的电阻-电容(rc)时间常数的实例方法的流程图。
12.图6示意性地说明根据本公开的实施例的用于进行读取操作的电压电平和相应字线充电时间。
13.图7示意性地说明根据本公开的实施例的用于进行编程操作的电压电平和相应字线充电时间。
14.图8为可在其中操作本公开的实施例的实例计算机系统的框图。
具体实施方式
15.本公开的各方面是针对估计电路的(例如，存储器装置的字线的)电阻-电容(rc)时间常数。存储器装置可为存储器子系统的一部分，所述存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含例如存储数据的存储器装置的一或多个组件的存储器子系统。主机系统可提供将存储在存储器子系统处的数据且可请求将从存储器子系统检索的数据。
16.存储器子系统可包含高密度非易失性存储器装置，其中当没有电力供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例为与非(nand)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可包含两个或更多个平面，使得每一平面携载蚀刻到硅晶片上且由称为字线和位线的导体接合的存储器单元矩阵，以使得字线接合形成一行存储器单元矩阵的多个存储器单元，而位线接合形成一列存储器单元矩阵的多个存储器单元。取决于单元类型，每一存储器单元可存储一或多个二进制信息位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这种值的组合表示。可在单个操作中例如通过选择连续位线一起编程称为存储器页的存储器单元集合。
17.电路(或其一部分)的特征可在于其电阻和电容，这可促成在电路上传播的信号的电阻-电容(rc)延迟。rc延迟的特征可在于rc时间常数(以秒为单位测量)，其等于电阻和电容的乘积。因此，信号从电线的一端到电线的另一端的传播延迟了随电路的rc时间常数而改变的值。
18.电路的rc延迟可抑制许多电子装置的性能。举例来说，在存储器装置中，电压信号可施加到一或多个位线和/或字线以便进行一或多个存储器存取操作，例如读取操作和/或编程操作。可基于字线的rc时间常数调整各种操作参数，例如字线过驱动电压、位线预充电时间和/或编程脉冲宽度。
19.在一些系统中，电路的rc时间常数可通过rc延迟的直接测量获得。然而，在电路处直接测量以确定rc时间常数可能不是始终可行的。此外，跨电子装置的电路的rc时间常数值可显著变化，这使得确定rc时间常数值尤其具有挑战性。
20.本公开的各方面通过实施采用用于估计电路的(例如，存储器装置的字线的)至少一部分的rc时间常数的rc测量电路的方法来解决以上和其它缺陷。在说明性实例中，可将字线预充电到初始电压值，接着放电持续相对较短时间段，且最后浮动直到字线中的电压值稳定为止。可接着根据初始电压值、最终稳定电压值和放电时间确定字线的rc时间常数，如下文中更详细地描述。
21.这一方法的优点包含但不限于通过基于字线的所估计rc时间常数调整各种操作
参数(例如字线过驱动电压、位线预充电时间和/或编程脉冲宽度)改进存储器子系统中的性能。
22.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这种的组合。
23.存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储器(ufs)驱动器、安全数字(sd)和硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so-dimm)和各种类型的非易失性双列直插式存储器模块(nvdimm)。
24.计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(iot)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的这种计算装置。
25.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与
……
耦合”通常是指组件之间的连接，所述组件可为间接通信连接或直接通信连接(例如，无介入组件)，不管有线或无线，包含例如电、光学、磁性等的连接。
26.主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，nvdimm控制器)，和存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110且从存储器子系统110读取数据。
27.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤信道、串行附接scsi(sas)、双数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)等。所述物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过物理主机接口(例如，pcie总线)与主机系统120耦合时，主机系统120可进一步利用nvm高速(nvme)接口来存取组件(例如，存储器装置130)。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
28.存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为(但不限于)随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
29.非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(nand)类型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取
阵列基于体电阻的改变来进行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand类型快闪存储器包含例如二维nand(2d nand)和三维nand(3d nand)。
30.存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(slc)每单元可存储一个位。其它类型的存储器单元，例如多层级单元(mlc)、三层级单元(tlc)、四层级单元(qlc)和五层级单元(plc)每单元可存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc或这种的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分，和mlc部分、tlc部分、qlc部分或plc部分。存储器装置130的存储器单元可分组为可指代用于存储数据的存储器装置的逻辑单元的页。在一些类型的存储器(例如，nand)的情况下，页可分组以形成块。
31.虽然描述了非易失性存储器组件，例如3d交叉点非易失性存储器单元阵列和nand类型快闪存储器(例如，2d nand、3d nand)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器，和电可擦除可编程只读存储器(eeprom)。
32.存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130通信以进行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它这种操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器，或其组合。硬件可包含具有进行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或另一合适处理器。
33.存储器子系统控制器115可为处理装置，其包含配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其配置成存储指令用于进行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。
34.在一些实施例中，本地存储器119可包含存储器寄存器，所述存储器寄存器存储存储器指针、所提取数据等。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可改为依赖于(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供的)外部控制。
35.一般来说，存储器子系统控制器115可从主机系统120接收命令或操作且可将所述命令或操作转换成指令或适当的命令，以实现对存储器装置130的所需存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作和与存储器装置130相关联的逻辑地址(例如，逻辑块
地址(lba)、名字空间)与物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
36.存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
37.在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130进行媒体管理操作)。在一些实施例中，存储器子系统110为受管理存储器装置，其包含具有裸片上的控制逻辑(例如，本地媒体控制器135)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例为受管理nand(mnand)装置。
38.在一个实施例中，存储器子系统110包含存储器接口组件113。存储器接口组件113负责处置存储器子系统控制器115与存储器子系统110的存储器装置(例如，存储器装置130)的交互。举例来说，存储器接口组件113可将与从主机系统120接收到的请求相对应的存储器存取命令发送到存储器装置130，所述存储器存取命令例如编程命令、读取命令或其它命令。另外，存储器接口组件113可从存储器装置130接收数据，例如响应于读取命令或成功进行编程命令的确认而检索的数据。存储器接口组件可基于可通过实施本文中所描述的方法而确定的rc时间常数而确定存储器存取命令的各种参数。在说明性实例中，存储器子系统控制器115可包含处理器117(处理装置)，所述处理器117配置成执行存储在本地存储器119中的指令以用于进行本文所描述的操作。
39.图2为根据实施例的呈存储器装置130的形式的第一设备与呈存储器子系统(例如，图1的存储器子系统110)的存储器子系统控制器115的形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(pda)、数字相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话和其类似物。存储器子系统控制器115(例如，存储器装置130外部的控制器)可为存储器控制器或另一外部主机装置。
40.存储器装置130包含以行和列逻辑地布置的存储器单元阵列204。逻辑行中的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与多于一个逻辑行的存储器单元相关联，且单个数据线可与多于一个逻辑列相关联。存储器单元阵列204的至少一部分的存储器单元(图2中未展示)能够编程为至少两个目标数据状态中的一个。
41.提供行解码电路系统208和列解码电路系统210以对地址信号进行解码。接收地址信号且对其进行解码以存取存储器单元阵列204。存储器装置130还包含输入/输出(i/o)控制电路系统212，其用以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器214与i/o控制电路系统212和行解码电路系统208和列解码电路系统210通信以在解码之前锁存地址信号。命令寄存器224与i/o控制电路系
统212和本地媒体控制器135通信以锁存传入命令。
42.控制器(例如，存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器单元阵列204的存取，且产生外部存储器子系统控制器115的状态信息，即，本地媒体控制器135配置成对存储器单元阵列204进行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统208和列解码电路系统210通信，以响应于地址而控制行解码电路系统208和列解码电路系统210。在一个实施例中，本地媒体控制器135包含编程管理器134，所述编程管理器134可实施存储器装置130的双交错编程，如本文中所描述。
43.本地媒体控制器135还与高速缓存寄存器218通信。高速缓存寄存器218锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，同时存储器单元阵列204正忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓存寄存器218传递到数据寄存器220以用于转移到存储器单元阵列204；接着可将新数据从i/o控制电路系统212锁存在高速缓存寄存器218中。在读取操作期间，可将数据从高速缓存寄存器218传递到i/o控制电路系统212以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器220传递到高速缓存寄存器218。高速缓存寄存器218和/或数据寄存器220可形成存储器装置130的页缓冲器(例如，可形成其一部分)。页缓冲器可进一步包含感测装置(图2中未展示)以感测存储器单元阵列204的存储器单元的数据状态，例如通过感测连接到所述存储器单元的数据线的状态。状态寄存器222可与i/o控制电路系统212和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。
44.存储器装置130经由控制链路232从本地媒体控制器135接收存储器子系统控制器115处的控制信号。举例来说，控制信号可包含芯片启用信号ce#、命令锁存启用信号cle、地址锁存启用信号ale、写入启用信号we#、读取启用信号re#和写保护信号wp#。取决于存储器装置130的性质，可进一步经由控制链路232接收额外或替代的控制信号(未展示)。在一个实施例中，存储器装置130经由多路复用的输入/输出(i/o)总线234从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，且经由i/o总线234将数据输出到存储器子系统控制器115。
45.举例来说，可在i/o控制电路系统212处经由i/o总线234的输入/输出(i/o)引脚[7:0]接收命令且接着可将所述命令写入到命令寄存器224中。可在i/o控制电路系统212处经由i/o总线234的输入/输出(i/o)引脚[7:0]接收地址且接着可将所述地址写入到地址寄存器214中。可在i/o控制电路212处经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]接收数据，且接着可将所述数据写入到高速缓存寄存器218中。随后可将数据写入到数据寄存器220中以用于编程存储器单元阵列204。
[0046]
在实施例中，可省略高速缓存寄存器218，且可将数据直接写入到数据寄存器220中。还可经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]输出数据。虽然可参考i/o引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。
[0047]
在一些实施方案中，可提供额外电路系统和信号，且图2的存储器装置130已简化。应认识到，参考图2所描述的各种块组件的功能性可不必与集成电路装置的不同组件或组
件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于进行图2的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以进行图2的单个块组件的功能性。另外，虽然根据各种信号的接收和输出的流行惯例来描述特定i/o引脚，但应注意，可在各种实施例中使用i/o引脚(或其它i/o节点结构)的其它组合或其它数目个所述i/o引脚。
[0048]
在一些实施例中，存储器装置可具有例如安装在存储器装置的每个平面上以用于检测字线泄漏的逐次逼近寄存器(sar)模/数转换器(adc)。sar adc可包含参考电压驱动器和比较器，其可用于测量给定字线处的稳定电压值，如通过图3示意性地说明。利用现有的每窗格(per-pane)电路系统允许同时测量存储器装置的每一平面的字线rc时间常数值。
[0049]
在各种其它实施例中，图3的实例rc测量电路可由适合于测量给定字线处的稳定电压值的其它组件实施。
[0050]
图3为说明根据本公开的实施例实施的实例rc测量电路的图。所关注电路(即，其rc时间常数正测量的电路)由电阻器和电容器网络310示意性地表示，所述电阻器和电容器网络310可模拟电路的电阻和电容，包含电路的组件的电阻和电容和/或所关注电路的寄生电阻和电容。
[0051]
在一些实施例中，所关注电路可由存储器装置130的字线表示。字线可包含耦合到编程电压驱动器320的近端315。近端315可电耦合到字线的第一存储器单元(图3中未展示)。远端325可电耦合到字线的最后一个存储器单元(图3中未展示)。“近”和“远”端名称仅用于指定字线相对于电压驱动器320的定向。
[0052]
如以上在本文中所指出，信号在电路310上的传播延迟了作为电路的rc时间常数的函数的值。电路310的rc时间常数可由rc测量电路330估计，所述rc测量电路330包含参考电压驱动器335和比较器340。在操作中，字线可通过由电压驱动器320提供的电压预充电到初始电压值，接着放电持续相对较短时间段，且最后浮动直到字线中的电压值稳定为止，如由图4示意性地说明，图4展示字线的近端315和远端325处的电压电平的电压-时间图表410、420。如由图4示意性地说明，将初始电压值vi施加到字线的近端315且维持直到时间t1，字线在所述时间t1放电(通过将字线电耦合到接地)直到时间t2，字线在所述时间t2浮动(即，从电压供应和接地两者解耦)使得电压稳定到值vs。因此，放电时间段td可确定为字线开始放电的时间t1与字线开始浮动的时间t2的差。
[0053]
再次参考图3，初始电压和稳定电压值可由比较器340测量，所述比较器340可确定由参考电压驱动器335供应的参考电压v
ref
与在字线的近端315处检测到的电压v
det
之间的差。比较器340可将比较结果输出到控制器345，所述控制器345可由存储器子系统控制器115或本地媒体控制器135表示。控制器345可接着调整参考电压v
ref
以使其接近检测到的电压v
det
且因此基于v
ref
确定稳定电压值(v
det
)。接着控制器可根据施加到字线的初始电压值、当字线在放电之后浮动时在字线处所测量的稳定电压值和放电时间来确定字线的rc时间常数。
[0054]
在各种实施例中，除图3中所示的组件之外，rc测量电路330还可包含各种其它组件，例如放大器、集成电容器等。
[0055]
因为沿着字线长度的字线电压可通过用已知的初始条件和边界条件进行电报方程的拉普拉斯(laplacian)变换来确定，所以可通过对沿着字线长度的字线电压进行积分
来发现稳定电压：
[0056][0057]
其中rc为所关注电路(例如，存储器装置的字线)的电阻和电容的乘积，
[0058]v0
为施加到电路的初始电压，
[0059]vs
为在电路已放电和浮动之后在电路处所测量的稳定电压，
[0060]
且td为放电时间。
[0061]
因此，使用方程(1)，控制器(例如，存储器子系统控制器115或本地媒体控制器135)可基于初始电压、稳定电压和放电时间的已知或测量值确定rc值。在一些实施方案中，控制器可在数值上求解方程(1)以基于初始电压、稳定电压和放电时间的已知或测量值确定rc值。替代地，控制器可通过在预编程查表中查初始电压、稳定电压和放电时间的已知或测量值的组合来确定rc值，所述预编程查表将初始电压、稳定电压和放电时间的值的各种组合映射到对应rc值。
[0062]
图5为根据本公开的实施例的估计电路的电阻-电容(rc)时间常数的实例方法的流程图。方法500可由处理逻辑进行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法500由存储器子系统控制器115和/或本地媒体控制器135使用图3的rc测量电路330进行。虽然以特定顺序或次序展示，但除非另外指定，否则操作的次序可修改。因此，所说明的实施例应理解为仅作为实例，且所说明的操作可以不同次序进行，且一些操作可并行地进行。另外，可在各种实施例中省略一或多个操作。因此，并非每一个实施例中都需要所有操作。
[0063]
在操作510处，控制器可使得电压驱动器将初始电压施加到指定字线。初始电压值可由控制器指定为例如等于通常用于对存储器装置的字线预充电的预充电电压。
[0064]
在将字线预充电到初始电压后，控制器就可在操作520处通过使得字线电耦合到接地而将字线放电持续指定时间段。放电时间段可由控制器指定，且可估计以允许字线中的电压相对于初始电压降到低于某一电压电平。
[0065]
在放电时间段到期后，控制器就可在操作530处(例如通过使得字线从电压驱动器和接地解耦)使字线浮动至少指定时间段，在此期间字线中的电压将稳定。
[0066]
在操作540处，控制器可测量字线中的稳定电压。在说明性实例中，控制器采用包含参考电压驱动器和比较器的rc测量电路，如上文参考图3在本文中更详细地描述。
[0067]
在操作550处，控制器可确定对应于稳定电压值的rc时间常数。在说明性实例中，控制器可在数值上求解方程(1)以基于初始电压、稳定电压和放电时间的已知或测量值确定rc值。替代地，控制器可通过在预编程查表中查初始电压、稳定电压和放电时间的已知或测量值的组合来确定rc值，所述预编程查表将初始电压、稳定电压和放电时间的值的各种组合映射到对应rc值。
[0068]
在操作560处，控制器可利用所估计的rc时间常数进行一或多个存储器存取操作，例如读取和/或编程操作。
[0069]
在一些实施方案中，控制器可进行字线rc测量以校准将在用户模式存储器存取操
作中利用的微调值。在说明性实例中，控制器可基于所估计的rc时间常数校准读取操作参数，如由图6示意性地说明。
[0070]
图6示意性地说明根据本公开的实施例的用于进行读取操作的电压电平和相应字线充电时间。为了进行读取操作，可初始地将选定字线610充电到通过(vpass)电压电平610，且接着充电到字线读取-校验电压(vwlrv)电压电平630。因此，如果选定字线的rc时间常数低于预定阈值电平，那么控制器可减少预充电时间640、字线读取-验证过驱动(vwlrv_ud)电压电平650和过驱动时间660，因此减少读取操作时间。在一些实施方案中，控制器可在将rc时间常数值映射到对应预充电时间、vwlrv_ud电压电平和过驱动时间的查表中查字线的所估计的rc时间常数。
[0071]
在另一说明性实例中，控制器可基于所估计的rc时间常数校准编程操作参数，如由图7示意性地说明。
[0072]
图7示意性地说明根据本公开的实施例的用于进行编程操作的电压电平和相应字线充电时间。为了进行编程操作，可初始地将选定字线710充电到通过(vpass)电压电平720，且接着斜升到编程(vpgm)电压电平730，所述编程电压电平730施加持续编程脉冲时间740。因此，如果选定字线的rc时间常数低于预定阈值电平，那么控制器可减少编程脉冲时间740。在一些实施方案中，控制器可在将rc时间常数值映射到对应编程脉冲时间的查表中查字线的所估计的rc时间常数。
[0073]
在一些实施例中，rc时间常数测量可实施为用户模式命令。因此，主机可在发布存储器存取命令之前发布rc时间常数测量命令，因此减少进行读取/编程命令的时间。替代地，控制器可在存储器装置空闲时在后台模式下进行rc时间常数测量，因此减少进行后续读取/编程命令的时间。
[0074]
图8说明计算机系统800的实例机器，在所述实例机器内可执行用于使得机器进行本文中所论述的方法中的任何一或多个的指令集。在一些实施例中，计算机系统800可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于进行控制器的操作(例如，执行操作系统以进行对应于图1的编程管理器134的操作)。在替代性实施例中，机器可连接(例如，联网)到lan、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
[0075]
机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(循序或以其它方式)执行指定待由机器采取的动作的指令集的任何机器。另外，虽然说明了单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行指令集(或多个指令集)以进行本文中所论述的方法中的任何一或多个。
[0076]
实例计算机系统800包含处理装置802、主存储器804(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器806(例如，快闪存储器、静态随机存取存储器(sram)等)和数据存储系统818，其经由总线830彼此通信。
[0077]
处理装置802表示一或多个通用处理装置，例如微处理器、中央处理单元或其类似
物。更特定来说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置802还可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或其类似物。处理装置802配置成执行用于进行本文中所论述的操作和步骤的指令826。计算机系统800可进一步包含网络接口装置808以经由网络820通信。
[0078]
数据存储系统818可包含机器可读存储媒体824(也称为计算机可读媒体，例如非暂时性计算机可读媒体)，其上存储有体现本文中所描述的方法或功能中的任何一或多个的一或多个指令集826或软件。指令826还可在其由计算机系统800执行期间完全或至少部分地驻存在主存储器804内和/或处理装置802内，主存储器804和处理装置802也构成机器可读存储媒体。机器可读存储媒体824、数据存储系统818和/或主存储器804可对应于图1的存储器子系统110。
[0079]
在一个实施例中，指令826包含实施对应于图1的编程管理器114的功能性的指令。虽然在实例实施例中将机器可读存储媒体824展示为单个媒体，但术语“机器可读存储媒体”应认为包含存储一或多个指令集的单个媒体或多个媒体。还应认为术语“机器可读存储媒体”包含能够存储或编码供机器执行的指令集且使得机器进行本公开的方法中的任何一或多个的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
[0080]
已关于计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。在这里，且一般来说，将算法构想为产生所需结果的操作的自洽序列。操作为要求对物理量进行物理操纵的操作。通常(但未必)，这些量呈能够存储、组合、比较和以其它方式操纵的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、术语、编号或其类似物是方便的。
[0081]
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便标签。本公开可指操纵计算机系统的寄存器和存储器内的表示为物理(电子)量的数据且将所述数据变换成计算机系统存储器或寄存器或其它这种信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
[0082]
本公开还涉及用于进行本文中的操作的设备。这一设备可出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd-rom和磁性光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
[0083]
本文中呈现的算法和显示本质上并不与任何特定计算机或另一设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明建构用以进行所述方法更加专用的设备是方便的。将如下文描述中所阐述而表现用于多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。
[0084]
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算
机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
[0085]
在前述说明书中，本公开的实施例已参考其具体实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中所阐述的本公开的实施例的更广精神和范围的情况下对其进行各种修改。因此，应在说明性意义上而非限制性意义上看待本说明书和附图。

技术特征：

1.一种系统，其包括：存储器装置，其包括电耦合到多个字线的多个存储器单元；电阻-电容rc测量电路，其用以测量所述多个字线中的指定字线处的电压；以及处理装置，其耦合到所述存储器装置，所述处理装置用以：将初始电压施加到所述多个字线中的选定字线；将所述选定字线放电持续放电时间段；使所述选定字线浮动直到所述选定字线处的电压稳定为止；由所述rc测量电路确定所述选定字线处的稳定电压；以及基于所述稳定电压估计所述字线的rc时间常数。2.根据权利要求1所述的系统，其中所述处理装置进一步用以：相对于所述存储器装置进行存储器存取操作，其中基于所述rc时间常数确定所述存储器存取操作的参数。3.根据权利要求1所述的系统，其中所述处理装置进一步用以：基于所述rc时间常数确定字线读取-验证过驱动电压电平；以及使用所述字线读取-验证过驱动电压电平相对于所述存储器装置进行读取操作。4.根据权利要求1所述的系统，其中所述处理装置进一步用以：基于所述rc时间常数确定编程脉冲时间；以及基于所述编程脉冲时间相对于所述存储器装置进行编程操作。5.根据权利要求1所述的系统，其中所述rc测量电路包括耦合到比较器的参考电压驱动器，所述比较器产生反映由所述参考电压驱动器产生的参考电压与所述指定字线处的所述电压之间的差的信号。6.根据权利要求1所述的系统，其中所述存储器装置包括多个平面，所述多个平面中的每一平面具有相应rc测量电路。7.根据权利要求1所述的系统，其中将所述选定字线放电进一步包括：使得所述选定字线耦合到所述系统的电接地。8.根据权利要求1所述的系统，其中使所述选定字线浮动进一步包括：使得所述选定字线从所述系统的电接地且从电压驱动器解耦。9.根据权利要求1所述的系统，其中估计所述rc时间常数进一步包括：使用查表识别对应于所述初始电压、所述稳定电压以及所述放电时间段的组合的所述rc时间常数。10.一种方法，其包括：由管理存储器装置的控制器的处理装置将初始电压施加到所述存储器装置的选定字线；将所述选定字线放电持续放电时间段；使所述选定字线浮动直到所述选定字线处的电压稳定为止；确定所述选定字线处的稳定电压；以及基于所述稳定电压估计所述字线的电阻-电容rc时间常数。11.根据权利要求10所述的方法，其进一步包括：相对于所述存储器装置进行存储器存取操作，其中基于所述rc时间常数确定所述存储
器存取操作的参数。12.根据权利要求10所述的方法，其进一步包括：基于所述rc时间常数确定字线读取-验证过驱动电压电平；以及使用所述字线读取-验证过驱动电压电平相对于所述存储器装置进行读取操作。13.根据权利要求10所述的方法，其进一步包括：基于所述rc时间常数确定编程脉冲时间；以及基于所述编程脉冲时间相对于所述存储器装置进行编程操作。14.根据权利要求10所述的方法，其中确定所述选定字线处的稳定电压由包括耦合到比较器的参考电压驱动器的rc测量电路进行，所述比较器产生反映由所述参考电压驱动器产生的参考电压与在所述选定字线处所测量的电压之间的差的信号。15.根据权利要求10所述的方法，其中将所述选定字线放电进一步包括：使得所述选定字线耦合到所述系统的电接地。16.根据权利要求10所述的方法，其中使所述选定字线浮动进一步包括：使得所述选定字线从所述系统的电接地且从电压驱动器解耦。17.根据权利要求10所述的方法，其中估计所述rc时间常数进一步包括：使用查表识别对应于所述初始电压、所述稳定电压以及所述放电时间段的组合的所述rc时间常数。18.一种包括可执行指令的计算机可读非暂时性存储媒体，所述可执行指令在由管理存储器装置的控制器的处理装置执行时使得所述处理装置：将初始电压施加到所述存储器装置的选定字线；将所述选定字线放电持续放电时间段；使所述选定字线浮动直到所述选定字线处的电压稳定为止；确定所述选定字线处的稳定电压；以及基于所述稳定电压估计所述字线的电阻-电容rc时间常数。19.根据权利要求18所述的计算机可读非暂时性存储媒体，其进一步包括使得所述处理装置进行以下操作的可执行指令：相对于所述存储器装置进行存储器存取操作，其中基于所述rc时间常数确定所述存储器存取操作的参数。20.根据权利要求18所述的计算机可读非暂时性存储媒体，其中确定所述选定字线处的稳定电压由包括耦合到比较器的参考电压驱动器的rc测量电路进行，所述比较器产生反映由所述参考电压驱动器产生的参考电压与在所述选定字线处所测量的电压之间的差的信号。

技术总结

描述用于估计电路的(例如，存储器装置的字线的)电阻-电容时间常数的系统和方法。实例系统包括：存储器装置，其包括电耦合到多个字线的多个存储器单元；电阻-电容RC测量电路，其用以测量所述多个字线中的指定字线处的电压；和处理装置，其耦合到所述存储器装置。所述处理装置配置成：将初始电压施加到所述多个字线中的选定字线；将所述选定字线放电持续放电时间段；使所述选定字线浮动直到所述选定字线处的电压稳定为止；由所述RC测量电路确定所述选定字线处的稳定电压；和基于所述稳定电压估计所述字线的RC时间常数。所述字线的RC时间常数。所述字线的RC时间常数。