首页 > 专利查询

铁电存储器电路及其读取方法与流程

铁电存储器电路及其读取方法
1.相关申请的交叉引用
2.本技术要求于2020年1月10日提交的第10 2020 100474.5号德国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
3.各方面涉及一种存储器单元电路及其方法，例如，一种用于操作(例如，读出)存储器单元的方法。

背景技术：

4.总的来说，在半导体工业中开发了各种计算机存储器技术。计算机存储器的基本构造块可以称为存储器单元。存储器单元可以为配置成(例如，逐位)存储至少一个信息的电子电路。例如，存储器单元可以具有例如表示逻辑“1”和逻辑“0”的至少两种存储器状态。通常，信息可以保持(存储)在存储器单元中，直到存储器单元的存储器状态改变，例如以受控的方式改变。存储在存储器单元中的信息可以通过确定存储器单元处于哪种存储器状态来获得。目前，各种类型的存储器单元可以用于存储数据。典型地，可以在存储器单元阵列中实现大量的存储器单元，其中存储器单元或预定义组的存储器单元中的每一者可以是单独可寻址的。在这种情况下，可以通过相应地寻址存储器单元来读出信息。此外，在半导体行业中已经开发了各种驱动器电路来控制存储器器件的一个或多个存储器单元的操作。存储器单元可以以这样的方式实现，即每个单个存储器单元或至少各种组的存储器单元是明确地可寻址的，例如用于写入(例如编程和/或擦除)和/或读取相应的存储器单元或各组的存储器单元。因此，可以使用各种驱动器方案来实现多个存储器单元的期望的寻址方案。
附图说明
5.在附图中，不同视图中相同的附图标记通常指相同的零件。附图不一定按比例绘制，相反，重点通常放在说明本发明的原理上。在以下描述中，参考以下附图描述了本发明的各个方面，其中：
6.图1至图5分别示意性地示出了根据各个方面的存储器单元电路的示例性配置；
7.图6示意性地示出了根据各个方面的感测电路的示例性配置；
8.图7和图8分别示意性地示出了根据各个方面的用于操作存储器单元电路的示例性方法；
9.图9示意性地示出了根据各个方面的存储器单元电路的示例性配置；
10.图10示意性地示出了根据各个方面的放大器的示例性配置；
11.图11示意性地示出了根据各个方面的用于操作存储器单元电路的示例性方法；
12.图12示意性地示出了根据各个方面的感测电路的示例性配置；
13.图13示意性地示出了根据各个方面的用于操作存储器单元电路的示例性方法；
14.图14和图15分别示意性地示出了根据各个方面的感测电路的示例性配置；
15.图16示意性地示出了根据各个方面的用于操作存储器单元电路的示例性方法；和
16.图17示意性地示出了根据各个方面的用于读出存储器单元的示例性方法。
具体实施方式
17.以下详细描述参考了以图解方式示出了可以实践本发明的具体细节和方面的附图。足够详细地描述了这些方面，以使本领域技术人员能够实践本发明。在不脱离本发明的范围的情况下，可以利用其他方面，并且可以进行结构、逻辑和电气上的改变。各个方面不一定是相互排斥的，因为一些方面可以与一个或多个其他方面组合而形成新的方面。结合方法描述了各个方面，并且结合设备(例如，布置)描述了各个方面。然而，可以理解，结合方法描述的方面可以类似地应用于设备，反之亦然。
18.术语“至少一个”和“一个或多个”可以理解为包括大于或等于一的任何整数，即一、二、三、四、[
……
]等。术语“多个”可以理解为包括大于或等于二的任何整数，即二、三、四、五、[
……
]等。
[0019]
关于一组元件的短语
“……
中的至少一者”在本文中可以用来表示由这些元件组成的组中的至少一个元件。例如，关于一组元件的短语
“……
中的至少一者”在本文中可以用来表示以下选择：所列元件中的一者、多个所列元件中的一者、多个单独的所列元件、或复数个多个所列元件。
[0020]
如本文所用，术语“信号”可以指依赖于时间的物理量，例如电量(比如电流或电压)。例如，术语“信号”可以指(例如，依赖于时间的)电流和/或(例如，依赖于时间的)电压。作为电信号的电压可以是时间相关的(也称为电压信号)。作为电信号的电流可以是时间相关的(也称为电流信号)。取决于实际配置，可以通过感测电流和/或电压或其结果(残余效应)，比如电场或磁场，来处理(例如，转换)信号。
[0021]
术语“耦合”可以用于表示(物理地和/或通信地，例如电气地)连接，其可以包括直接耦合或间接耦合。术语“耦合”或“连接”在本文中可以相对于节点、端子、电路部件等使用，以表示(例如，通信地，例如，电气地)连接，其可以包括直接连接或间接连接，其中间接连接可以仅包括信号(例如，电流)路径中不影响所描述的电路或设备的实质功能的附加结构。例如，术语“耦合”或“连接”可以相对于节点、端子、电路部件等是指表示导电连接。
[0022]
在本文中用于描述一个或多个端子、节点、区域、触点等之间的电连接的术语“导电连接”可以理解为在电流路径中没有p-n结的情况下由金属或退化半导体提供的具有例如欧姆行为的导电连接。术语“导电连接”也可以称为“电流地连接”。
[0023]
在下文中，提及了对处理一个或多个信号并相互交换一个或多个信号的各种电路部件。为了交换一个或多个信号，电路部件可以例如经由导电连接和/或经由电路部件的一个或多个端子彼此通信地耦合。例如，一个或多个信号可以经由导电连接在电路部件内传送和/或从电路部件传送到电路部件，例如从端子传送到端子。例如，电路部件可以各自包括彼此耦合的相应端子。一个或多个信号可以经由电路部件的输出侧处的端子(也称为输出端子)输出，并且经由另一个电路部件的输入侧处的端子(也称为输入端子)接收。
[0024]
其中在以下附图中，可以通过连接两个或多个电路部件的线来表示耦合(如有)，例如导电连接。例如，端子(如果存在的话)可以由线的起点和终点来表示，例如由节点(点)来强调，或者以其他方式来指示。可以理解，如果合适的话，可以使用其他类型的耦合。例
如，如果合适的话，部件也可以彼此电容性和/或电感性耦合，以交换一个或多个信号。在下文中，提及了通过端子和导电连接来交换一个或多个信号。可以理解，所做的提及可以类似地应用于交换一个或多个信号的其他类型的耦合。
[0025]
术语“电压”在本文中可以用于“读出电压”、“基极电压”、“参照电压”、“输入电压”、“输出电压”、“电源电压”、“字线电压”、“位线电压”等。例如，术语“基极电压”在本文中可以用来表示电路的参照电压和/或参考电位。就电路而言，基极电压也可称为接地电压、接地电位、虚拟接地电压或零伏(0v)。电路的基极电压可以由用于操作电子电路的电源来定义。作为另一个示例，术语“源极/漏极电压”在本文中可以用来表示提供给晶体管或存储器单元的源极/漏极节点或源极/漏极端子(作为示例)的电压。作为另一个示例，术语“控制线电压”在本文中可以用来表示提供给例如存储器单元布置的控制线的电压(例如，“字线电压”可以提供给“字线”、“位线电压”等)。
[0026]
说明性地，根据包括节点的电路的预期操作，提供给节点的电压可采用任何合适的值。提供给节点的电压可以由施加到该节点的相对于电路的基极电压(称为vb)或另一个参考的相应电位来定义。此外，与电路的两个不同节点相关联的电压降可以由在这两个节点处施加的相应电压/电位来定义。
[0027]
在一些方面，例如，两个电压可以通过比如“更大”、“更小”或“相等”等相对术语相互比较。应当理解，在一些方面，比较可以包括电压值的符号(正或负)，或者在其他方面，考虑绝对电压值(也称为幅度)用于比较。
[0028]
如本文所用，就信号(例如，电压或电流)而言，术语“脉冲”是指信号振幅从信号的基线值(例如，为零)到更高或更低值的(例如，快速和/或瞬时)变化，随后(例如，快速)返回到基线值。脉冲的时间依赖性可以取决于脉冲的目的和背景。例如，模拟信号可以包括振幅随时间的连续变化。例如，数字信号可以包括在一个时间间隔内多个离散值之间的幅度的快速变化，其中每个值保持的时间长于该时间间隔。
[0029]
根据各个方面，术语“存储器单元”可以指，例如，一晶体管一电容器(1t1c)存储器单元或一电容器(1c)存储器单元。
[0030]
根据各个方面，铁电材料可以用作存储器单元的一部分，例如，铁电电容器(fecap)的一部分。铁电材料可以是或者可以包括铁电hfo2。铁电hfo2可以包括任何形式的可以表现出铁电特性的氧化铪。这可以包括例如纯hfo2、hfo2和zro2的固溶体(例如但不将其限于1∶1的混合物)或掺杂或取代有一种或多种下列元素(非穷尽列表)的hfo2：硅、铝、钆、钇、镧、锶、锆、任何稀土元素或任何其他适于在氧化铪中提供或保持铁电性的掺杂剂(也称为掺杂试剂)。
[0031]
各种方面可以涉及作为存储器层或作为存储器单元功能部分(例如，作为铁电电容器(fecap)的一部分)的剩余可极化层。通常，在材料层在施加的电场e减小到零时可以保持极化的情况下，材料层中可能存在剩余极化(也称为保磁性或剩磁)；因此，可以检测出材料层的电极化p的特定值。说明性地，当电场减小到零时，材料中剩余的极化可以被称为剩余极化或残余极化。因此，材料的剩磁可以是在去除施加的电场的情况下材料中剩余极化的量度。通常，铁电性和反铁电性可以是描述材料的剩余极化的概念，类似于用于描述磁性材料中的剩余磁化的铁磁性和反铁磁性。
[0032]
通常，可以基于一个或多个写入操作(例如，编程和/或擦除操作)和/或一个或多
个读出操作来操作存储器单元布置(例如，包括存储器单元集合的阵列)。例如，在写入操作期间，可以在电线(也称为控制线或驱动线)处施加预定义电压，其中电线可以连接到存储器单元的相应节点，以允许期望的操作。电线可以被称为例如字线、源线和/或位线。
[0033]
通常，存储器单元布置可以包括(例如，易失性或非易失性)存储器单元集合，存储器单元集合可以根据存储器单元布置的布局和/或相应的寻址方案单独或成组存取。例如，存储器单元可以以包括列(例如n列)和行(例如m行)的矩阵架构(a(n,m))布置，其中n和m是大于1的整数。在矩阵架构中，每个存储器单元可以连接到控制线(例如，连接到字线和位线)，控制线可以用于向存储器单元供应电压以执行写入操作和读出操作。取决于相邻存储器单元彼此连接的方式，即取决于相邻存储器单元的端子被共享的方式，矩阵架构可以例如被称为“nor”或“nand”架构，但不限于这两种类型(另一种类型例如是“and”架构)。
[0034]
各个方面与包括多个存储器单元(也称为存储器单元集合)的存储器单元布置有关。作为示例，控制电路(例如，包括寻址电路)可以配置成执行和/或指示与存储器单元布置的一个或多个存储器单元的读出相关联的一个或多个读出操作。在一些方面，可以使用控制电路来控制存储器单元布置中打算被读出的单个存储器单元的读出，其中存储器单元布置中的其余存储器单元不被读出并且不打算被读出。例如，控制电路可以提供一个或多个控制信号，如下所述。
[0035]
各个方面与配置成有效执行读出操作的存储器单元电路相关。
[0036]
根据各个方面，电流积分器电路可以用于读出一个或多个铁电电容器阵列的一个或多个铁电电容器(fecap)。
[0037]
根据各个方面，减少或消除了位线(bl)上的寄生电容。这使得能够增加由bl连接的电路元件(例如，存储器单元)的数量，例如，而不会遭受增加的寄生电容(例如，每个存储器单元)。例如，可以减少或消除例如由于读出fecaps与未读出fec aps的电容比而导致的bl长度的限制。
[0038]
根据各个方面，可以应用补偿机制来消除fecap的介质电流，并仅感测切换电荷。
[0039]
根据各个方面，感测电路可设置在fecap阵列下方(关于集成电路的层堆叠)，使得消耗的面积最小化。
[0040]
根据各个方面，可以通过测量读出电流(例如，包括位移电流，例如，包括介质电流和/或切换充电电流)来读出fecap存储器阵列，当高于矫顽电压的电压(例如，切换电压)施加在fecap上时，读出电流是对铁电层中偶极子切换的响应。读出电流指示在读出时铁电材料处于两种存储器状态中的哪一种状态(例如，被编程或被擦除)。
[0041]
例如，存储器单元(如fecap)可以产生位移电流，位移电流由存储器单元作为读出电流输出。位移电流与电位移场d的变化成正比。电位移场可以写成d＝ε0·
e+p，其中ε0为自由空间的介电常数，e为电场强度，p为存储器单元的极化。因此，极化p的变化对位移电流有贡献。
[0042]
图1示意性地示出了根据各个方面的存储器单元电路100的示例性配置。存储器单元电路100包括存储器单元102和感测电路104。
[0043]
存储器单元102(mc)的存储器状态(ms)102s可以在第一存储器状态(ms1)与第二存储器状态(ms2)之间切换，即，从ms1到ms2或从ms2到ms1。换句话说，存储器单元102可以处于至少两个存储器状态中的相应存储器状态。例如，可以被编程存储器单元102(也称为
编程的存储器单元102)，使得存储器状态102s为第一ms。例如，可以擦除存储器单元102(也称为擦除的存储器单元102)，使得存储器状态102s为第二ms。
[0044]
在铁电存储器单元102的情况下，第一存储器状态和第二存储器状态102s可以在存储器单元102(例如其fecap)的铁电材料的极性方面彼此不同。例如，第一存储器状态中的极性可以为第二存储器状态102s中的相反极性。例如，在fecap的情况下，切换存储器单元102的存储器状态(也称为切换存储器单元102)可以包括将fecap的铁电材料的偶极子翻转到相反的极性。
[0045]
根据各个方面，存储器状态102s可以是非暂时性的(例如，剩余的)。例如，从第一存储器状态切换到第二存储器状态并返回可能具有滞后。
[0046]
自始至终，提及了将从第一存储器状态切换到第二存储器状态作为切换存储器单元102的示例，这出于说明的目的，但并非旨在进行限制。所做的提及可以类似地应用于从第二存储器状态切换到第一ms。
[0047]
存储器单元102还可以配置成输出电流101(也称为读出电流101)，例如，通过输出电流脉冲101或另一时间相关电流(也称为电流信号)来输出电流101。存储器单元102还可以配置成响应于存储器单元102接收到读出电压103而输出读出电流101。
[0048]
例如，存储器单元102可以配置成响应施加于存储器单元102的电压的变化和/或响应改变存储器单元102的存储器状态102s(也称为切换存储器状态102s)而输出电流101。例如，施加读出电压103可以包括向存储器单元102施加电压脉冲，其中电压脉冲的幅度可以是读出电压103或更大。
[0049]
读出电流101(例如，电流脉冲)可以为存储器状态102s和/或读出电压103的函数。例如，读出电压103可以配置成使得响应于接收到读出电压103，处于ms1的存储器状态102s被切换到ms2。附加地或可替代地，读出电压103可以配置成使得响应于接收到读出电压103，处于ms2的存储器状态102s被维持为ms2。在示例中，存储器单元102可以配置成使得切换存储器状态102s导致存储器单元102释放产生读出电流101的特定量的电荷。
[0050]
感应电路104可以配置成基于读出电流101输出输出电压105。输出电压105可以表示存储器状态102s是ms1还是ms2(在接收到读出电压103时)。换句话说，在存储器单元102接收读出电压103之前和之后，存储器状态102s不必必须相同。因此，如本文所指，表示存储器状态102s的输出电压105是指存储器单元102接收读出电压103时的存储器状态102s。例如，输出电压105在当存储器状态102s为ms1时的情况下可以大于在当存储器状态102s为ms2时的情况下，反之亦然。
[0051]
存储器单元102可以例如包括接收读出电压103的第一端子102a(也称为输入端子102a)。存储器单元102可以例如包括输出读出电流101(例如电流脉冲101)的第二端子102b(也称为输出端子102a)。
[0052]
图2示意性示出了根据各个方面200的存储器单元电路100的示例性配置，其中存储器单元电路100还包括供电电路202。供电电路202可以配置成向存储器单元102施加读出电压103。例如，供电电路202可以配置成响应于接收到读出指令而产生读出电压103和/或将读出电压103馈送到存储器单元102。例如，供电电路202可以配置成仅在读出时间间隔期间输出读出电压103。
[0053]
可以理解，可以将感应电路104和供电电路202实现为单独的电路，或将其由实施
感应电路104和供电电路202两者功能的公共电路实施。
[0054]
图3示意性示出了根据各个方面300的存储器单元电路100的示例性配置，其中存储器单元电路100还包括定时电路302(也称为控制器)，定时电路302配置成提供表示读出时间间隔(例如其各个阶段)的一个或多个控制信号。可以将该或每个控制信号传送到存储器单元电路100的各个部件，例如，以在读出时间间隔期间协调读出操作。例如，在读出时间间隔期间，控制信号可以是高的(或低的)。示例性地，定时电路302可以包括时钟发生器等以产生控制信号。
[0055]
可以理解的是，可以将定时电路302实施为单独的电路，或可以将其实施为感应电路104和/或供电电路202的一部分。
[0056]
图4示意性示出了根据各个方面400的存储器单元电路100的示例性配置，其中存储器单元电路100还包括寻址电路402，例如，如果存储器单元电路100包括多个存储器单元102。每个存储器单元102可以由寻址电路402寻址。
[0057]
寻址电路402可以为供电电路202的一部分，或耦合在供电电路202与每个存储器单元102之间。例如，寻址电路402可以包括用于传送读出电压103的多条控制线。
[0058]
寻址电路402可以配置成将读出电压103引导至被寻址的存储器单元102(即，待读出的存储器单元102)。例如，多个存储器单元102(如果存在)可以串行地寻址，例如一个接一个地寻址。在这种情况下，多个存储器单元102可以串行地接收读出电压103。可以理解，在本文中对单个存储器单元102的提及可以类似地串行地应用多个存储器单元102(如果存在)中的每一者。例如，可以将每个存储器单元102分配给读出时间间隔，其中在分配给存储器单元102的读出时间间隔期间，向存储器单元102施加读出电压103。在这种情况下，读出操作可以启动多个读出时间间隔的序列，将多个读出时间间隔中的每一者分配给多个存储器单元102中的一者。
[0059]
在下文中，更详细地解释了存储器单元电路100的部件的各种实施方式。自始至终，提及了将铁电电容器(也称为fecap或c
fe
)作为存储器单元102(在这种情况下也称为fecap存储器单元102)的示例性部件，这出于说明的目的，但并非旨在进行限制。对铁电电容器的提及可以类似地应用于其他类型的mc 102，其他类型的mc 102例如包括剩余可极化部分，例如，剩余可极化层。
[0060]
可以理解，可以将寻址电路402实施为单独的电路，或可以将其实施为供电电路202和/或供电电路202的一部分。例如，寻址电路402可以包括串联地耦合在存储器单元102与感测电路104之间的电流路径中的一个或多个选择晶体管(例如，实现开关)。这使得能够选择施加读出电压103的存储器单元102。另外或可替代地，寻址电路402可以包括串联地耦合在存储器单元102与供电电路202之间的电流路径中的选择晶体管(例如，实现开关)。这使得能够选择从中处理读出电流101的存储器单元102。
[0061]
图5示意性示出了根据各个方面500的存储器单元电路100的示例性配置，其包括多个存储器单元102(也称为存储器单元102集合)。多个存储器单元102可以包括一个或多个(例如，数量为m＝n或数量为m＝n+1)存储器单元102，其中每个存储器单元102包括fecap(c
fe,0
、
……
、c
fe,n
)。任选地，多个存储器单元102中的一个存储器单元102可以配置成为虚拟存储器单元112(虚拟存储器单元112)，虚拟存储器单元112包括fecap(c
fe,c
)，后面会详细介绍。
[0062]
每个存储器单元102的输入端子102a可以耦合到多条第一控制线(wlc、wl0、
……
、wln)中的相应控制线。多个第一控制线(也称为字线)可以将多个mc 102中的每一者与供电电路202和/或寻址电路402耦合。每个存储器单元102的输出端子102b可以通过第二控制线(也称为位线)耦合到感测电路104。例如，多个铁电电容器(fecaps)可以耦合到单个位线(bl)。
[0063]
位线(bl)可以耦合到感应电路104的输入端子104a。感测电路104还可以包括输出端子104b，以输出输出电压105。
[0064]
任选地，存储器单元电路100可以包括存储器单元102的多个集合，其中每个集合通过多条位线中的相应位线(bl)耦合到感应电路104。在这种情况下，一个或多个解码器可以配置成将多个位线复用到感测电路104的输入端子104a。
[0065]
存储器单元电路100还可以包括模数转换器(adc)502。adc 502可以配置成将输出电压105转换成存储器状态102s的数字表示(out)。数字表示可以包括数字信号。
[0066]
数字信号，例如数字表示，可以包括时间离散和/或数值离散信号。例如，数字信号可以在两个或多个数值离散振幅值之间变化。因此，模拟信号，例如输出电压105，可以包括时间连续和/或数值连续的信号。
[0067]
adc 502可以配置成将馈送到adc 502的模拟信号(例如，输出电压105(v
int
))数字化。例如，adc 502可以包括两个模拟输入端子(+和-)和一个二进制数字输出端子502b。
[0068]
如图所示，提及了将比较器(comp)作为adc 502的示例性实施方式，这出于说明的目的，但并非旨在进行限制。所做的对比较器的提及可以类似地应用于其他类型的adc 502，例如，包括数字信号处理器等。例如，比较器502可以包括运算放大器(op-amp)、缓冲器和/或逆变器。
[0069]
比较器可以配置成输出指示输出电压105是否大于至少一个参照电压(v
ref2
)或输出电压105是否小于至少一个参照电压(v
ref2
)的数字信号(out)。例如，比较器可以配置成从感测电路104接收输出电压105，并将输出电压105与至少一个参照电压(v
ref2
)进行比较。此外，比较器502可以配置成基于比较的结果提供数字表示。
[0070]
任选地，比较器可以为锁存比较器。锁存比较器可以包括附加输入端(latch)。锁存比较器可以包括时钟控制的(或动态)比较器结构。比较器的相应锁存端子(latch)可以使得能够仅以特定间隔选通比较器，这实现了更高的精度和更低的功耗。例如，在进行比较之前，可以将锁存比较器设置在参考状态(也称为比较器重置)。参考状态可以独立于重置前锁存比较器的状态。
[0071]
在下文中，更详细地解释了感应电路104的示例性实施方式，这出于说明的目的，但并非旨在对其进行限制。
[0072]
图6示意性地示出了根据各个方面600的感测电路104的示例性配置，其包括放大器(amp)，例如op-amp，和包括电容cint(也称为感测电容)的至少一个电路元件602。可以理解，各种类型的电路元件可以用于提供电容c
int
，例如，比如一个或多个电容器。在下文中，提及了将参考电容器602作为至少一个电路元件602的示例，这出于说明的目的，但并非旨在进行限制。所做的对电容器602的提及可以类似地应用于提供感测电容c
int
的各种类型或数量的电路元件602。
[0073]
amp可以包括两个输入端子(+和-)和一个输出端子612。amp的输出端612可以耦合
到或提供感测电路104的输出端子104。amp的第一输入端子(-)可以耦合到或提供感测电路104的输入端子104。amp的第二输入端子(+)可以耦合到至少一个参照电压(v
ref1
)。amp可以配置成放大在amp的第一输入端子(-)处接收的信号，并且经由amp的输出端子612输出放大的信号。
[0074]
此外，感应电路104可以包括至少一个受控开关(rst)。通常，受控开关(也称为rst或rst开关)可以由一个或多个晶体管等实现。rst可以由控制信号φ
rst
(也称为rst控制信号)控制。rst可以并联耦合到电容器602。rst可以配置成可在两个开关状态之间切换，其中第一开关状态将电容器602带入第一状态(也称为重置电容器602)。电容器602的第一状态(也称为参考状态)可以独立于电容器602在重置之前的状态。例如，第一开关状态可以旁路电容器602和/或将输入端子104a与输出端子104b电耦合。
[0075]
通常，重置电容器602可以包括对电容器602充电或放电。例如，作为重置电容器602的结果，电容器602的电荷可以为参考电荷(例如，基本上为零)。可以理解，当合适时，参考电荷也可以不为零。
[0076]
在rst的两个开关状态的第二个开关状态下，重置(例如，旁路)可能会被释放。例如，第二开关状态可以允许对电容器602进行充电，例如通过在输入端子104a接收的读出电流101进行充电。例如，通过将rst带入第二开关状态，输入端子104a和输出端子104b可以彼此电流地隔离(例如，当两个端子处于相同电压时)。
[0077]
在下文中，提及了将rst在第一开关状态下关闭和在第二开关状态下打开作为示例，这出于说明的目的，但并非旨在进行限制。所做的对rst的提及可以类似地应用于提供所述操作功能的rst的另一种配置。
[0078]
可以根据读出时间间隔和/或通过定时电路302控制rst。例如，rst可以在读出时间间隔期间处于第二切换状态和/或在两个读出时间间隔之间处于第一切换状态。
[0079]
电容器602可以并联耦合到amp。例如，电容器602可以耦合在amp的第一输入端子(-)与amp的输出端612之间，从而提供amp的反馈路径。附加地或可替代地，rst可以并联耦合到amp。例如，rst可以耦合在amp的第一输入端子(-)与amp的输出端612之间，从而提供amp的反馈路径。
[0080]
此外，rst、电容器602和amp中的每一者可以耦合在感应电路104的输入端子104a与感应电路104的输出端子104b之间。
[0081]
任选地，输出端子104a可以耦合到输出偏移电压(v
off
)。例如，v
off
可能不同于基极电压。
[0082]
下文解释了根据各个方面600的感应电路104的操作。
[0083]
当在输入端子104a处接收到读出电流101时，rst断开。因此，电容器602由读出电流101充电。作为充电的结果，电容器的电荷(也称为读出电荷)可以不同于参考电荷。例如，读出电荷可以多于参考电荷。读出电荷的值可以为读出电流101携带的电荷量的函数，即读出电流101的电流-电压特性的函数。
[0084]
作为充电的结果，电容器602上产生电压差，电压差由amp检测为信号。amp可以放大由感测电路104接收的信号，并经由amp的输出端612输出放大的信号v
int
。例如，放大的信号v
int
可以作为输出电压105输出。
[0085]
在说明性示例中，由电容器602收集存储器单元102响应接收读出电压103而释放
的电荷。amp提供电荷放大器，从而实现电流积分器。电流积分器可以配置成基于读出电流101的积分将读出电流101转换成输出电压105(也称为电流-电压转换)。换句话说，由电流积分器输出的输出电压105代表读出电流101的时间积分。电流积分器在定义的时间内将电荷累积为读出电流101的量(也称为电流积分)，以提供表示累积电荷的输出电压105。
[0086]
在下文中，提及了将amp作为电流积分器的示例性电压-电压转换部件，这出于说明的目的，但并非旨在进行限制。所做的对amp的提及可以类似地应用于配置成将电容器602的电荷转换成读出电压103的电压-电压转换部件(也称为电压-电压转换器)的另一实现方式。
[0087]
图7在图表中示意性地示出了根据各个方面的用于操作存储器单元电路100的方法700，其中示出了在读出时间间隔711期间随着时间703的信号量701。根据上下文，信号量701可以指的是依赖于时间的电流或依赖于时间的电压。
[0088]
rst(例如，其切换状态)可以由施加到rst的控制信号751控制。针对分配给读出时间间隔711的相应存储器单元102(也称为被寻址的存储器单元102)描述方法700。换句话说，在读出时间间隔711期间，可以读出分配给读出时间间隔711的存储器单元102。类似地，可以在多个串行读出时间间隔711中的相应时间间隔期间串行读出多个mc 102。
[0089]
在读出时间间隔111的第一阶段711a中，rst闭合。例如，rst控制信号751在第一阶段711中可以是“高的”以闭合rst。响应于闭合的rst，电容器602被重置。作为对闭合的rst的进一步响应，例如，由于感测电路104的负反馈配置(例如，通过电容器602提供虚拟短路)，可以将位线(bl)设置到v
ref1
。
[0090]
在第一阶段711a中，第i条字线(wli)的电压753被设置为低于第i个存储器单元102的切换电压732的值。例如，多条字线(wlc、wl0、
……
、wln)可以被设置为低于存储器单元102的切换电压732的值。结果，在第一阶段711a中，每个存储器单元102的fecap没有被切换。说明性地，每个存储器单元102不接收高于其切换电压732的电压。
[0091]
在读出时间间隔111的第二阶段711b中，rst断开。例如，rst控制信号751可以在第二阶段711中为“低的”以断开rst。响应于打开的rst，电容器602的重置被释放。作为对关闭的rst的进一步响应，apm被设置成提供电流积分器的配置。在第二阶段711b中保持v
ref1
与bl之间的虚拟短路(说明性地，由于电容器602的负反馈)。
[0092]
在断开rst之后，向分配给读出时间间隔711的存储器单元102提供读出电压103。例如，可以将耦合到被寻址的第i个存储器单元102的相应第i条字线(wli)的电压753(也称为字线电压)设置为读出电压103，例如关于位线的电压(也称为位线电压)。例如，字线电压增加，直到达到(例如，越过)被寻址的存储器单元102(例如，其fecap)的切换电压。字线电压与位线电压之间的电压差可以为读出电压103。
[0093]
因此，存储器单元102(例如，其fecap)产生读出电流101。读出电流101可以为在存储器单元102接收读出电压103(也称为读出存储器状态102s)时存储器单元102的存储器状态102s的函数。换句话说，读出电流101的电流-时间特性可以为读出存储器状态102s的函数。通常，读出电流101可以包括彼此重叠的一个或多个电流分量。例如，读出电流101的第一电流分量(也称为切换充电电流)可以为响应于存储器状态102s的改变而产生的电流。例如，当响应于接收读出电压103而切换读出存储器状态102s时，可以产生切换充电电流(也
称为破坏性读取)。在fecap的情况下，读出电流101的第二分量可以包括fecap的介质电流。
[0094]
介质电流可以例如基本上独立于读出存储器状态102s。因此，当破坏性地读取fecap的存储器状态102s时，读出电流101可以包括切换充电电流(也称为切换电流)和介质电流。介质可以由存储器单元102的介质贡献产生。
[0095]
电容器602对读出电流101进行积分(也称为电流积分)。作为响应，v
int
降低。
[0096]
如果寻址存储器单元102(例如，其fecap)为编程的存储器单元102(即，存储器状态102s为第一存储器状态)，则字线电压(vwl)与位线电压(vbl)之差大于存储器单元102的切换电压(v
switch
)。换句话说，vwl－vbl》v
switch
。作为响应，只有介质电流可以作为读出电流101(由虚线
‘1’
表示)输出并由电流积分器积分。例如，可以在读出时间间隔711之前编程存储器单元102。
[0097]
如果被寻址的存储器单元102(例如，其fecap)为擦除的存储器单元102(即，存储器状态102s为第二存储器状态)，则位线电压与字线电压之间的差大于存储器单元102的切换电压(v
switch
)。换句话说，vbl－vwl》v
switch
。作为响应，介质电流和切换充电电流可以作为读出电流101(由虚线
‘0’
表示)输出，并由电流积分器积分。例如，可以在读出时间间隔711之前擦除存储器单元102。
[0098]
根据各个方面，可以响应于切换存储器单元102(例如，其fecap)的存储器状态102s而产生切换充电电流。说明性地，切换fecap的存储器状态102s可以包括改变(例如，反转)fecap的电极化。响应于此，fecap可以释放电荷(也称为切换电荷)，电荷可以作为切换电荷电流输出。介质电流可以为独立于切换存储器状态102s对fecap的响应。
[0099]
作为对电流积分的响应，可以锁存比较器，以输出二进制输出信号(out)。例如，二进制输出信号可以只有两种状态(在本示例中也称为0或1)中的一种状态。
[0100]
图8在图表中示意性地示出了根据各个方面800的用于操作存储器单元电路100的方法700，该方法使用虚拟存储器单元112。使用多个存储器单元102中的一者作为虚拟存储器单元112使得能够至少部分地补偿读出电压103，例如补偿介质电流。例如，虚拟存储器单元112可以包括fecap存储器单元或者由fecap存储器单元形成，例如，类似于被寻址的fecap存储器单元102。
[0101]
由于介质电流(如果存在)也被积分，所以输出电压105为被寻址的fecap存储器单元102的内部电容(例如，fecap的电容)的绝对值的函数。因此，amp输出电压的动态范围可能会减小。
[0102]
补偿介质电流可以增加amp的动态范围。例如，如果也积分介质电流，则留下来积分切换充电电流的能力(例如，电压净空)可能降低。例如，当介质电流的贡献很大时，例如在最坏的情况下，amp的输出可能已经被限幅。补偿介质电流降低了这样的风险，并增加了积分切换充电电流的能力。
[0103]
在第二阶段中，可以将供应给被寻址的存储器单元102的字线电压753设置为读出电压103。此外(例如，基本上同时)，可以将供应给虚拟存储器单元112的字线电压853设置为与读出电压103(例如，反相的读出电压103)相反的极性(也称为虚拟电压)。换句话说，虚拟电压和读出电压103的极性可以相反(以位线电压为基准)。例如，虚拟电压和读出电压可以是推挽配置(即，提供两个推挽电压)。例如，fecap存储器单元102和虚拟存储器单元112可以通过两个推挽读出电压103读出。
[0104]
供电电路202可以配置成向被寻址的fecap存储器单元102供应读出电压103，同时向虚拟存储器单元112供应虚拟电压。例如，供电电路202可以包括提供读出电压103和虚拟电压的推挽发生器。例如，推挽发生器可以包括将读出电压103转换成虚拟电压的逆变器。
[0105]
因此，虚拟存储器单元112和被寻址的fecap存储器单元102分别输出极性(例如，流向)相反的介质电流。例如，虚拟存储器单元112输出负介质电流，而fecap存储器单元102输出正介质电流，反之亦然。
[0106]
两个介质电流，其中一个由虚拟存储器单元112输出，另一个由fecap存储器单元102输出，均输出到位线(bl)。结果，介质电流部分地或完全地相互补偿，也就是说，它们部分地或完全地相互抵消。这实现了读出电流101的介电电流至少部分地被虚拟存储器单元112移除。
[0107]
这实现了通过向耦合到虚拟存储器单元112(也称为消除字线)的字线(wlc)施加相反的电压扫描，可以避免对fecap存储器单元102的介质电流的积分。
[0108]
如上所述，虚拟电压和读出电压103可同时施加，导致虚拟存储器单元112和存储器单元102的输出电流重叠。可以理解，虚拟电压和读出电压103也可以在彼此之后施加，例如，如果电流积分器以时钟控制的方式操作。例如，apm可以仅放大通过虚拟存储器单元112和存储器单元102的输出电流(一个接一个)对电容器602连续充电的结果。说明性地，电流积分器可以暂停放大，直到电容器602同时被虚拟存储器单元112的输出电流和存储器单元102的输出电流充电。这有利于定时。
[0109]
可以在读出时间间隔711之前对虚拟存储器单元112(例如，其fecap)进行编程。结果，在读出时间间隔711期间保持虚拟存储器单元112的存储器状态102s，例如，独立于虚拟电压的极性。结果，虚拟存储器单元112不输出切换充电电流。
[0110]
在说明性示例中，响应于消除字线(wlc)处的电压变化，向位线供应负电流，其中负电流具有与响应于耦合到被寻址的第i个存储器单元102的相应第i条字线(wli)处的电压变化而向位线供应的介质电流相同的绝对值。因此，只有被寻址的存储器单元102输出的切换充电电流(如果存在)被积分。
[0111]
在下文中，更详细地解释了存储器单元电路100的部件的进一步示例性实施方式。
[0112]
图9示意性地示出了根据各个方面900的存储器单元电路100的示例性配置。供电电路202配置成在供电电路202的节点901(也称为供电节点)处提供读出电压103(vread)。存储器单元电路100可以包括多个存储器单元102，其中一个存储器单元102被寻址(也称为存储器单元902)，并且一个或多个存储器单元102未被寻址(也称为存储器单元904)。
[0113]
寻址电路402可以配置成将被寻址的存储器单元902(例如，电流地)耦合到电源节点901，并将未寻址存储器单元904与电源节点901(例如，电流)隔离。例如，第i个存储器单元102可以被寻址，并且因此通过第i条字线(wli)，也称为被寻址的字线(wli)，耦合到电源节点901。例如，其他字线(wlc、wl0、
……
、wl
i-1
、wl
i+1
、wln)可以(例如，电流地)耦合到基准，基本参照电压示例性地由地(gnd)表示。
[0114]
在所示示例中，寻址电路402包括提供寻址功能的多个开关906。多个开关906可以由控制信号和控制。可以理解，多个开关906和它们通过控制信号和的操作可以是寻址功能的各种实施方式的示例性代表，并且是出于说明的目的，而并非旨在进行限制。例如，寻址的功能也可以由多路复用器或逻辑门或其等同物来提供。附加地或可替代
地，寻址的功能也可以由提供类似于控制信号和的脉冲读出电压的时钟控制的读出电压信号或其等同物提供。
[0115]
图10示意性地示出了根据各个方面1000的amp的示例性配置，其中amp包括op-amp或由op-amp构成。利用op-amp作为增益提供元件的电荷放大器配置可以将读出电流101转换成电压。op-amp可以包括两个输入端子(+和-)和一个输出端子612。此外，op-amp可以连接到电源电压(vdd)和基本参照电压，基本参照电压示例性地由地(gnd)表示。下面描述包括实现电流积分器的根据方面1000的amp的存储器单元电路100的操作。
[0116]
图11在图表中示意性地示出了根据各个方面1100的用于操作存储器单元电路100的方法700，其中在读出时间间隔711期间，随时间703示出了信号量701。根据各个方面1100的感测电路104可以包括根据方面1000的amp，amp实现电流积分器，如前所述。
[0117]
amp可以由两个偏置电压(v
ref1
、v
bias
)偏置。v
bias
配置成偏置电流镜晶体管m5。v
ref1
配置成保持输出晶体管m4处于饱和状态。
[0118]
在t0至t1之间的第一阶段711a中，由控制信号的电压控制的一个或多个开关906闭合，并且由控制信号的电压控制的一个或多个开关906断开。作为对其的响应，电容器602被重置(例如放电)，并且amp的输出端612的电压(v
out
)为v
ref1
。
[0119]
在t1至t2之间的第二阶段711b中，由控制信号控制的一个或多个开关906闭合，并且由控制信号控制的一个或多个开关906打开。作为响应，由被寻址的存储器单元902(例如，其fecap)输出的读出电流101由电容器602积分，这在感测电路104的输出端子104b处产生电压δv。
[0120]
在这种配置中，v
ref1
可以处于电源电压的中间，以便实现高开环增益。然而，这可能导致对读出电压103(v
read
)的更高电压要求，即，切换被寻址的存储器单元902(例如，将fecap的铁电材料中的偶极子翻转到相反的存储器状态102s)所需的电压。
[0121]
在这种配置中，可以放大输入差分对(m1和m2)，以实现高开环增益。然而，这可能导致高寄生输入电容，从而降低流入电容器602的总电荷。说明性地，电流在电容器602与一个或多个未被寻址的存储器单元904的fecap之间分流。
[0122]
在这种配置中，v
bias
和读出电压103(v
read
)用于将ota偏置到适当的操作区域。两种电压可能都需要面积低效的偏置电路来提供相应电压。
[0123]
在电源电压低于1伏(例如，对于亚微米技术中的开关电容积分器)的情况下，开环增益可能不足，输入/输出共模电压和偏置电流精度可能降低。例如，当op-amp为运算跨导amp(ota)时，可能会出现这种情况。
[0124]
此外，如果电流积分器用于读出一个或多个fecaps(铁电体)存储器阵列，则总电路(例如，硅)面积可能非常重要。因此，可能希望存储器单元电路100尽可能小。
[0125]
为避免上述开环增益不足以及输入/输出共模电压和偏置电流精度的降低，可以使用逆变器作为amp的补充或替代，如下所述。
[0126]
图12示意性地示出了根据各个方面1200的感应电路104的示例性配置，其包括逆变器1202和包含感应电容c
int
的电容器602。例如，替代apm，逆变器1202可以用于实现电流积分器。与amp相比，这种途径降低了电压要求，减小了寄生输入电容，并减小了电路面积。
[0127]
逆变器1202可以包括两个晶体管m1和m2，其栅极相互耦合，并与逆变器1202的输
入端子622耦合。逆变器1202的输入端子622可以耦合到或提供感测电路104的输入端子104a。此外，两个晶体管m1、m2可以串联连接在电源电压(vdd)与由地(gnd)示例性表示的基本参照电压之间。
[0128]
例如，逆变器1202可以包括由cmos(互补金属氧化物半导体)技术提供的逆变器1202(也称为cmos逆变器)。cmos技术是一种类型的mosfet(金属氧化物半导体场效应晶体管)技术，也称为互补mosfet。cmos技术使用互补和对称的p型和n型mosfet对(这里是m1和m2)进行逻辑运算。cmos逆变器可以是一种非逻辑门。
[0129]
逆变器1202可提供100％负反馈回路，详情如下。
[0130]
图13在图表中示意性地示出了根据各个方面1300的用于操作存储器单元电路100的方法700，其中逆变器1202的输出端子612的电压(v
out
)示出在逆变器1202的输入端子622的电压(v
in
)上。当逆变器1202的输入侧和输出侧例如通过rst和/或电容器602彼此连接时，感测电路104自动将其自身偏置到其阈值电压(vth_inv)。
[0131]
图14示意性地示出了根据各个方面1400的感应电路104的示例性配置，其包括逆变器1202和包含感应电容cint的电容器602。如图所示，rst可以由控制信号控制。
[0132]
图15示意性地示出了根据各个方面1500的感应电路104的示例性配置，其包括逆变器1202。逆变器1202可以包括共源共栅晶体管m3、m4。使用共源共栅晶体管m3、m4可以使得能够提供高开环增益。共源共栅晶体管m3、m4中的每一者可以由相应控制信号控制，这里称为vbcasp和vbcasn(例如，正和负vbcas)。
[0133]
图16在图表中示意性地示出了根据各个方面1600的用于操作存储器单元电路100的方法700，其中在读出时间间隔711期间，随时间703示出了信号量701。根据各个方面1600的感测电路104可以包括逆变器1202，逆变器1202实现电流积分器，如前所述。
[0134]
图表1601显示了t0至t1之间的第一相711a中的等效电路。在第一阶段711a中，控制信号将cmos逆变器m1和m2偏置到其vth_inv区域中。一个或多个fecap用于存储电压存储的电压可以在第二阶段711b期间预偏置逆变器1602的输入622。
[0135]
图表1603示出了第二阶段711b中的等效电路。在第二阶段711b中，被寻址的存储器单元902的fecap输出读出电流101，电流101由电容器602积分。
[0136]
与实现电流积分器的amp相比，实现电流积分器的逆变器1202能够减少偏置电压的数量。例如，不需要偏置电压。这可以减少电路元件的数量，从而减小电路的尺寸。
[0137]vref1
可以自动地生成，并且对于对称逆变器1202，可以约为vdd/2。这消除了v
read
的开销。当使用最小尺寸的器件时，输入电容保持很小。
[0138]
任选地，当在逆变器1202中使用共源共栅晶体管时，可实现高开环增益。
[0139]
图17在流程图中示意性地示出了根据各个方面1700的用于读出存储器单元102的方法700。该方法包括，在1701中，向存储器单元供应读出电压，使得存储器单元响应于读出电压输出电流，其中存储器单元的存储器状态可在第一存储器状态与第二存储器状态之间切换。例如，可以配置读出电压，使得处于第一存储器状态的存储器状态切换到第二存储器状态。另外或可替代地，可以配置读出电压，使得处于第二存储器状态的存储器状态保持第二存储器状态(不被切换)。
[0140]
该方法包括，在1703中，基于由存储器单元输出的电流而提供(例如，输出)输出电压，其中输出电压表示存储器状态是第一存储器状态还是第二存储器状态(在接收读出电
压时)。可以基于电流，例如基于电流的积分，来转换输出电压。
[0141]
在下文中，提供了各种示例，其可以包括上文参考存储器单元电路100、存储器单元102及其方法所述的一个或多个方面。可预期，关于存储器单元电路100和/或存储器单元102描述的方面可以应用于其方法，反之亦然。
[0142]
示例1为一种存储器单元电路，包括：存储器单元，其配置成处于至少两种存储器状态的相应存储器状态，存储器单元包括第一端子和第二端子(例如，用于寻址存储器单元)；耦合到存储器单元的第一端子的任选的供电电路，其中供电电路配置成向存储器单元的第一端子提供读出电压(例如，在读出时间间隔期间)；感测电路，其耦合到存储器单元的第二端子，以响应于提供到存储器单元的第一端子的读出电压从存储器单元接收电流信号(例如，在所述读出时间间隔期间)，其中感测电路配置成基于所接收的电流信号来输出输出电压，输出电压表示相应的存储器状态。
[0143]
示例2为示例1的存储器单元电路，其中感测电路配置成对电流信号进行积分，并基于积分的电流信号提供输出电压(即，感测电路为或包括电流积分器电路)。
[0144]
示例3为示例2的存储器单元电路，其中感测电路配置成通过对至少一个电容器充电或放电来积分电流信号，其中充电或放电的电容器的电压表示相应的存储器状态。
[0145]
示例4为示例3的存储器单元电路，其中感测电路配置成放大充电或放电的电容器的电压，并且其中放大的电压作为输出电压输出。
[0146]
示例5为示例4的存储器单元电路，其中感测电路包括运算放大器，优选地为运算跨导放大器(ota)，以放大充电或放电的电容器的电压。
[0147]
示例6为示例4的存储器单元电路，其中感测电路包括逆变器，优选地为cmos逆变器，以放大充电或放电的电容器的电压。
[0148]
示例7为示例1至6中任一项的存储器单元电路，其中感测电路包括至少一个开关，至少一个开关并联耦合到至少一个电容器，以例如在读出时间间隔的第二阶段之后或之前的读出时间间隔的第一阶段(也称为重置阶段)期间重置至少一个电容器。
[0149]
示例8为示例1至7中任一项的存储器单元电路，其中在相应存储器状态为第一存储器状态的情况下，读出电压高于将存储器单元从至少两种存储器状态中的第一存储器状态切换到至少两种存储器状态中的第二存储器状态的切换电压(例如，在读出时间间隔期间)。
[0150]
示例9为示例1至8中任一项的存储器单元电路，其中在存储器单元处于第一存储器状态的情况下，读出电压配置成将存储器单元从至少两种存储器状态中的第一存储器状态切换到至少两种存储器状态中的第二存储器状态(例如，在读出时间间隔期间)。
[0151]
示例10为示例1至9中任一项的存储器单元电路，其中读出电压配置成使得在相应存储器状态为第二存储器状态的情况下，存储器单元不从至少两种存储器状态中的第二存储器状态切换到至少两种存储器状态中的第一存储器状态(例如，在读出时间间隔期间)。
[0152]
示例11为示例1至10中任一项的存储器单元电路，其中存储器单元包括剩余可极化部分，其中剩余可极化部分的第一剩余极化定义存储器单元的第一存储器状态，并且其中剩余可极化部分的第二剩余极化定义存储器单元的第二存储器状态。
[0153]
示例12为示例1至11中任一项的存储器单元电路，其中存储器单元包括铁电电容器，或者其中存储器单元为铁电电容器。
[0154]
示例13为示例1至12中任一项的存储器单元电路，其中在存储器单元在读出时间间隔期间被切换的情况下，电流信号包括第一特性(例如，电流-时间特性)，并且其中在存储器单元在读出时间间隔期间未被切换的情况下，电流信号包括第二特性(例如，电流-时间特性)。
[0155]
示例14为示例1至13的存储器单元电路，其中在电流信号包括第一特性的情况下，输出电压(例如，其振幅)在第一电压范围内，并且其中在电流信号包括第二特性的情况下，输出电压(例如，其振幅)在不同于第一电压范围的第二电压范围内。
[0156]
示例15为示例1至14中任一项的存储器单元电路，还包括：比较器，其配置成接收输出电压，并将输出电压与至少一个参照电压进行比较，以基于接收的输出电压提供存储器单元的确定存储器状态的数字表示。
[0157]
示例16为示例1至15中任一项的存储器单元电路，还包括：虚拟存储器单元，其配置成处于存储器状态，虚拟存储器单元包括第一端子和第二端子(例如，用于寻址虚拟存储器单元)；其中供电电路耦合到虚拟存储器单元的第一端子，并且配置成在读出时间间隔期间向虚拟存储器单元的第一端子提供支持读出电压；其中感测电路耦合到虚拟存储器单元的第二端子，以响应于提供给虚拟存储器单元的第一端子的支持读出电压(例如，在读出时间间隔期间)从虚拟存储器单元接收支持电流信号，其中感测电路配置成基于所接收的电流信号和所接收的支持电流信号输出输出电压。
[0158]
示例17为示例16的存储器单元电路，其中支持读出电压和读出电压以相反的极性和/或同时提供。
[0159]
示例18为示例16至17的存储器单元电路，其中支持电流信号和电流信号具有相反的极性(例如，相反的电流方向)。
[0160]
示例19为示例1至18中任一项的存储器单元电路，其中在存储器单元在读出时间间隔期间未被切换的情况下，电流信号和支持电流信号基本上完全相互补偿，并且其中在存储器单元在读出时间间隔期间被切换的情况下，电流信号和支持电流信号部分地相互补偿，剩余的电流信号表示由于存储器单元的切换(例如，在读出时间间隔期间)而产生的介质电流。
[0161]
示例20为示例1至19中任一示例的存储器单元电路，还包括：串联耦合在从存储器单元的第二端子到感测电路的输入节点的电流路径中的选择晶体管。
[0162]
示例21为示例1至20中任一项的存储器单元电路，还包括：控制器，其耦合到供电电路和感测电路，控制电路配置成控制读出电压和支持读出电压的供应(例如，在读出时间间隔期间)，并控制感测电路感测电流信号和供电电流信号(例如，在读出时间间隔期间)。在感测电路配置为电流积分器电路的情况下，控制器任选地还配置成控制感测电路的至少一个电容器的重置。
[0163]
示例22为一种存储器单元电路(例如，根据示例1至21中的任一项的存储器单元电路)，包括：存储器单元，其配置成可从至少两种存储器状态中的第一存储器状态切换到至少两种存储器状态中的第二存储器状态；耦合到存储器单元以从存储器单元接收电流信号的切换感测电路，切换感测电路配置成基于电流信号确定表示与存储器单元的切换相关联的切换电荷的参数。
[0164]
示例23为示例22的存储器单元电路，其中切换感测电路包括电子电流积分器，电
子电流积分器配置成产生与电流信号的积分值成比例的电压输出，电压输出为表示切换电荷的参数。
[0165]
示例24为示例22或23的存储器单元电路，其中存储器单元为基于电容器的存储器单元，并且其中切换电荷与由于基于电容器的存储器单元的切换而产生的介质电流相关联。
[0166]
示例25为一种存储器单元电路，包括：存储器单元集合，连接存储器单元集合的存储器单元的第一控制线(例如，位线)；第二控制线(例如，字线)集合，每个第二控制线连接到存储器单元集合的相应存储器单元；供电电路，其配置成通过向存储器单元提供读出电压来切换存储器单元集合中的存储器单元；耦合到第一控制线的切换感测电路，切换感测电路配置成基于从存储器单元经由第一控制线提供给切换感测电路的电流信号来确定表示存储器单元集合中的存储器单元的切换的参数。
[0167]
示例26为一种存储器单元电路(例如，根据示例1至25中的任一项的存储器单元电路)，包括：存储器单元，其中存储器单元的存储器状态可在第一存储器状态与第二存储器状态之间切换(即，从第一存储器状态到第二存储器状态，或从第二存储器状态到第一存储器状态)，存储器单元还配置成响应于接收读出电压而输出电流(例如，电流为存储器状态的函数)；感测电路，其配置成基于由存储器单元输出的电流来输出输出电压，其中输出电压表示存储器状态是第一存储器状态还是第二存储器状态(在接收到读出电压时)，例如，存储器状态是否被切换。
[0168]
示例27为示例26的存储器单元电路，还包括：供电电路，其配置成向存储器单元施加读出电压，例如，响应于接收读出指令和/或在读出时间间隔期间。
[0169]
示例28为示例26或27的存储器单元电路，还包括：定时电路，其配置成提供表示读出时间间隔的控制信号。
[0170]
示例29为示例26至28之一的存储器单元电路，其中存储器单元配置成响应于接收读出电压而输出电流脉冲作为电流(例如，电流脉冲为存储器状态的函数)。
[0171]
示例30为示例26至29之一的存储器单元电路，还包括：寻址电路，其配置成寻址存储器单元并将读出电压引导至寻址的存储器单元，例如，响应于接收读出指令和/或在读出时间间隔期间。
[0172]
示例31为示例26至30之一的存储器单元电路，其中感测电路配置成对电流进行积分，并基于电流的积分结果(例如，基于积分的电流)提供输出电压。
[0173]
示例32为示例31的存储器单元电路，其中感测电路包括电流积分器电路或由电流积分器电路形成。
[0174]
示例33为示例26至32之一的存储器单元电路，其中感测电路包括至少一个电路元件，该至少一个电路元件包括电容，感测电路配置成通过电流对电容充电或放电，其中输出电压基于对电容充电或放电的结果，其中优选地，对电容充电或放电的结果包括电压。
[0175]
示例34为示例33的存储器单元电路，其中感测电路包括转换器，优选电压-电压转换器，其配置成将对电容充电或放电的结果转换为输出电压，其中优选地，转换器的输入侧耦合到至少一个电路元件，和/或其中优选地，转换器的输出侧耦合到至少一个电路元件(例如，所耦合的至少一个电路元件提供转换器的反馈路径)。
[0176]
示例35为示例34的存储器单元电路，其中转换器包括运算放大器，优选地为运算
跨导放大器(ota)，其中优选地，运算放大器的输入侧耦合到至少一个电路元件，和/或其中优选地，放大器的输出侧耦合到至少一个电路元件(例如，所耦合的至少一个电路元件提供放大器的反馈路径)。
[0177]
示例36为示例35的存储器单元电路，其中运算放大器配置成提供输出电压。
[0178]
示例37为示例34至36之一的存储器单元电路，其中转换器包括逆变器，优选地为cmos逆变器，其中逆变器的输入侧耦合到至少一个电路元件。
[0179]
示例38为示例37的存储器单元电路，其中逆变器的输出侧耦合到至少一个电路元件(例如，所耦合的至少一个电路元件提供逆变器的反馈路径)。
[0180]
示例39为示例37或38的存储器单元电路，其中逆变器配置成放大电容的电压和/或提供输出电压。
[0181]
示例40为示例33至39之一的存储器单元电路，其中感测电路包括至少一个开关，至少一个开关并联地耦合到至少一个电路元件，以例如在读出时间间隔之后和/或输出电压输出之后的重置时间间隔期间重置电容。
[0182]
示例41为示例26至40之一的存储器单元电路，其中存储器单元配置成响应于接收切换电压而在第一存储器状态与第二存储器状态之间切换存储器状态，其中读出电压高于切换电压。
[0183]
示例42为示例41的存储器单元电路，其中存储器单元配置成响应于接收到切换电压而将存储器状态从第一存储器状态切换到第二存储器状态。
[0184]
示例43为示例26至42之一的存储器单元电路，其中存储器单元配置成当存储器单元接收切换电压时，第一存储器状态切换到第二存储器状态，并且当存储器单元接收切换电压时，第二存储器状态保持不变，其中优选地，读出电压大于切换电压。
[0185]
示例43为示例26至42之一的存储器单元电路，其中读出电压配置成将存储器状态从第一存储器状态切换到第二存储器状态。
[0186]
示例44为示例26至43之一的存储器单元电路，其中读出电压配置成使得当接收到读出电压时，存储器状态保持第二存储器状态。
[0187]
示例45为示例26至44之一的存储器单元电路，还包括：模数转换器，其配置成将输出电压转换为存储器状态的数字表示。
[0188]
示例46为示例45的存储器单元电路，其中模数转换器包括比较器，比较器配置成将输出电压与至少一个参照电压进行比较，并基于比较的结果提供数字表示。
[0189]
示例47为示例26至46之一的存储器单元电路，其中存储器单元包括剩余可极化部分，其中切换剩余可极化部分的极化会切换存储器状态。
[0190]
示例48为示例26至47之一的存储器单元电路，其中存储器单元包括剩余可极化部分，其中当剩余可极化部分处于第一剩余极化状态时，存储器状态为第一存储器状态，其中当剩余可极化部分处于第二剩余极化状态时，存储器状态为第二存储器状态。
[0191]
示例49为示例26至48之一的存储器单元电路，其中存储器单元包括铁电电容器，或者其中存储器单元为铁电电容器。在一些方面，存储器单元包括自发可极化的材料(例如，实现为设置在两个电极之间的功能层)。自发可极化材料可以为铁电或反铁电材料。自发可极化材料可以为剩余或非剩余可极化材料。
[0192]
示例50为示例26至49之一的存储器单元电路，其中在切换存储器状态时，电流包
括第一特性(例如，电流-时间特性)；并且其中在保持存储器状态时，电流包括第二特性(例如，电流-时间特性)。
[0193]
示例51为示例50的存储器单元电路，其中第一特性和第二特性彼此不同。
[0194]
示例52为示例26至51之一的存储器单元电路，还包括：虚拟存储器单元，其配置成响应于接收另外的读出电压(也称为支持读出电压或虚拟电压)和/或读出电压而输出另外的电流(例如，另一电流为虚拟存储器单元的存储器状态的函数)；其中感测电路还配置成进一步基于另一电流来输出输出电压，例如，通过叠加(例如，干扰)电流和另一电流。
[0195]
示例53为示例52的存储器单元电路，其中另一读出电压和读出电压具有相反的极性和/或彼此同时提供；和/或其中另一电流和电流彼此相反(例如，相反的电流方向)。
[0196]
示例54为示例52或53的存储器单元电路，其中另一电流补偿电流的至少第一电流分量，其中优选地，在保持存储器状态时，第一电流分量等于在切换存储器状态时的第一电流分量。
[0197]
示例55为示例54的存储器单元电路，其中补偿后剩余的电流的第二电流分量代表由存储器状态切换产生的切换充电电流。
[0198]
示例56为示例26至55之一的存储器单元电路，还包括：控制器，其配置成控制读出电压和/或另一读出电压和/或控制感测电路，其中控制器任选地还配置成控制重置。
[0199]
示例57为一种存储器单元电路，包括：存储器单元集合，连接存储器单元集合的存储器单元的第一控制线(例如，位线)；第二控制线(例如，字线)集合，每个第二控制连接到存储器单元集合的相应存储器单元；其中每个存储器单元的存储器状态可在第一存储器状态与第二存储器状态之间切换，存储器单元还配置成响应于经由第二控制线中的一者接收到读出电压而经由第一控制线输出电流；感测电路，其配置成基于由存储器单元输出的电流来输出输出电压，其中输出电压表示存储器状态是第一存储器状态还是第二存储器状态，例如，存储器状态是否被切换。
[0200]
示例58为存储器单元电路，包括：存储器单元，其中存储器单元的存储器状态可在第一存储器状态与第二存储器状态之间切换，存储器单元还配置成响应于接收读出电压而输出电流；感测电路，其配置成基于电流来确定表示与存储器状态的切换相关联的切换电荷的参数。
[0201]
示例59为示例58的存储器单元电路，其中感测电路包括电子电流积分器，电子电流积分器配置成输出与电流积分成比例的输出电压，输出电压为表示切换电荷的参数。
[0202]
示例60为示例58或59的存储器单元电路，其中存储器单元为基于电容器的存储器单元，并且其中切换电荷与由于基于电容器的存储器单元的切换而产生的切换充电电流相关联。
[0203]
实施例61为一种用于读出存储器单元(例如，根据实施例1至60中任一项配置的存储器单元)的方法，包括：向存储器单元供应读出电压，使得存储器单元响应于读出电压而输出电流，其中存储器单元的存储器状态可在第一存储器状态与第二存储器状态之间切换；基于由存储器单元输出的电流而提供输出电压，其中输出电压表示存储器状态是第一存储器状态还是第二存储器状态，例如，存储器状态是否被切换。
[0204]
示例62为示例1至61之一的存储器单元电路，其中感测电路配置成将存储器单元输出的电流(例如，安培数和/或总转移电荷)转换为输出电压。
[0205]
示例63为示例1至62之一的存储器单元电路，其中感测电路包括电流-电压转换器或由电流-电压转换器形成。
[0206]
示例64为示例1至63之一的存储器单元电路，其中感测电路配置成感测存储器单元输出的电流。
[0207]
示例65为示例1至63之一的存储器单元电路，其中存储器单元配置成将存储器单元输出的电流供应到感测电路。
[0208]
示例66为一种感测电路(例如，为示例1至65之一的存储器单元电路的感测电路)，包括：逆变器，其包括两个或更多个(例如，四个或更多个)共源共栅晶体管(例如，cmos共源共栅晶体管)，优选地，逆变器的输出侧耦合在两个或更多个晶体管之间，例如，逆变器的输入侧提供感测电路的输入端子(例如，耦合到存储器单元)，和/或逆变器的输出侧提供感测电路的输出端子。
[0209]
示例67为示例66的感测电路(例如，为示例1至65之一的存储器单元电路的感测电路)，其中两个或更多个(例如，四个或更多个)共源共栅晶体管彼此串联耦合。
[0210]
示例68为示例66或67的感测电路(例如，为示例1至65之一的存储器单元电路的感测电路)，其中两个或更多个(例如，四个或更多个)共源共栅晶体管包括两个第一晶体管(例如，m3和m4)。
[0211]
示例69为示例68的感测电路(例如，示例1至65之一的存储器单元电路的感测电路)，还包括：耦合在两个第一晶体管之间的节点和/或受控开关；其中节点电容性地(例如，通过电容器)耦合到感测电路的输入端子和/或感测电路的输出端子；和/或其中受控开关并联地耦合到电容器和/或耦合到以下中的至少一者：感测电路的输入端子和/或感测电路的输出端子。
[0212]
示例70为示例68或69的感测电路(例如，示例1至65之一的存储器单元电路的感测电路)，还包括：耦合到两个第一晶体管中的一者的第一控制端子；和/或耦合到两个第一晶体管中的另一者的第二控制端子；例如，第一控制端子和第二控制端子彼此分离。
[0213]
示例71是示例66至70之一的感测电路(例如，示例1至65之一的存储器单元电路的感测电路)，还包括：输入端子和输出端子，两个或更多个(例如，四个或更多个)共源共栅晶体管耦合在输入端子与输出端子之间。
[0214]
示例72是示例66至71之一的感测电路(例如，示例1至65之一的存储器单元电路的感测电路)，还包括：两个第二晶体管，其通过共源共栅晶体管彼此耦合。
[0215]
示例73为示例72的感测电路(例如，为示例1至65之一的存储器单元电路的感测电路)，其中两个第二晶体管(例如，其栅极)中的每一者均耦合到感测电路的输入端子和/或电容性耦合到感测电路的输出端子。
[0216]
示例74为示例72或73的感测电路(例如，为示例1至65之一的存储器单元电路的感测电路)，其中两个第二晶体管(例如，其栅极)中的每一者均耦合到感测电路的受控开关。
[0217]
示例75为示例72至74的感测电路(例如，为示例1至65之一的存储器单元电路的感测电路)，其中两个第二晶体管(例如，其源极或漏极)中的每一者均耦合到两个或更多个共源共栅晶体管中的一者。
[0218]
示例76为示例72至75的感测电路(例如，为示例1至65之一的存储器单元电路的感测电路)，其中两个或更多个共源共栅晶体管耦合在两个第二晶体管之间。
[0219]
虽然已参照具体方面具体地展示并描述了本发明，但本领域技术人员应理解，在不脱离所附权利要求书所定义的本发明精神和范围的情况下，可以对本发明进行各种形式和细节上的变化。因此，本发明的范围由所附权利要求书来表示，因此，在权利要求书的等同物的含义和范围内的所有变化都被包含在内。

技术特征：

1.一种存储器单元电路(100)，包括：存储器单元(102)，其中所述存储器单元(102)的存储器状态(102s)能在第一存储器状态与第二存储器状态之间切换，所述存储器单元(102)还配置成响应于接收读出电压(103)而输出电流(101)；感测电路(104)，配置成基于由所述存储器单元(102)输出的所述电流(101)来输出输出电压(105)，其中所述输出电压(105)表示所述存储器状态(102s)是所述第一存储器状态还是所述第二存储器状态。2.根据权利要求1所述的存储器单元电路(100)，还包括：供电电路(202)，其配置成向所述存储器单元(102)施加所述读出电压(103)。3.根据权利要求1或2所述的存储器单元电路(100)，其中所述感测电路(104)配置成对所述电流(101)进行积分，并基于对所述电流(101)积分的结果来提供所述输出电压(105)。4.根据权利要求1至3之一所述的存储器单元电路(100)，其中所述感测电路(104)包括至少一个电路元件(602)，所述至少一个电路元件(602)包括电容，其中所述感测电路(104)配置成通过所述电流(101)对所述电容充电或放电，其中所述输出电压(105)基于对所述电容充电或放电的结果，其中优选地，对所述电容充电或放电的所述结果包括电压。5.根据权利要求4所述的存储器单元电路(100)，其中所述感测电路(104)包括转换器，优选地为电压-电压转换器，其配置成将对所述电容充电或放电的所述结果转换为所述输出电压(105)。6.根据权利要求5所述的存储器单元电路(100)，其中所述转换器包括运算放大器，优选地为运算跨导放大器，其中所述运算放大器的输入侧耦合到所述至少一个电路元件。7.根据权利要求5至6之一所述的存储器单元电路(100)，其中所述转换器包括逆变器(1202)，优选地为cmos逆变器，其中所述逆变器(1202)的输入侧耦合到所述至少一个电路元件。8.根据权利要求7所述的存储器单元电路(100)，其中所述逆变器包括两个共源共栅晶体管(m3、m4)，所述逆变器(1202)的输出侧耦合在所述两个共源共栅晶体管(m3、m4)之间。9.根据权利要求8所述的存储器单元电路(100)，其中所述逆变器包括两个另外的晶体管(m2、m1)，所述两个共源共栅晶体管(m3、m4)耦合在所述两个另外的晶体管之间，其中优选地，每个另外的晶体管的栅极耦合到所述逆变器(1202)的所述输入侧。10.根据权利要求8或9所述的存储器单元电路(100)，其中所述感测电路(104)还包括：耦合到所述两个共源共栅晶体管(m3、m4)中的一者的第一控制端，以及耦合到所述两个共源共栅晶体管(m3、m4)中的另一者的第二控制端，优选地，所述第一控制端和所述第二控制端彼此分离。11.根据权利要求4至10之一所述的存储器单元电路(100)，其中所述感测电路(104)包括至少一个开关(rst)，所述至少一个开关(rst)并联耦合到所述至少一个电路元件(602)以重置所述电容。12.根据权利要求1至11之一所述的存储器单元电路(100)，其中所述读出电压(103)配置成将所述存储器状态(102s)从所述第一存储器状态切换到所述第二存储器状态。13.根据权利要求1至12之一所述的存储器单元电路(100)，其中所述读出电压(103)配置成使得当接收到所述读出电压(103)时，存储器状态(102s)保持所述第二存储器状态。
14.根据权利要求1至13之一的存储器单元电路(100)，还包括：模数转换器，配置成将所述输出电压(105)转换为表示所述存储器状态(102s)的数字。15.根据权利要求1至14之一的存储器单元电路(100)，其中所述存储器单元(102)包括铁电电容器，或者其中所述存储器单元(102)为铁电电容器。16.根据权利要求1至15之一所述的存储器单元电路(100)，其中，在切换所述存储器状态(102s)时，所述电流(101)包括第一特性；并且其中在保持所述存储器状态(102s)时，所述电流(101)包括第二特性。17.根据权利要求1至16之一所述的存储器单元电路(100)，还包括：虚拟存储器单元，配置成响应于接收另外的读出电压(103)和/或所述读出电压(103)而输出另外的电流(101)；其中所述感测电路(104)还配置成基于所述另外的电流(101)来输出所述输出电压(105)。18.一种存储器单元电路(100)，包括：存储器单元(102)集合，连接所述存储器单元(102)集合的所述存储器单元(102)的第一控制线；第二控制线集合，每个第二控制连接到所述存储器单元(102)集合的相应存储器单元(102)；其中所述存储器单元(102)中的每一者的存储器状态(102s)能在第一存储器状态与第二存储器状态之间切换，所述存储器单元(102)还配置成响应于经由所述第二控制线中的一者接收读出电压(103)而经由所述第一控制线输出电流(101)；感测电路(104)，配置成基于由所述存储器单元(102)输出的所述电流(101)来输出输出电压(105)，其中所述输出电压(105)表示所述存储器状态(102s)是所述第一存储器状态还是所述第二存储器状态。19.一种存储器单元电路(100)，包括：存储器单元(102)，其中所述存储器单元(102)的存储器状态(102s)能在第一存储器状态与第二存储器状态之间切换，所述存储器单元还配置成响应于接收读出电压(103)而输出电流(101)；和感测电路(104)，配置成基于所述电流(101)来确定表示与所述存储器状态(102s)的切换相关联的切换电荷的参数。20.一种用于读出存储器单元(102)的方法，包括：向所述存储器单元(102)供应读出电压(103)，使得所述存储器单元(102)响应于所述读出电压(103)而输出电流(101)，其中所述存储器单元(102)的存储器状态(102s)能在第一存储器状态与第二存储器状态之间切换；以及基于由所述存储器单元(102)输出的所述电流(101)来提供输出电压(105)，其中所述输出电压(105)表示所述存储器状态(102s)是所述第一存储器状态还是所述第二存储器状态

技术总结

一种铁电存储器电路(100)包括：存储器单元(102)，其中存储器单元(102)的存储器状态(102s)可在第一存储器状态与第二存储器状态之间切换，存储器单元(102)还配置成响应于接收读出电压(103)而输出电流(101)；和感测电路(104)，其配置成基于对由存储器单元(102)输出的电流(101)积分的结果来输出输出电压(105)，其中输出电压(105)表示存储器状态(102s)是第一存储器状态还是第二存储器状态。一存储器状态还是第二存储器状态。一存储器状态还是第二存储器状态。