首页 > 专利查询

半导体存储器件的感测放大电路的制作方法

半导体存储器件的感测放大电路
1.相关申请的交叉引用
2.本技术要求于2020年11月17日提交的申请号为10-2020-0153667的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
3.本公开涉及半导体设计技术，并且特别地涉及半导体存储器件的位线感测放大器。

背景技术：

4.半导体存储器件之中的动态随机存取存储器(dram)使用通过使用储存在存储单元中的单元电容器中的电荷来写入数据的方法来操作。存储单元被连接在位线(bl)和互补位线(blb)之间。在dram中，如果读取操作或刷新操作被执行，则感测放大器感测并放大位线bl与互补位线blb之间的电压差。由于工艺、电压或温度变化(pvt)等，构成感测放大器的半导体元件彼此可以具有不同的特性，例如阈值电压。因此，可能引起感测放大器的偏移噪声。偏移噪声会降低感测放大器的有效感测裕度，并且dram的性能可能会下降。

技术实现要素：

5.本公开的各个实施例针对一种用于执行偏移消除操作的感测放大电路(sense amplifying circuit)和包括该感测放大电路的半导体存储器件，该感测放大电路能够通过依据位线的数据值对参考位线的电压电平进行预偏置来最大化位线与参考位线之间的电压差。
6.根据本公开的实施例，一种半导体存储器件包括：位线感测放大器，其耦接在上拉电压线和下拉电压线之间，并且适用于通过顺序地执行预充电操作、偏移消除操作、电荷共享操作和放大操作来感测第一位线与第二位线之间的电压差，其中，该位线感测放大器在电荷共享操作期间依据第一位线的电压电平来对第二位线的电压电平进行预偏置；以及驱动电路，其适用于在偏移消除操作、电荷共享操作和放大操作期间向上拉电压线和下拉电压线供应操作电压。
7.根据本公开的实施例，一种感测放大电路包括：第一反相器，其具有耦接至第一位线的输入端子和耦接至第二内部位线的输出端子；第二反相器，其具有耦接至第二位线的输入端子和耦接至第一内部位线的输出端子；第一偏移消除开关，其适用于在偏移消除操作期间将第一内部位线电耦接至所述第二位线；第二偏移消除开关，其适用于在偏移消除操作期间将第二内部位线电耦接至第一位线；第一隔离开关，其适用于在放大操作期间将第一内部位线电耦接至第一位线；以及第二隔离开关，其适用于在电荷共享操作和放大操作期间将第二内部位线电耦接至第二位线。
8.根据本公开的实施例，一种感测放大电路包括：上拉电路，其包括分别耦接在上拉电压线与第一内部位线和第二内部位线之间的第一上拉晶体管和第二上拉晶体管，所述第
一上拉晶体管和第二上拉晶体管具有交叉耦接结构；下拉电路，其包括分别耦接在下拉电压线与第一内部位线和第二内部位线之间的第一下拉晶体管和第二下拉晶体管；第一偏移消除开关，其适用于在偏移消除操作期间将第一内部位线电耦接至第二位线；第二偏移消除开关，其适用于在偏移消除操作期间将第二内部位线电耦接至第一位线；第一隔离开关，其适用于在放大操作期间将第一内部位线电耦接至第一位线；第二隔离开关，其适用于在放大操作期间将第二内部位线电耦接至第二位线；第一预偏置开关，其适用于在偏移消除操作、电荷共享操作和放大操作期间将第二下拉晶体管的栅极电耦接至第一位线；以及第二预偏置开关，其适用于在偏移消除操作和放大操作期间将第一下拉晶体管的栅极电耦接至第二位线。
9.根据本公开的实施例，一种半导体存储器件的操作方法包括：预充电操作，其将目标位线和参考位线预充电至预充电电平；电荷共享操作，其使目标位线共享储存在目标存储单元中的电荷，以使目标位线具有与参考位线不同的电压电平；预偏置操作，其将参考位线的电压电平调整为目标位线的反相电压电平；以及放大操作，其放大目标位线与参考位线之间的电压差。
10.根据本公开的实施例，该感测放大电路可以通过偏移消除操作来补偿偏移，并且通过依据位线的数据值对参考位线的电压电平进行预偏置来最大化位线与参考位线之间的电压差。因此，通过最大化位线对中的电势差，可以改善有效感测裕度，这具有改善存储器件的性能的效果。
附图说明
11.图1是示出根据本发明的实施例的半导体存储器件的框图。
12.图2是示出根据本发明的实施例的图1的感测放大电路的电路图。
13.图3是示出根据本发明的第一实施例的位线感测放大器的电路图。
14.图4是用于描述根据本发明的实施例的图3的位线感测放大器的操作的时序图。
15.图5a和图5b是示出根据本发明的实施例的位线感测放大器在图4的每个操作期间的连接状态的电路图。
16.图6是示出根据本发明的第二实施例的位线感测放大器的电路图。
17.图7是用于描述根据本发明的实施例的图6的位线感测放大器的操作的时序图。
18.图8a至图8c是示出根据本发明的实施例的位线感测放大器在图7的每个操作期间的连接状态的电路图。
具体实施方式
19.下面参考附图来描述本公开的各种实施例。然而，实施例可以以不同的形式体现，并且因此不应被解释为限于本文中阐述的实施例。遍及本公开，相同的附图标记指代遍及本发明的各个图和实施例的相同部分。要注意，对“一实施例”、“另一实施例”等的提及未必意味着仅一个实施例，并且对任何这样的短语的各种提及未必是对相同实施例的引用。当在本文中使用时，术语“实施例”未必指所有实施例。
20.将理解，尽管术语“第一”、“第二”、以及“第三”等在本文中可以被用于标识各个元件，但是这些元件不受这些术语的限制。这些术语被用于区分否则具有相同或相似名称的
一个元件与另一个元件。因此，一个实例中的第一元件也可以在另一实例中被称为第二元件或第三元件，而没有指示元件本身的任何改变。
21.将进一步理解的是，当一个元件被称为“连接至”或“耦接至”另一个元件时，它可以直接位于另一个元件上、直接连接至或耦接至另一个元件，或者可以存在一个或多个居间元件。另外，还将理解的是，当元件被称为处在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个居间元件。除非另有说明或上下文另外指出，否则两个元件之间的通信(无论是直接还是间接连接/耦接)可以是有线的，也可以是无线的。
22.如本文所使用的，除非上下文另外明确指出，否则单数形式也可以包括复数形式，并且反之亦然。
23.将进一步理解的是，当在本说明书中使用时，术语“包括”、“包含”，“具有”和“带有”指定所述元件的存在，并且不排除一个或多个其他元件的存在或增加。如本文所使用的，术语“和/或”包括相关列出的项目中的一个或多个的任意组合和所有组合。
24.图1是示出根据本发明的实施例的半导体存储器件100的框图。
25.参考图1，存储器件100可以是基于半导体器件的储存装置。例如，存储器件100可以是动态随机存取存储器(dram)、同步dram(sdram)、双倍数据速率sdram(ddr sdram)、低功率ddr sdram(lpddr sdram)、图形ddr sdram(gddr sdram)、ddr2 sdram、ddr3 sdram或ddr4 sdram、或电阻式存储器(诸如相变随机存取存储器(pram)、磁性随机存取存储器(mram)、或电阻式随机存取存储器(rram)等等)。
26.存储器件100可以响应于从外部设备(例如存储器控制器(未示出)接收到的命令cmd、地址addr和控制信号来通过数据线dq输出数据。存储器件100可以包括存储单元阵列110、命令解码器112、控制逻辑114、地址缓冲器120、行电路130、列电路140、感测放大电路150以及数据输入/输出电路160。
27.存储单元阵列110可以包括多个存储单元mc，它们以矩阵形式按照行和列来布置。存储单元阵列110可以包括连接到多个存储单元mc的多个字线wl和多个位线bl。多个字线wl可以连接到多个存储单元的行，并且多个位线bl可以连接到多个存储单元mc的列。
28.命令解码器112可以通过对从存储器控制器接收到的命令cmd进行解码来产生内部命令，诸如激活命令、读取命令、写入命令和预充电命令等。
29.控制逻辑114可以基于从命令解码器112提供的诸如激活命令、读取命令、写入命令和预充电命令等的内部命令来产生用于控制存储器件100的整体操作的控制信号。尽管图1示出了控制逻辑提供用于控制感测放大电路150的操作的感测控制信号ctrl，但是实施例不限于此。可以将控制信号提供给命令解码器112、控制逻辑114、地址缓冲器120、行电路130、列电路140、感测放大电路150和数据输入/输出电路160，以控制其操作。
30.地址缓冲器120可以从存储器控制器接收地址addr，并且缓冲该地址addr。地址addr可以包括用于指定存储单元阵列110的行的行地址ra、以及用于指定存储单元阵列110的列的列地址ca。地址缓冲器120可以将行地址ra传送给行电路130，并且将列地址ca传送给列电路140。
31.行电路130可以选择存储单元阵列110的多个字线wl之中的至少一个。行电路130可以对从地址缓冲器120接收到的行地址ra进行解码，选择与该行地址ra相对应的至少一个字线，并激活所选择的字线。
32.列电路140可以在存储单元阵列110的多个位线bl之中选择至少一个位线。列电路140可以对从地址缓冲器120接收到的列地址ca进行解码，并选择与该列地址ca相对应的至少一个位线。
33.感测放大电路150可以被连接到存储单元阵列110的多个位线bl。感测放大电路150可以根据从控制逻辑114提供的感测控制信号ctrl来执行偏移消除操作，并且感测多个位线bl之中被选择的位线的电压变化，然后放大并输出该电压变化。
34.数据输入/输出电路160可以经由数据线dq将基于由感测放大电路150感测并放大的电压变化而输出的数据输出到外部。
35.图2是示出根据本发明的实施例的图1的感测放大电路150的电路图。
36.参考图2，示出了感测放大电路150，其用于感测分别耦接至包括在存储单元阵列110中的第一存储单元mc1和第二存储单元mc2的第一位线blt与第二位线blb之间的电压变化。
37.第一存储单元mc1可以被耦接在第一字线wl1与第一位线blt之间，并且包括单元晶体管ct1和单元电容器cp1。单元电容器cp1可以被耦接在单元板电压(vcp)端子与单元晶体管ct1之间，以及单元晶体管ct1可以被耦接在单元电容器cp1与第一位线blt之间，并具有接收第一字线wl1处的信号的栅极。同样，第二存储单元mc2可以被耦接在第二字线wl2与第二位线blb之间，并且包括单元晶体管ct2和单元电容器cp2。单元电容器cp2可以被耦接在单元板电压(vcp)端子与单元晶体管ct2之间，以及单元晶体管ct2可以被耦接在单元电容器cp2与第二位线blb之间，并具有接收第二字线wl2处的信号的栅极。作为参考，当第一字线wl1被激活时，耦接至要被导通的单元晶体管ct1的第一位线blt成为从其输出输出数据的目标位线，并且第二位线blb成为参考位线。此外，当第二字线wl2被激活时，耦接至要被导通的单元晶体管ct2的第二位线blb成为从其输出输出数据的目标位线，并且第一位线blt成为参考位线。
38.感测放大电路150可以包括第一预充电电路152、第二预充电电路154、驱动电路156和位线感测放大器(blsa)158。
39.第一预充电电路152可以响应于均衡信号bleq而向上拉电压线rto和下拉电压线sb供应预充电电压vblp。响应于均衡信号bleq，第二预充电电路154可以向第一位线blt和第二位线blb供应预充电电压vblp。预充电电压vblp可以具有在接地电压vss与核心电压vcore之间的中间电压电平。核心电压vcore可以具有低于电源电压vdd的电压电平。第一预充电电路152可以包括第一nmos晶体管mn1至第三nmos晶体管mn3，并且第二预充电电路154可以包括第四nmos晶体管mn4至第六nmos晶体管mn6。
40.驱动电路156可以通过向上拉电压线rto和下拉电压线sb供应操作电压来驱动上拉电压线rto和下拉电压线sb。驱动电路156可以包括上拉驱动器mn7和下拉驱动器mn8。上拉驱动器mn7可以响应于上拉控制信号sap而将核心电压vcore提供给上拉电压线rto。下拉驱动器mn8可以响应于下拉控制信号san而将接地电压vss提供给下拉电压线sb。上拉驱动器mn7和下拉驱动器mn8中的每一个可以由nmos晶体管来实现。根据一实施例，驱动电路156可以支持过驱动方案，以便响应于第一上拉控制信号sap1将电源电压vdd提供给上拉电压线rto、以及响应于第二上拉控制信号sap2将核心电压vcore提供给上拉电压线rto。
41.blsa 158可以被耦接在上拉电压线rto与下拉电压线sb之间，并且感测第一位线
blt与第二位线blb之间的电压变化。
42.具有以上配置的感测放大电路150的操作如下。首先，当均衡信号bleq在预充电操作期间被使能时，连接到第一存储单元mc1和第二存储单元mc2的第一位线blt和第二位线blb被预充电至预充电电压vblp。在预充电操作之后，例如当第一字线wl1被激活时，第一存储单元mc1中的单元晶体管ct1可以被导通，从而导致使第一存储单元mc1中的单元电容器cp1的电荷流入第一位线blt的电荷共享操作。通过电荷共享操作，可以将第一位线blt处的电压从预充电电压vblp减小或增大电压改变量。在电荷共享操作之后，上拉电压(即核心电压vcore)被供应给上拉电压线rto，并下拉电压(即接地电压vss)被供应给下拉电压线sb。blsa 158可以感测第一位线blt与第二位线blb的电势差并放大该电势差。
43.理想地，即使在第一位线blt与第二位线blb之间存在微小的电压差，blsa 158也应该准确地感测并放大该电压差。然而，实际上，blsa 158可能无法准确地感测并放大微小的电压差。blsa 158准确感测到的第一位线blt与第二位线blb之间的电压差的最小值被称为偏移电压(offset voltage)。当第一位线blt与第二位线blb之间的电压差小于偏移电压时，blsa 158可能不会执行精确的感测/放大操作。造成电压差小于偏移电压的因素可能包括blsa 158中所包括的晶体管之间的失配。负责感测和放大的nmos晶体管和pmos晶体管需要被制造成具有相同的特性。然而，实际上，由于晶体管的布局不能精确地对称绘制的问题、由于即使该布局被对称地绘制但用于形成晶体管的图案未被一致地形成的问题、和/或由于晶体管之间的接触件未被一致地形成的问题，失配可能总是会存在。
44.因此，根据该实施例，blsa 158可以顺序地执行预充电操作、偏移消除操作、电荷共享操作和放大操作。也就是说，在根据感测控制信号ctrl执行偏移消除操作之后，blsa 158可以感测和放大第一位线blt与第二位线blb之间的电压差。blsa 158可以通过在电荷共享操作期间依据输出数据(即第一位线blt的电压电平)对参考位线(例如第二位线blb)的电压电平进行预偏置，来将第一位线blt与第二位线blb之间的电压差最大化。因此，可以使第一位线blt与第二位线blb之间的电压差加宽，并且可以提高感测裕度。
45.在下文中，将参考附图，通过各个实施例来具体描述blsa158的组成和操作。
46.图3是示出根据本发明的第一实施例的位线感测放大器(blsa)158的电路图。
47.参考图3，blsa 158可以包括第一反相器210、第二反相器220、第一偏移消除开关241、第二偏移消除开关242、第一隔离开关251和第二隔离开关252。
48.第一反相器210可以具有通过第一感测节点gt耦接至第一位线blt的输入端子、以及耦接至第二内部位线ib的输出端子。第一反相器210可以包括串联耦接在上拉电压线rto与下拉电压线sb之间的pmos晶体管211和nmos晶体管212。第二反相器220可以具有通过第二感测节点gb耦接至第二位线blb的输入端子、以及耦接至第一内部位线it的输出端子。第二反相器220可以包括串联耦接在上拉电压线rto与下拉电压线sb之间的pmos晶体管221和nmos晶体管222。
49.第一偏移消除开关241可以响应于偏移消除信号oc而将第一内部位线it电耦接至第二感测节点gb并因此电耦接至第二位线blb。第二偏移消除开关242可以响应于偏移消除信号oc将第二内部位线ib电耦接至第一感测节点gt并因此电耦接至第一位线blt。第一偏移消除开关241和第二偏移消除开关242中的每一个都可以由nmos晶体管来实现。
50.第一隔离开关251可以响应于第一隔离信号isot而将第一内部位线it电耦接至第
一位线blt。第二隔离开关252可以响应于第二隔离信号isob而将第二内部位线ib电耦接至第二位线blb。第一隔离开关251和第二隔离开关252中的每一个都可以用nmos晶体管来实现。第二隔离开关252和第一隔离开关251可以在预偏置操作和放大操作期间顺序地被导通。
51.此外，第一电容器231可以耦接至第一位线blt，并且第二电容器232可以耦接至第二位线blb。第一电容器231和第二电容器232可以分别是第一位线blt和第二位线blb的寄生电容器。第一电容器231和第二电容器232可以被配置为在偏移消除操作期间分别储存第一反相器210和第二反相器220的偏移。由于第一反相器210的偏移和第二反相器220的偏移被分别储存在第一电容器231和第二电容器232中，所以即使第一位线blt和第二位线blb的长度不同或它们的负载不同，偏移也可以被准确地储存。
52.作为参考，在第一实施例中，图1和图2的感测控制信号ctrl可以包括图3的偏移消除信号oc、第一隔离信号isot和第二隔离信号isob。依据实施例，图2的第二预充电电路154可以响应于均衡信号bleq而将预充电电压vblp施加到第一内部位线it和第二内部位线ib。
53.在下文中，参考图1至图5b，将描述根据本发明的第一实施例的blsa 158的感测操作。
54.图4是用于描述图3的blsa 158的操作的时序图。图5a和5b是示出blsa 158在图4的偏移消除操作p1和预偏置操作ps1期间的连接状态的电路图。
55.参考图4，blsa 158可以顺序地执行预充电操作p0、偏移消除操作p1、电荷共享操作p2和放大操作p3。电荷共享操作p2可以包括顺序执行的主电荷共享操作ps0和预偏置操作ps1。
56.在预充电操作p0期间，均衡信号bleq、偏移消除信号oc、第一隔离信号isot和第二隔离信号isob被使能为逻辑高电平。响应于均衡信号bleq，第一预充电电路152和第二预充电电路154的第一nmos晶体管mn1至第六nmos晶体管mn6被导通。结果是，预充电电压vblp可以被施加到上拉电压线rto和下拉电压线sb，并且可以被施加到第一位线blt和第二位线blb。此外，第一隔离开关251和第二隔离开关252响应于第一隔离信号isot和第二隔离信号isob而被导通，并且第一偏移消除开关241和第二偏移消除开关242响应于偏移消除信号oc而被导通。结果是，在预充电操作p0期间，预充电电压vblp可以被施加到第一内部位线it、第二内部位线ib、第一位线blt、第二位线blb、第一感测节点gt和第二感测节点gb所有，使得它们被预充电至与预充电电压vblp相同的电压电平。此时，由于上拉电压线rto和下拉电压线sb可以具有相同的电压电平，所以第一反相器210和第二反相器220可以被去激活。
57.在偏移消除操作pl期间，在偏移消除信号oc被使能的状态下，均衡信号bleq、第一隔离信号isot和第二隔离信号isob被禁止为逻辑低电平。此时，上拉控制信号sap和下拉控制信号san被使能，使得核心电压vcore被供应给上拉电压线rto，并且接地电压vss被供应给下拉电压线sb，从而激活第一反相器210和第二反相器220。响应于偏移消除信号oc，第一偏移消除开关241和第二偏移消除开关242被导通。因此，如图5a所示，第一反相器210的输入端子被耦接至其输出端子，并且第二反相器220的输入端子被耦接至其输出端子。由于第一反相器210的输入端子和输出端子被耦接至第一电容器231，所以pmos晶体管211和nmos晶体管212处于二极管连接状态。结果是，其中反映第一反相器210内的pmos晶体管211和nmos晶体管212的偏移的均衡状态(equilibrium state)的类型可以被储存在第一电容器
231中。此外，由于第二反相器220的输入端子和输出端子被耦接至第二电容器232，所以pmos晶体管221和nmos晶体管222处于二极管连接状态。结果是，其中反映第二反相器220内的pmos晶体管221和nmos晶体管222的偏移的均衡状态的类型可以被储存在第二电容器232中。
58.在电荷共享操作p2的主电荷共享操作ps0期间，上拉控制信号sap、下拉控制信号san、均衡信号bleq、偏移消除信号oc、第一隔离信号isot和第二隔离信号isob被禁止为逻辑低电平，并且第一字线wl1被激活。因此，blsa 158可以操作以将第一位线blt与第二位线blb隔离，并且驱动电路156可以停止供应操作电压。在主电荷共享操作ps0期间，耦接至第一字线wl1的单元晶体管ct1被导通，并且因此，储存在第一存储单元mc1的单元电容器cp1中的电荷可以通过单元晶体管ct1的沟道流入第一位线blt中。通过这样的电荷共享操作ps0，第一位线blt的电压电平(vblp+
△
v)可以根据储存在第一存储单元mc1中的数据的逻辑值而变得略高于或低于具有预充电电压vblp的电压电平的第二位线blb的电压电平。
59.根据第一实施例，在放大操作p3之前的预偏置操作ps1期间，在第一字线wl1被激活的状态下，第二隔离信号isob首先被使能。此时，上拉控制信号sap和下拉控制信号san被使能，使得将核心电压vcore供应给上拉电压线rto，并且将接地电压vss供应给上拉电压线sb，从而激活第一反相器210和第二反相器220。响应于第二隔离信号isob，第二隔离开关252被导通。因此，如图5b所示，第一位线blt可以通过第二内部位线ib耦接至第二位线blb，并且因此，第一反相器210可以将第一位线blt的电压电平(vblp+
△
v)反相以将反相电压电平提供给第二位线blb。即，在电荷共享操作p2的预偏置操作ps1期间，blsa 158可以依据第一位线blt的电压电平来偏置第二位线blb的电压电平，并且驱动电路156可以将操作电压提供给上拉电压线rto和下拉电压线sb。
60.在放大操作p3期间，第一隔离信号isot被使能。响应于第一隔离信号isot，第一隔离开关251被导通，以使得第二位线blb可以通过第一内部位线it耦接至第一位线blt。因此，第一反相器210和第二反相器220放大第一位线blt与第二位线blb之间的电压差。由于在分别反映第一反相器210和第二反相器220的偏移的电压被储存在第一电容器231和第二电容器232中的情况下第一反相器210与第二反相器220之间的电压差被放大，所以blsa 158可以以高精度来执行放大操作p3。即，用于保证blsa158的精确放大操作的偏移电压可以减小。
61.如上所述，根据第一实施例，通过在第一隔离信号isot之前将第二隔离信号isob使能，第一反相器210可以首先操作以在电荷共享操作p2的预偏置操作ps1期间第一位线blt的电压电平(vblp+
△
v)的反相电平提供给第二位线blb。即，参考位线(例如，第二位线blb)的电压电平可以依据输出数据(即，第一位线blt的电压电平)来被预偏置。通过这样，可以使第一位线blt与第二位线blb之间的电压差加宽，并且可以提高感测裕度。
62.图6是示出根据本发明的第二实施例的位线感测放大器(blsa)158的电路图。
63.参考图6，blsa 158可以包括上拉电路310、下拉电路320、第一偏移消除开关341、第二偏移消除开关342、第一隔离开关351、第二隔离开关352、第一预偏置开关361和第二预偏置开关362。
64.上拉电路310可以包括第一pmos晶体管311和第二pmos晶体管312。第一pmos晶体管311可以被耦接在上拉电压线rto与第一内部位线it之间，并且第二pmos晶体管312可以
被耦接在上拉电压线rto与第二内部位线ib之间。第一pmos晶体管和第二pmos晶体管中的每一个可以以漏极和栅极被耦接的交叉耦接结构来设置。
65.下拉电路320可以包括第一nmos晶体管321和第二pmos晶体管322。第一nmos晶体管321可以被耦接在下拉电压线sb与第一内部位线it之间。第一nmos晶体管321可以具有通过第二预偏置开关362而耦接至第二位线blb的栅极。第二nmos晶体管322可以被耦接在下拉电压线sb与第二内部位线ib之间。第二nmos晶体管322可以具有通过第一预偏置开关361而耦接至第一位线blt的栅极。上拉电路310和下拉电路320可以形成锁存结构，以便感测和放大第一内部位线it与第二内部位线ib之间电压电平。
66.第一偏移消除开关341可以响应于偏移消除信号oc而将第一内部位线it电耦接至第二位线blb。第二偏移消除开关342可以响应于偏移消除信号oc而将第二内部位线ib电耦接至第一位线blt。第一偏移消除开关341和第二偏移消除开关342中的每一个都可以由nmos晶体管来实现。
67.第一隔离开关351可以响应于隔离信号iso而将第一内部位线it电耦接至第一位线blt。第二隔离开关352可以响应于隔离信号iso而将第二内部位线ib电耦接至第二位线blb。第一隔离开关351和第二隔离开关352中的每一个都可以由nmos晶体管来实现。
68.第一预偏置开关361可以响应于第一偏置信号brvt而将第二nmos晶体管322的栅极电耦接至第一位线blt。第二预偏置开关362可以响应于第二偏置信号brvb而将第一nmos晶体管321的栅极电耦接至第二位线blb。第一预偏置开关361和第二预偏置开关362中的每一个都可以用nmos晶体管来实现。
69.在第二实施例中，当第一隔离开关351和第二隔离开关352以及第一预偏置开关361和第二预偏置开关362被导通时，第一pmos晶体管311和第一nmos晶体管321可以形成第一反相器，并且第二pmos晶体管312和第二nmos晶体管322可以形成第二反相器。
70.此外，第一电容器331可以被耦接至第一位线blt，并且第二电容器332可以被耦接至第二位线blb。第一电容器331和第二电容器332可以是被配置为在偏移消除操作期间分别储存第一pmos晶体管311和第二pmos晶体管312与第一nmos晶体管321和第二nmos晶体管322的偏移的寄生电容器。由于形成第一反相器的第一pmos晶体管311与第一nmos晶体管321的偏移和形成第二反相器的第二pmos晶体管312与第二nmos晶体管322的偏移分别被储存在第一电容器331和第二电容器332中，所以即使第一位线blt和第二位线blb的长度不同或它们的负载不同，偏移也可以被准确地储存。
71.作为参考，在第二实施例中，图1和图2的感测控制信号ctrl可以包括图6的偏移消除信号oc、隔离信号iso、第一偏置信号brvt和第二偏置信号brvb。依据实施例，图2的第二预充电电路154可以响应于均衡信号bleq而将预充电电压vblp施加到第一内部位线it和第二内部位线ib。
72.在下文中，参考图1、图2以及图6至图8c，将描述根据第二实施例的blsa 158的感测操作。
73.图7是用于描述根据本发明的实施例的图6的blsa 158的操作的时序图。图8a至图8c是示出根据本发明的实施例的blsa 158在图7的偏移消除操作p1、预偏置操作ps1和放大操作p3期间的连接状态的电路图。
74.参考图7，blsa 158可以顺序地执行预充电操作p0、偏移消除操作p1、电荷共享操
作p2和放大操作p3。电荷共享操作p2可以包括顺序执行的主电荷共享操作ps0和预偏置操作ps1。
75.在预充电操作p0期间，均衡信号bleq、偏移消除信号oc、隔离信号iso、第一偏置信号brvt和第二偏置信号brvb被使能为逻辑高电平。响应于均衡信号bleq，第一预充电电路152和第二预充电电路154的第一nmos晶体管mn1至第六nmos晶体管mn6被导通。结果是，预充电电压vblp可以被施加到上拉电压线rto和下拉电压线sb，并且可以被施加到第一位线blt和第二位线blb。此外，第一隔离开关351和第二隔离开关352响应于隔离信号iso而被导通，并且第一偏移消除开关341和第二偏移消除开关342响应于偏移消除信号oc而被导通。结果是，在预充电操作p0期间，预充电电压vblp可以被施加到第一内部位线it、第二内部位线ib、第一位线blt和第二位线blb所有，以使得它们被预充到与预充电电压vblp相同的电压电平。
76.在偏移消除操作pl期间，在偏移消除信号oc、第一偏置信号brvt和第二偏置信号brvb被使能的状态下，均衡信号bleq和隔离信号iso被禁止为逻辑低电平。核心电压vcore可以被供应给上拉电压线rto，并且接地电压vss可以被供应给下拉电压线sb。响应于偏移消除信号oc，第一偏移消除开关341和第二偏移消除开关342被导通，并且因此，第一位线blt被耦接至第二内部位线ib，以及第二位线blb被耦接至第一内部位线it。此外，响应于第一偏置信号brvt和第二偏置信号brvb，第一预偏置开关361和第二预偏置开关362被导通。因此，第二nmos晶体管322的栅极被耦接至第一位线blt，并且第一nmos晶体管321的栅极被耦接至第二位线blb。结果是，如图8a所示，下拉电路320中包括的第一nmos晶体管321和第二pmos晶体管322处于二极管连接状态。
77.此时，由于工艺、电压和温度(pvt)的变化，当第一nmos晶体管321的阈值电压(vth)不同于第二nmos晶体管322的阈值电压(vth)时，第一位线blt的电压电平被从预充电电压vblp增加或减少偏移电压。例如，当第一nmos晶体管321的阈值电压(vth)高于第二nmos晶体管322的阈值电压(vth)时，流过第一nmos晶体管321的电流小于流过第二nmos晶体管322的电流。此外，流过第一pmos晶体管311的电流大于流过第二pmos晶体管312的电流。因此，与第二位线blb的电压电平相比，第一位线blt的电压电平变成增加了与偏移电压相对应的一定电平。第一位线blt的偏移和第二位线blb的偏移可以分别被储存在第一电容器331和第二电容器332中。
78.在电荷共享操作p2的主电荷共享操作ps0期间，将均衡信号bleq、隔离信号iso、偏移消除信号oc、第一偏置信号brvt和第二偏置信号brvb被禁止为逻辑低电平，并且第一字线wl1被激活。因此，blsa 158可以操作以将第一位线blt与第二位线blb隔离，并且驱动电路156可以停止供应操作电压。在主电荷共享操作ps0期间，耦接至第一字线wl1的单元晶体管ct1被导通，并且因此，储存在第一存储单元mc1的单元电容器cp1中的电荷可以通过单元晶体管ct1的沟道流入第一位线blt中。通过这样的电荷共享操作，第一位线blt的电压电平(vblp+
△
v)可以根据储存在第一存储单元mc1中的数据的逻辑值而变得略高于或低于具有预充电电压vblp的电压电平的第二位线blb的电压电平。
79.根据第二实施例，在放大操作p3之前的预偏置操作ps1期间，在第一字线wl1被激活的状态下，隔离信号iso和第一偏置信号brvt首先被使能。此时，核心电压vcore可以被供应给上拉电压线rto，并且接地电压vss可以被供应给下拉电压线sb。响应于隔离信号iso，
第一隔离开关351和第二隔离开关352被导通。响应于第一偏置信号brvt，第一预偏置开关361被导通。如图8b所示，第一位线blt可以通过第二nmos晶体管322的栅极而耦接至第一内部位线it。因此，包括第二pmos晶体管312和第二nmos晶体管322的第二反相器可以使第一位线blt的电压电平(vblp+
△
v)反相，以将反相电压电平提供给第二位线blb。即，在电荷共享操作p2的预偏置操作ps1期间，blsa 158可以依据第一位线blt的电压电平来对第二位线blb的电压电平进行偏置，并且驱动电路156可以向上拉电压线rto和下拉电压线sb提供操作电压。
80.在放大操作p3期间，第二偏置信号brvt被使能。响应于第二偏置信号brvt，第二预偏置开关362被导通。如图8c所示，第二位线blb可以通过第一nmos晶体管321的栅极而耦接至第二内部位线ib。因此，包括第一pmos晶体管311和第一nmos晶体管321的第一反相器以及包括第二pmos晶体管312和第二nmos晶体管322的第二反相器放大第一位线blt与第二位线blb之间的电压差。由于在分别反映第一反相器的偏移和第二反相器的偏移的电压被储存在电容器331和第二电容器332中的情况下第一反相器与第二反相器之间的电压差被放大，所以blsa 158可以高精度地执行放大操作p3。即，用于保证blsa 158的精确放大操作的偏移电压可以减小。
81.如上所述，根据第二实施例，附加地设置第一预偏置开关361和第二预偏置开关362以将下拉电路320的输入端子分别耦接至第一位线blt和第二位线blb。通过在第二偏置信号brvb之前将第一偏置信号brvt使能来使第一预偏置开关361导通，包括第二pmos晶体管312和第二nmos晶体管322的第二反相器可以首先操作以在电荷共享操作p2的预偏置操作ps1期间将第一位线blt的电压电平(vblp+
△
v)的反相电平提供给第二位线blb。即，参考位线(例如，第二位线blb)的电压电平可以依据输出数据(即，第一位线blt的电压电平)而被预偏置。通过这样，第一位线blt与第二位线blb之间的电压差可以加宽，并且感测裕度可以提高。
82.如上所述，根据实施例，感测放大电路可以通过偏移消除操作来补偿偏移，并且可以通过依据位线的数据值对参考位线的电压电平进行预偏置来最大化位线与参考位线之间的电压差。因此，通过最大化位线对中的电势差，可以改善有效感测裕度，这具有改善存储器件的性能的效果。
83.应当注意，尽管已经结合本公开的实施例描述了本公开的技术精神，但这仅出于描述的目的，而不应被解释为限制性的。本领域普通技术人员应该理解，可以在不背离本公开的技术精神的情况下对其进行各种改变。
84.例如，对于在上述实施例中作为示例而提供的逻辑门和晶体管，可以依据输入信号的极性来实现不同的位置和类型。
85.从前述内容将认识到，尽管这里已经出于说明的目的描述了本发明的特定实施例，但是可以在不脱离本发明的精神和范围的情况下进行各种修改。因此，除了根据所附的权利要求书之外，本发明不应受到限制。

技术特征：

1.一种半导体存储器件，包括：位线感测放大器，其耦接在上拉电压线与下拉电压线之间，并且适用于通过顺序地执行预充电操作、偏移消除操作、电荷共享操作和放大操作来感测第一位线与第二位线之间的电压差，其中所述位线感测放大器在所述电荷共享操作期间依据所述第一位线的电压电平来对所述第二位线的电压电平进行预偏置；以及驱动电路，其适用于在所述偏移消除操作、所述电荷共享操作和所述放大操作期间向所述上拉电压线和所述下拉电压线供应操作电压。2.根据权利要求1所述的半导体存储器件，其中，所述电荷共享操作包括顺序执行的主电荷共享操作和预偏置操作。3.根据权利要求2所述的半导体存储器件，其中，在所述主电荷共享操作期间，所述位线感测放大器进行操作以将所述第一位线与所述第二位线隔离，以及所述驱动电路停止向所述上拉电压线和所述下拉电压线供应所述操作电压。4.根据权利要求2所述的半导体存储器件，其中，在所述预偏置操作期间，所述位线感测放大器依据所述第一位线的电压电平来对所述第二位线的电压电平进行偏置，以及所述驱动电路向所述上拉电压线和所述下拉电压线提供所述操作电压。5.根据权利要求1所述的半导体存储器件，还包括预充电电路，所述预充电电路适用于在所述预充电操作期间向所述上拉电压线、所述下拉电压线、以及所述第一位线和所述第二位线供应预充电电压。6.一种感测放大电路，包括：第一反相器，其具有耦接至第一位线的输入端子和耦接至第二内部位线的输出端子；第二反相器，其具有耦接至第二位线的输入端子和耦接至第一内部位线的输出端子；第一偏移消除开关，其适用于在偏移消除操作期间将所述第一内部位线电耦接至所述第二位线；第二偏移消除开关，其适用于在所述偏移消除操作期间将所述第二内部位线电耦接至所述第一位线；第一隔离开关，其适用于在放大操作期间将所述第一内部位线电耦接至所述第一位线；以及第二隔离开关，其适用于在电荷共享操作和所述放大操作期间将所述第二内部位线电耦接至所述第二位线。7.根据权利要求6所述的感测放大电路，其中，所述感测放大电路顺序地执行预充电操作、所述偏移消除操作、所述电荷共享操作和所述放大操作。8.根据权利要求7所述的感测放大电路，其中，在所述预充电操作期间，所述第一内部位线和所述第二内部位线以及所述第一位线和所述第二位线被预充电至相同的电压电平。9.根据权利要求7所述的感测放大电路，其中，在所述预充电操作期间，所述第一反相器和所述第二反相器被去激活，并且所述第一偏移消除开关和所述第二偏移消除开关以及所述第一隔离开关和所述第二隔离开关被导通。10.根据权利要求6所述的感测放大电路，其中，在所述偏移消除操作期间，所述第一反相器和所述第二反相器被激活，以及所述第一偏移消除开关和所述第二偏移消除开关被导通并且所述第一隔离开关和所述第二隔离开关被关断。
11.根据权利要求6所述的感测放大电路，其中，所述电荷共享操作包括主电荷共享操作和预偏置操作，其中，在所述主电荷共享操作期间，所述第一偏移消除开关和所述第二偏移消除开关以及所述第一隔离开关和所述第二隔离开关被关断，以及其中，在所述预偏置操作期间，所述第一偏移消除开关和所述第二偏移消除开关以及所述第一隔离开关被关断，而所述第二隔离开关被导通。12.根据权利要求6所述的感测放大电路，其中，在所述放大操作期间，所述第一反相器和所述第二反相器被激活，所述第一偏移消除开关和所述第二偏移消除开关被关断，并且所述第一隔离开关和所述第二隔离开关被导通。13.一种感测放大电路，包括：上拉电路，其包括分别耦接在上拉电压线与第一内部位线之间和上拉电压线与第二内部位线之间的第一上拉晶体管和第二上拉晶体管，所述第一上拉晶体管和所述第二上拉晶体管具有交叉耦接的结构；下拉电路，其包括分别耦接在下拉电压线与所述第一内部位线之间和下拉电压线与所述第二内部位线之间的第一下拉晶体管和第二下拉晶体管；第一偏移消除开关，其适用于在偏移消除操作期间将所述第一内部位线电耦接至第二位线；第二偏移消除开关，其适用于在所述偏移消除操作期间将所述第二内部位线电耦接至第一位线；第一隔离开关，其适用于在放大操作期间将所述第一内部位线电耦接至所述第一位线；第二隔离开关，其适用于在所述放大操作期间将所述第二内部位线电耦接至所述第二位线；第一预偏置开关，其适用于在所述偏移消除操作、电荷共享操作和所述放大操作期间将所述第二下拉晶体管的栅极电耦接至所述第一位线；以及第二预偏置开关，其适用于在所述偏移消除操作和所述放大操作期间将所述第一下拉晶体管的栅极电耦接至所述第二位线。14.根据权利要求13所述的感测放大电路，其中，所述感测放大电路顺序地执行预充电操作、所述偏移消除操作、所述电荷共享操作和所述放大操作。15.根据权利要求14所述的感测放大电路，其中，在所述预充电操作期间，所述第一内部位线和所述第二内部位线以及所述第一位线和所述第二位线被预充电至相同的电压电平。16.根据权利要求14所述的感测放大电路，其中，在所述预充电操作期间，所述第一偏移消除开关和所述第二偏移消除开关、所述第一隔离开关和所述第二隔离开关、以及所述第一预偏置开关和所述第二预偏置开关被导通。17.根据权利要求13所述的感测放大电路，其中，在所述偏移消除操作期间，所述第一偏移消除开关和所述第二偏移消除开关以及所述第一预偏置开关和所述第二预偏置开关被导通，并且所述第一隔离开关和所述第二隔离开关被关断。18.根据权利要求13所述的感测放大电路，
其中，所述电荷共享操作包括主电荷共享操作和预偏置操作，其中，在所述主电荷共享操作期间，所述第一偏移消除开关和所述第二偏移消除开关、所述第一隔离开关和所述第二隔离开关、以及所述第一预偏置开关和所述第二预偏置开关被关断，以及其中，在所述预偏置操作期间，所述第一偏移消除开关和所述第二偏移消除开关以及所述第二预偏置开关被关断，并且所述第一隔离开关和所述第二隔离开关以及所述第一预偏置开关被导通。19.根据权利要求13所述的感测放大电路，其中，在所述放大操作期间，所述第一偏移消除开关和所述第二偏移消除开关被关断，并且所述第一隔离开关和所述第二隔离开关以及所述第一预偏置开关和所述第二预偏置开关被导通。20.一种半导体存储器件的操作方法，所述操作方法包括执行以下操作：预充电操作，将目标位线和参考位线预充电至预充电电平；电荷共享操作，使所述目标位线电荷共享储存在目标存储单元中的电荷，以使所述目标位线具有与所述参考位线不同的电压电平；预偏置操作，将所述参考位线的电压电平调整为所述目标位线的反相电压电平；以及放大操作，将所述目标位线与所述参考位线之间的电压差放大。

技术总结

本申请公开了半导体存储器件的感测放大电路。根据本公开的实施例，该半导体存储器件包括：位线感测放大器，其耦接在上拉电压线与下拉电压线之间，并且适用于通过顺序地执行预充电操作、偏移消除操作、电荷共享操作和放大操作来感测第一位线与第二位线之间的电压差，其中所述位线感测放大器在电荷共享操作期间依据所述第一位线的电压电平来对所述第二位线的电压电平进行预偏置；以及驱动电路，其适用于在所述偏移消除操作、所述电荷共享操作和所述放大操作期间向所述上拉电压线和所述下拉电压线供应操作电压。拉电压线供应操作电压。拉电压线供应操作电压。