首页 > 专利查询

存储器元件及其制备方法与流程

1.本技术案主张2020年11月16日申请的美国正式申请案第17/099,206号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
2.本公开是关于一种存储器元件及其制备方法。特别是有关于一种具有不同类型的电容器的存储器元件及其制备方法。

背景技术：

3.由于结构简单，所以动态随机存取存储器(drams)比其他类型的存储器在每单元芯片面积是可提供更多存储器胞，而所述其他类型存储器是例如静态随机存取存储器(srams)。dram是由多个dram单元胞所建构，其中每一dram单元胞包括一电容器以及一晶体管，该电容器用于存储信息，该晶体管是耦接到该电容器，以当该电容器充电或放电时进行调节。在一读取操作期间，dram通过致能一字元线(wl)以打开该晶体管。该致能的(enabled)晶体管允许电压经过该电容器，以经由一位元线(bl)而被一感测放大器(sense amplifier)所读取。在一写入操作期间，且当wl处于致能状态时，被写入的数据则提供在bl上。
4.为了满足较大记忆存储量的需求，dram的存储器胞的尺寸是已持续缩减，以使drams的存储密度大幅地持续增加。然而，所述存储器元件的制造与整合包含许多复杂的步骤与操作。在所述存储器元件中的整合是渐渐地变得更加复杂。该存储器元件的制造与整合的复杂度中的增加，是可能造成一些瑕疵(deficiencies)。如此，有需要持续改善所述存储器元件的结构与制造流程，以便对付所述瑕疵，并可加强其效能。
5.上文的「先前技术」说明仅是提供背景技术，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。

技术实现要素：

6.本公开的一实施例提供一种存储器元件。该存储器元件包括一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区。该存储器元件亦具有一第一字元线，延伸经过该第一主动区与该第二主动区。该存储器元件还具有位在该第一主动区中的一第一源极/漏极区以及位在该第二主动区中的一第二源极/漏极区，该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处。此外，该存储器元件具有一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；以及一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该第二主动区中的该第二源极/漏极区。
7.在一些实施例中，该第一电容器与该第二电容器沿该第一主动区的一纵轴是具有不同宽度。在一些实施例中，位在该第一电容器中的一第一介电层以及位在该第二电容器中的一第二介电层包含不同材料。在一些实施例中，该存储器元件还包括一第三电容器，设
置在该第一主动区中的一第三源极/漏极区上，且电性连接到位在该第一主动区中的该第三源极/漏极区；以及一第四电容器，设置在该第二主动区中的一第四源极/漏极区上，且电性连接到位在该第二主动区中的该第四源极/漏极区，其中该第三电容器与该第四电容器具有不同尺寸。
8.在一些实施例中，该存储器元件还包括一第一位元线，设置在该第一主动区中的一第五源极/漏极区上，且电性连接到位在该第一主动区中的该第五源极/漏极区；以及一第二位元线，设置在该第二主动区中的一第六源极/漏极区上，且电性连接到位在该第二主动区中的该第六源极/漏极区。在一些实施例中，位在该第一主动区中的该第一源极/漏极区与位在该第二主动区中的该第二源极/漏极区，是设置在该第一位元线与该第二位元线之间。在一些实施例中，该存储器元件还包括一导电接触点，设置在该第一电容器与该第一源极/漏极区之间，其中在该第一位元线与该导电接触点之间具有一气隙。
9.本公开的另一实施例提供一种存储器元件。该存储器元件包括一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区。该存储器元件亦具有一第一字元线，延伸经过该第一主动区与该第二主动区。该存储器元件还具有位在该第一主动区中的一第一源极/漏极区以及位在该第二主动区中的一第二源极/漏极区，该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处。此外，该存储器元件具有一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；以及一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该第二主动区中的该第二源极/漏极区。该第一电容器与该第二电容器包含不同材料。
10.在一些实施例中，该第一电容器包括一第一介电层，该第一介电层夹置在一第一导电层与一第二导电层之间；该第二电容器包括一第二介电层，该第二介电层夹置在一第三导电层与一第四导电层之间；其中，该第一介电层与该第二介电层包含不同材料。在一些实施例中，该第一电容器的一占用面积小于该第二电容器的一占用面积。在一些实施例中，该存储器元件还包括一第三电容器，设置在该第一主动区中的一第三源极/漏极区上，且电性连接到位在该第一主动区中的该第三源极/漏极区；以及一第四电容器，设置在该第二主动区中的一第四源极/漏极区上，且电性连接到位在该第二主动区中的该第四源极/漏极区，其中该第三电容器与该第四电容器包含不同介电材料。在一些实施例中，该第三电容器的一占用面积小于该第四电容器的一占用面积。
11.在一些实施例中，该存储器元件还包括一第二字元线，延伸经过该第一主动区，但并未经过该第二主动区；以及一第三字元线，延伸经过该第二主动区，但并未经过该第一主动区，其中该第一字元线设置在该第二字元线与该第三字元线之间。此外，该存储器元件具有一第一位元线，设置在该第一字元线与该第二字元线之间的该第一主动区中的一第五源极/漏极区上，且电性连接到位在该第一字元线与该第二字元线之间的该第一主动区中的该第五源极/漏极区；以及一第二位元线，设置在该第一字元线与该第三字元线之间的该第二主动区中的一第六源极/漏极区上，且电性连接到位在该第一字元线与该第三字元线之间的该第二主动区中的该第六源极/漏极区。在一些实施例中，该存储器元件还包括一介电层，设置在该半导体基底上，其中该第一位元线与该第二位元线设置在该介电层中，以及该第一位元线与该第二位元线是通过多个气隙而与该介电层分隔开。
12.本公开的另一实施例提供一种存储器元件。该存储器元件包括一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区。该存储器元件亦具有一第一字元线，延伸经过该第一主动区与该第二主动区；以及一第二字元线，延伸经过该第一主动区，但并未经过该第二主动区。该存储器元件还具有一第一源极/漏极区，设置在该第一主动区中；一第二源极/漏极区，设置在该第二主动区中；以及一第三源极/漏极区，设置在该第一主动区中。该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处，以及该第二源极/漏极区与该第三源极/漏极区设置在该第二字元线的相对两侧处。此外，该存储器元件具有一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该第二主动区中的该第二源极/漏极区；以及一第三电容器，设置在该第一主动区中的该第三源极/漏极区上，且电性连接到位在该第一主动区中的该第三源极/漏极区。该第一电容器的一尺寸大致相同于该第三电容器的一尺寸，以及该第一电容器的一尺寸不同于该第二电容器的一尺寸。
13.在一些实施例中，该第二电容器的一下表面大于该第一电容器的一下表面。在一些实施例中，该第一电容器包括一第一介电层，该第一介电层夹置在一第一导电层与一第二导电层之间；该第二电容器包括一第二介电层，该第二介电层夹置在一第三导电层与一第四导电层之间；其中，该第一介电层与该第二介电层包含不同材料。在一些实施例中，该第三电容器包括一第三介电层，该第三介电层夹置在一第五导电层以及一第六导电层之间，其中该第三介电层包含与该第一电容器的该第一介电层相同的一材料。
14.在一些实施例中，该存储器元件还包括一第三字元线，延伸经过该第二主动区，但并未经过该第一主动区；以及一第四源极/漏极区，设置在该第二主动区中，其中该第一源极/漏极区与该第四源极/漏极区设置在该第三字元线的相对两侧处。此外，该存储器元件具有一第四电容器，设置在该第二主动区中的该第四源极/漏极区上，且电性连接到位在该第二主动区中的该第四源极/漏极区，其中该第四电容器的一尺寸大致相同于该第二电容器的该尺寸。在一些实施例中，该存储器元件还包括一第五源极/漏极区，设置在该第一主动区中，并位在该第一字元线与该第二字元线之间；以及一第六源极/漏极区，设置在该第二主动区中，并位在该第一字元线与该第三字元线之间。此外，该存储器元件具有一第一位元线，电性连接到该第五源极/漏极区；以及一第二位元线，电性连接到该第六源极/漏极区。
15.本公开是提供一存储器元件及其制备方法的一些实施例。在一些实施例中，该存储器元件具有一第一电容器以及一第二电容器，是设置在不同主动区中的源极/漏极区上，并电性连接到在不同主动区中的源极/漏极区。由于该第一电容器与该第二电容器具有不同尺寸及/或不同介电材料，所以可获得多个存储容量位阶(levels)。如此可改善整体元件效能。
16.上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神
和范围。
附图说明
17.参阅实施方式与权利要求合并考量图式时，可得以更全面了解本技术案的揭示内容，图式中相同的元件符号是指相同的元件。
18.图1例示本公开一些实施例的一存储器元件的顶视示意图。
19.图2例示本公开一些实施例沿图1的剖线a-a’所视的该存储器元件的剖视示意图。
20.图3例示本公开一些实施例沿图1的剖线b-b’所视的该存储器元件的剖视示意图。
21.图4例示本公开一些实施例的一改良存储器元件的顶视示意图。
22.图5例示本公开一些实施例沿图4的剖线a-a’所视的该改良存储器元件的剖视示意图。
23.图6例示本公开一些实施例沿图4的剖线b-b’所视的该改良存储器元件的剖视示意图。
24.图7例示本公开一些实施例的一存储器元件的制备方法的流程示意图。
25.图8例示本公开一些实施例的一中间阶段的顶视示意图，其中该中间阶段是在制备该存储器元件期间，形成多个主动区在一半导体基底上。
26.图9例示本公开一些实施例在制备该存储器元件的一中间阶段沿图8的剖线a-a’所视的剖视示意图。
27.图10例示本公开一些实施例的一中间阶段的顶视示意图，其中该中间阶段是在制备该存储器元件期间，形成经过所述主动区的多个沟槽。
28.图11例示本公开一些实施例在制备该存储器元件的一中间阶段沿图10的剖线a-a’所视的剖视示意图。
29.图12例示本公开一些实施例的一中间阶段的顶视示意图，其中该中间阶段是在制备该存储器元件期间，形成多个字元线在所述沟槽中。
30.图13例示本公开一些实施例在制备该存储器元件的一中间阶段沿图12的剖线a-a’所视的剖视示意图。
31.图14例示本公开一些实施例的一中间阶段的顶视示意图，其中该中间阶段是在制备该存储器元件期间，形成一介电罩盖层在所述字元线上。
32.图15例示本公开一些实施例在制备该存储器元件的一中间阶段沿图14的剖线a-a’所视的剖视示意图。
33.图16例示本公开一些实施例的一中间阶段的顶视示意图，其中该中间阶段是在制备该存储器元件期间，形成多个位元线在该介电罩盖层上。
34.图17例示本公开一些实施例在制备该存储器元件的一中间阶段沿图16的剖线a-a’所视的剖视示意图。
35.图18例示本公开一些实施例的一中间阶段的顶视示意图，其中该中间阶段是在制备该存储器元件期间，形成多个气隙在所述位元线的各侧壁上。
36.图19例示本公开一些实施例在制备该存储器元件的一中间阶段沿图18的剖线a-a’所视的剖视示意图。
37.图20例示本公开一些实施例的一中间阶段的顶视示意图，其中该中间阶段是在制
备该存储器元件期间，形成一介电层以覆盖所述位元线与所述气隙。
38.图21例示本公开一些实施例在制备该存储器元件的一中间阶段沿图20的剖线a-a’所视的剖视示意图。
39.图22例示本公开一些实施例的一中间阶段的顶视示意图，其中该中间阶段是在制备该存储器元件期间，形成多个导电接触点在该介电层中。
40.图23例示本公开一些实施例在制备该存储器元件的一中间阶段沿图22的剖线a-a’所视的剖视示意图。
41.图24例示本公开一些实施例在制备该存储器元件的一中间阶段沿图22的剖线b-b’所视的剖视示意图。
42.其中，附图标记说明如下：
43.10：制备方法
44.100：存储器元件
45.101：半导体基底
46.103：绝缘结构
47.105：主动区
48.107：掺杂区
49.110：沟槽
50.113a：源极/漏极区
51.113b：源极/漏极区
52.115：栅极介电层
53.117：栅极电极
54.119：字元线
55.121：介电罩盖层
56.123：开孔
57.125：下位元线层
58.127：上位元线层
59.129：位元线
60.131：介电间隙子
61.133：介电层
62.135：气隙
63.137：介电层
64.139：开孔
65.141：导电接触点
66.143：介电层
67.145a：开孔
68.145b：开孔
69.151a：导电层
70.151b：导电层
71.153a：介电层
72.153b：介电层
73.155a：导电层
74.155b：导电层
75.157a：电容器
76.157b：电容器
77.200：存储器元件
78.251a：导电层
79.251b：导电层
80.253a：介电层
81.253b：介电层
82.255a：导电层
83.255b：导电层
84.257a：电容器
85.257b：电容器
86.bs1：下表面
87.s11：步骤
88.s13：步骤
89.s15：步骤
90.s17：步骤
91.s19：步骤
92.s21：步骤
93.s23：步骤
94.w1：宽度
95.w2：宽度
96.w3：宽度
97.w4：宽度
具体实施方式
98.以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
99.此外，为易于说明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
100.图1例示本公开一些实施例的一存储器元件100的顶视示意图。图2例示本公开一些实施例沿图1的剖线a-a’所视的存储器元件100的剖视示意图。图3例示本公开一些实施例沿图1的剖线b-b’所视的存储器元件100的剖视示意图。
101.如图1到图3所示，存储器元件100具有一半导体基底101、一绝缘结构103、多个字元线119(例如栅极结构)以及多个源极/漏极区113a、113b；绝缘结构103设置在半导体基底101中以界定出多个主动区105；该多个字元线119延伸经过所述主动区105；该多个源极/漏极区113a、113b位在所述主动区105中并通过所述字元线119而分隔开。在一些实施例中，每一主动区105具有两个源极/漏极区113b以及一个源极/漏极区113a，而该一个源极/漏极区113a设置在该两个源极/漏极区113b之间。再者，每一字元线119具有一栅极介电层115以及一栅极电极117，而栅极电极117是被栅极介电层115所围绕。
102.存储器元件100亦具有一介电罩盖层121、一介电层133以及多个位元线129；介电罩盖层121覆盖所述字元线119；介电层133设置在介电罩盖层121上；该多个位元线129穿经介电层133与介电罩盖层121，以电性连接到所述源极/漏极区113a。在一些实施例中，每一位元线129具有一下位元线层125以及一上位元线层，该上位元线层设置在下位元线层125上。在一些实施例中，所述位元线129是通过多个气隙135而与介电层133分隔开。
103.存储器元件100还具有一介电层137、多个导电接触点141以及一介电层143；介电层137设置在介电层133上；该多个导电接触点141穿经介电罩盖层121与介电层133、137，以电性连接到源极/漏极区113b；介电层143设置在介电层137上。此外，如图1到图3所示，依据一些实施例，存储器元件100具有一第一组电容器157a以及一第二组电容器157b，是设置在介电层143中，以经由所述导电接触点141而电性连接到所述源极/漏极区113b。
104.在一些实施例中，所述电容器157a的尺寸是大致相同，以及所述电容器157b是大致相同。在本公开的内容中，字词「大致地(substantially)」是指较佳者为至少90％，更佳者为95％，再更佳者为98％，而最佳者为99％。在一些实施例中，第一组电容器157a与第二组电容器157b具有不同尺寸。在一些实施例中，第一组电容器157a具有的占用面积(footprint)是小于第二组电容器157b。如图2所示，依据一些实施例，沿着所述主动区105的纵轴，每一电容器157a是具有一宽度w1；以及如图3所示，沿着所述主动区105的纵轴，每一电容器157b具有一宽度w2。在一些实施例中，宽度w2大于宽度w1。此外，所述电容器157b的各下表面大于所述电容器157a的各下表面bs1。
105.在一些实施例中，如图2所示，依据一些实施例，每一电容器157a具有一导电层151a、一介电层153a以及一导电层155a；介电层153a设置在导电层151a上；导电层155a设置在介电层153a上。在一些实施例中，所述导电层155a是被所述介电层153a所围绕，以及所述介电层153a是被所述导电层151a所围绕。在一些实施例中，所述介电层153a夹置在所述导电层151a与155a之间。
106.此外，如图3所示，依据一些实施例，每一电容器157b具有一导电层151b、一介电层153b以及一导电层155b；介电层153b设置在导电层151b上；导电层155b设置在介电层153b上。在一些实施例中，所述导电层155b是被所述介电层153b所围绕，以及所述介电层153b是被所述导电层151b所围绕。在一些实施例中，所述介电层153b夹置在所述导电层151b与155b之间。
107.在一些实施例中，第一组电容器157a的所述介电层153a包含一第一材料，第二组
电容器157b的所述介电层153b包含一第二材料，而第一材料是不同于第二材料。举例来说，第一组电容器157a的所述介电层153a包含二氧化硅，而第二组电容器157b的所述介电层153b包含二氧化铪(hfo2)。在一些实施例中，存储器元件100为一动态随机存取存储器(dram)。由于第一组电容器157a的尺寸不同于第二组电容器157b的尺寸，所以可获得多个存储容量位阶。因此，可改善整体元件效能。
108.图4例示本公开一些实施例的一改良存储器元件200的顶视示意图。图5例示本公开一些实施例沿图4的剖线a-a’所视的改良存储器元件2020的剖视示意图。图6例示本公开一些实施例沿图4的剖线b-b’所视的改良存储器元件200的剖视示意图。为了一致及清楚起见，在图1到图6所出现的类似元件将标示相同元件编号。
109.如图4到图6所示，依据一些实施例，类似于存储器元件100，改良的存储器元件200具有一第一组电容器257a以及一第二组电容器257b，是设置在介电层143中以经由所述导电接触点141而电性连接到所述源极/漏极区113b。然而，所述电容器257a的尺寸与所述电容器257b的尺寸是大致相同。如图5所示，沿着所述主动区105的纵轴，每一电容器257a具有一宽度w3；以及，如图6所示，依据一些实施例，沿着所述主动区105的纵轴，每一电容器257b具有一宽度w4。在一些实施例中，宽度w3大致相同于宽度w4。
110.在一些实施例中，如图5所示，依据一些实施例，每一电容器257a具有一导电层251a、一介电层253a以及一导电层255a；介电层253a设置在导电层251a上；导电层255a设置在介电层253a上。在一些实施例中，所述导电层255a是被所述介电层253a所围绕，以及所述介电层253a是被所述导电层251a所围绕。在一些实施例中，所述介电层253a夹置在所述介电层251a与255a之间。
111.再者，在一些实施例中，如图6所示，依据一些实施例，每一电容器257b具有一导电层251b、一介电层253b以及一导电层255b；介电层253b设置在导电层251b上；导电层255b设置在介电层253b上。在一些实施例中，所述导电层255b是被所述介电层253b所围绕，以及所述介电层253b是被所述导电层251b所围绕。在一些实施例中，所述介电层253b夹置在所述介电层251b与255b之间。
112.在一些实施例中，第一组电容器257a的所述介电层253a包含一第一材料，第二组电容器257b的所述介电层253b包含一第二材料，而第一材料是不同于第二材料。举例来说，第一组电容器257a的所述介电层253a包含二氧化硅，而第二组电容器257b的所述介电层253b包含二氧化铪(hfo2)。在一些实施例中，存储器元件100为一动态随机存取存储器(dram)。由于第一组电容器257a的尺寸不同于第二组电容器257b的尺寸，所以可获得多个存储容量位阶。因此，可改善整体元件效能。
113.图7例示本公开一些实施例的一存储器元件(包括存储器元件100及200)的制备方法10的流程示意图，以及制备方法10包括步骤s11、s13、s15、s17、s19、s21以及s23。图7的步骤s11到s23是结合下列图式进行详细说明。
114.图8、图10、图12、图14、图16、图18、图20以及图22是例示本公开一些实施例的存储器元件100的制备中各中间阶段的顶视示意图；以及图9、图11、图13、图15、图17、图19、图21、图23以及图24是例示本公开一些实施例的存储器元件100的制备中各中间阶段的剖视示意图。应当理解，图9、图11、图13、图15、图17、图19、图21以及图23是分别例示沿图8、图10、图12、图14、图16、图18、图20以及图22的剖线a-a’的剖视示意图，以及图24例示沿图22
的剖线b-b’的剖视示意图。
115.如图8及图9所示，是提供半导体基底101。半导体基底101可为一半导体晶圆，例如一硅晶圆。或者是或此外，半导体基底101可包括元素半导体材料、化合物半导体材料及/或合金半导体材料。所述元素半导体材料的例子可包括单晶硅、多晶硅、非晶硅、锗及/或钻石，但并不以此为限。所述化合物半导体材料的例子可包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟，但并不以此为限。所述合金半导体材料的例子可包括sige、gaasp、alinas、algaas、gainas、gainp及/或gainasp，但并不以此为限。
116.在一些实施例中，半导体基底101包括一外延层(epitaxial layer)。举例来说，半导体基底101具有一外延层，是覆盖一块状(bulk)半导体上。在一些实施例中，半导体基底101为一绝缘体上覆半导体(semiconductor-on-insulator)基底，其是可包括一基底、一埋入氧化物层(buried oxide layer)以及一半导体层，而埋入氧化物层位在基底上，半导体层位在埋入氧化物层上，而绝缘体上覆半导体基底是例如一绝缘体上覆硅(silicon-on-insulator，soi)基底、一绝缘体上覆硅锗(silicon germanium-on-insulator，sgoi)基底或一绝缘体上覆锗(germanium-on-insulator，goi)基底。绝缘体上覆半导体基底可使用氧离子布植分离(separation by implanted oxygen，simox)、晶圆接合(wafer bonding)及/或其他适合的方法制造。
117.仍请参考图8及图9，依据一些实施例，绝缘结构103形成在半导体基底101中，以界定出所述主动区105，且绝缘结构103是为一浅沟隔离(sti)结构。其个别步骤是绘示在如图7所示的制备方法10中的步骤s11。此外，绝缘结构103可包含氧化硅、氮化硅、氮氧化硅或其他可应用的介电材料；以及绝缘结构103的形成可包括形成一图案化遮罩(图未示)在半导体基底101上；通过使用该图案化遮罩当作一遮罩而蚀刻半导体基底101以形成多个开孔(图未示)；沉积一介电材料在所述开孔中以及在半导体基底101上；以及研磨该介电材料直到半导体基底101暴露为止。
118.再者，多个掺杂区107形成在由绝缘结构103所界定的所述主动区105中。在一些实施例中，所述掺杂区107的制作技术包含一或多个离子植入制程，以及多个p形掺杂物或多个n型掺杂物可被植入到所述主动区105中以形成所述掺杂区107，而所述p型掺杂物是例如硼(b)、镓(ga)或铟(in)，所述n型掺杂物是例如磷(p)或砷(as)，其是取决于存储器元件100的导电类型。此外，在接下来的所述制程中，所述掺杂区107将变成半导体元件100的所述源极/漏极区。
119.如图10及图11所示，依据一些实施例中，在所述掺杂区107形成之后，蚀刻半导体基底101以形成多个沟槽110。在一些实施例中，所述沟槽110是相互平行。在一些实施例中，所述沟槽110延伸经过位在所述主动区105中的所述掺杂区107，以形成源极/漏极区113a与113b。其个别步骤是绘示在如图7所示的制备方法10中的步骤s13。
120.在一些实施例中，所述源极/漏极区113b位在所述主动区105的各相对端部处，而所述源极/漏极区113a位在所述主动区105的各中间部处。所述沟槽110的形成可包括形成一图案化遮罩(图未示)在半导体基底101上；以及使用该图案化遮罩当作一遮罩而蚀刻半导体基底101。在所述沟槽110形成之后，可移除该图案化遮罩。
121.接着，如图12及图13所示，依据一些实施例，多个字元线119(例如栅极结构)可形成在所述沟槽110中。其个别步骤是绘示在如图7所示的制备方法10中的步骤s15。在一些实
施例中，所述字元线119包括多个栅极介电层115以及多个栅极电极117。
122.在一些实施例中，所述栅极介电层115包含氧化硅、氮化硅、氮氧化硅、具有高介电常数(high-k)的一介电材料或其组合；以及所述栅极电极117包含一导电材料，例如铝、铜、钨、钛、钽，或可为一多层结构，该多层结构包含上述材料的任何组合。在一些实施例中，多个阻障层(图未示)形成在所述栅极介电层115与所述栅极电极117之间。
123.所述栅极介电层115的形成可包括共形地沉积一栅极介电材料(图未示)在所述沟槽110的各内表面上以及在半导体基底101的上表面上；以及平坦化该栅极介电材料以暴露半导体基底101的上表面。在所述栅极介电层115形成之后，所述栅极电极117的形成可包括沉积一栅极电极材料(图未示)在所述栅极介电层115上；以及凹陷该栅极电极材料以形成所述栅极电极117。
124.该栅极介电材料的沉积制程可包括一化学气相沉积(cvd)制程、一物理气相沉积(pvd)制程、一原子层沉积(ald)制程、一旋转涂布制程或其他可应用的制程。该栅极介电材料的平坦化制程可为一化学机械研磨(cmp)制程。该栅极电极材料的沉积制程可包括一或多个沉积制程，例如一cvd制程、一pvd制程、一ald制程、一等离子体加强化学气相沉积(mocvd)制程、一镀覆制程、一喷溅制程或其他可应用的沉积制程。该栅极电极材料可经由一回蚀制程而被凹陷，以使所述栅极电极117的各上表面低于半导体基底101的上表面。该回蚀制程可包括一湿蚀刻制程、一干蚀刻制程或其组合。
125.接下来，如图14及图15所示，依据一些实施例，形成介电罩盖层121以覆盖所述字元线119，以及部分移除介电罩盖层121以形成多个开孔123，所述开孔123是暴露所述源极/漏极区113a。在一些实施例中，介电罩盖层121的一些部分是被所述栅极介电层115所围绕。在一些实施例中，介电罩盖层121包含氧化硅、氮化硅、氮氧化硅或其他可应用的介电材料。
126.在一些实施例中，介电罩盖层121的制作技术包含一cvd制程、一pvd制程、一旋转涂布制程、其他可应用的制程或其组合。在一些实施例中，穿经介电罩盖层121的所述开孔123是为位元线开孔。所述开孔123的形成可包括形成一图案化遮罩(图未示)在介电罩盖层121上；以及使用该图案化遮罩当作一遮罩而蚀刻介电罩盖层121。该蚀刻制程可为一湿蚀刻制程、一干蚀刻制程及其组合。在一些实施例中，通过该蚀刻制程以移除所述源极/漏极区113a通过该图案化遮罩所暴露的一些部分。在所述开孔123形成之后，可移除该图案化遮罩。
127.如图16及图17所示，依据一些实施例，在部分移除介电罩盖层121之后，所述位元线129形成在介电罩盖层121上，以及所述开孔123是被所述位元线129所填满。其个别步骤是绘示在如图7所示的制备方法10中的步骤s17。在一些实施例中，所述位元线129电性连接到所述源极/漏极区113a。
128.在一些实施例中，所述位元线129包括多个下位元线层125以及多个上位元线层127，以及所述开孔123是被所述下位元线层125所填满。所述位元线129的形成可包括形成一下位元线材料(图未示)在介电罩盖层121上并填满所述开孔123；形成一上位元线材料(图未示)在该下位元线材料上；形成一图案化遮罩(图未示)在该上位元线材料上；以及通过使用该图案化遮罩当作一遮罩而蚀刻该上位元线材料与该下位元线材料。在一些实施例中，该下位元线材料的所述余留部分(例如所述下位元线层125)以及该上位元线材料的所述余留部分(例如所述上位元线层127)具有多个对准的侧壁。在所述位元线形成之后，可移
除该图案化遮罩。
129.然后，如图16及图17所示，依据一些实施例，多个介电间隙子131形成在所述位元线129的各侧壁上。在一些实施例中，所述介电间隙子131包含一掺杂旋涂玻璃(sog)材料，例如磷硅酸盐玻璃(phosphosilicate glass，psg)、硼磷硅玻璃(borophosphosilicate glass，bpsg)。在一些实施例中，所述介电间隙子131的制作技术包含一旋转涂布制程以及接下来的一平坦化制程，例如一cmp制程。可执行该平坦化制程以暴露所述位元线129的各上表面。
130.接着，如图18及图19所示，依据一些实施例，形成介电层133以围绕所述介电间隙子131，以及移除所述介电间隙子131以在所述位元线129与介电层133之间形成多个气隙135。换言之，所述气隙134形成在所述位元线129的各侧壁上，以及所述位元线129是通过所述气隙135而与介电层133分隔开。其个别步骤是绘示在如图7所示的制备方法10中的步骤s19。
131.在一些实施例中，介电层133包含低介电常数(low-k)的介电材料。在一些实施例中，所述低介电常数的介电材料具有一介电常数(k值)，是小于大约为4。所述低介电常数的介电材料的例子包括氧化硅、氮化硅、氮碳化硅(sicn)、氮碳氧化硅(siocn)、氟硅酸盐玻璃(fluorinated silica glass，fsg)、碳掺杂氧化硅、非晶氟化碳(amorphous fluorinated carbon)、聚对二甲苯(parylene)、双苯并环丁烯(bis-benzocyclobutene，bcb)或聚酰亚胺(polyimide)，但并不以此为限。
132.在一些实施例中，介电层133的制作技术包含一沉积制程以及接下来的一平坦化制程。该沉积制程可包括一cvd制程、一pvd制程、一旋转涂布制程或其他可应用的制程。该平坦化制程可包括一研磨制程、一cmp制程、一蚀刻制程、其他可应用的制程或其组合。在该平坦化制程之后，介电层133的上表面是与所述位元线129的各上表面以及所述介电间隙子131的各上表面为共面。
133.在一些实施例中，在介电层133形成之后，通过一气相(vapor phase hydrofluoric acid，vhf)蚀刻制程而移除所述介电间隙子131。在该蚀刻制程期间，vhf是使用来当作一蚀刻剂，以及相对于介电层133，所述介电间隙子131具有一高选择性。因此，通过该蚀刻制程而移除所述介电间隙子131，同时可大致留下介电层133，以便获得所述气隙135。
134.接下来，如图20及图21所示，依据一些实施例，介电层137形成在介电层133上以密封所述气隙135，以及部分移除介电罩盖层131与所述介电层133、137以形成多个开孔139，所述开孔1398是暴露所述源极/漏极区113b。使用于形成介电层137的一些材料与制程是类似于或相同于使用于形成介电层133的材料与制程，且其详细说明不再在文中重复。
135.在一些实施例中，介电层137的制作技术包含一旋转涂布制程，以及具有高深宽比的所述气隙135是被介电层137所密封，而介电层137是具有保留在其中的所述气隙135，而不是被介电层137所填满。在一些实施例中，介电层137延伸进入所述气隙135的一上部，以使所述气隙135的一上表面低于所述位元线129的一上表面。
136.在一些实施例中，穿经介电罩盖层121与介电层133、137的所述开孔139是为多个电容器接触点开孔(capacitor contact openings)。所述开孔139的形成可包括形成一图案化遮罩(图未示)在介电层137上；以及通过使用该图案化遮罩当作一遮罩而蚀刻介电层
137。该蚀刻制程可为一湿蚀刻制程、一干蚀刻制程及其组合。在所述开孔139形成之后，可移除该图案化遮罩。
137.如图22到图24所示，依据一些实施例，在所述开孔139形成之后，所述导电接触点141是形成在所述开孔139中，以及一介电层143是形成在介电层137上，以覆盖所述导电接触点141。在一些实施例中，所述导电接触点是为电容器接触点，其是将位在所述位元线129之间的所述源极/漏极区113b电性连接到接下来所形成的多个电容器。其个别步骤是绘示在如图7所示的制备方法10中的步骤s21。
138.在一些实施例中，所述导电接触点141包含一导电材料，例如铜、钨、铝、钛、钽、金、银。所述导电接触点141的制作技术可包含一沉积制程以及接下来的一平坦化制程。该沉积制程可包括一cvd制程、一pvd制程、一喷溅制程、一镀覆制程或其他可应用的制程。该平坦化制程可为一cmp制程。使用于形成介电层143的一些材料与制程是类似于使用于形成介电层133的材料与制程，且其详细说明不再在文中重复。
139.仍请参考图22到图24，依据一些实施例，形成一第一组开孔145a以及一第二组开孔145b以穿经介电层143，进而暴露所述导电接触点141。在一些实施例中，所述开孔145a的尺寸是大致相同，以及所述开孔145b的尺寸是大致相同。在一些实施例中，第一组开孔145a与第二组开孔145b具有不同尺寸。在一些实施例中，如图23所示，沿着所述主动区105的纵轴，每一开孔145a具有一宽度w1；如图24所示，沿着所述主动区105的纵轴，每一开孔145b具有一宽度w2。在一些实施例中，宽度w2大于宽度w1。
140.所述开孔145a与145b的形成可包括形成一图案化遮罩(图未示)在介电层143上；以及使用该图案化遮罩当作一遮罩而蚀刻介电层143，以暴露所述导电接触点141。该蚀刻制程可为一湿蚀刻制程、一干蚀刻制程及其组合。在所述开孔145a与145b形成之后，可移除该图案化遮罩。
141.接着，请往回参考图1到图3，依据一些实施例，第一组电容器157a形成在位在介电层143中的第一组开孔145a中，以及第二组电容器157b形成在位在介电层143中的第二组开孔145b中。其个别步骤是绘示在如图7所示的制备方法10中的步骤s23。应当理解，依据一些实施例，所述电容器157a的尺寸是不同于所述电容器157b的尺寸。
142.如上所述，第一组电容器157a具有导电层151a、155a以及多个介电层153a，而所述介电层153a设置在导电层151a与155a之间。第二组电容器157b具有导电层151b、155b以及多个介电层153b，而所述介电层153b设置在导电层151b与155b之间。在一些实施例中，导电层151a与151b包含氮化钛；介电层153a与153b包含一介电材料，例如二氧化硅、二氧化铪、氧化铝、二氧化锆或其组合；以及导电层155a与155b包含氮化钛、低应力硅锗(low-stress sige)或其组合。
143.在一些实施例中，第一组电容器157a的所述介电层153a包括一材料，是不同于第二组电容器157b的所述介电层153b的一材料。举例来说，所述介电层153a包含二氧化硅，以及所述介电层253b包含二氧化铪。在所述电容器157a与157b形成之后，是获得半导体元件100。
144.本公开是提供存储器元件100及200的一些实施例。在一些实施例中，每一存储器元件100、200具有一第一组电容器以及一第二组电容器，是设置在不同主动区中的源极/漏极区上，并电性连接到在不同主动区中的源极/漏极区；以及第一组电容器与第二组电容器
具有不同特征。举例来说，在存储器元件100中，第一组电容器157a与第二组电容器157b具有不同尺寸。再者，在存储器元件200中，第一组电容器257a的所述介电层1253a与第二组电容器257b的所述介电层253b包含不同材料。因此，可获得多个存储容量位阶。如此可改善整体元件效能。
145.本公开的一实施例提供一种存储器元件。该存储器元件包括一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区。该存储器元件亦具有一第一字元线，延伸经过该第一主动区与该第二主动区。该存储器元件还具有位在该第一主动区中的一第一源极/漏极区以及位在该第二主动区中的一第二源极/漏极区，该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处。此外，该存储器元件具有一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；以及一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该第二主动区中的该第二源极/漏极区。
146.本公开的另一实施例提供一种存储器元件。该存储器元件包括一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区。该存储器元件亦具有一第一字元线，延伸经过该第一主动区与该第二主动区。该存储器元件还具有位在该第一主动区中的一第一源极/漏极区以及位在该第二主动区中的一第二源极/漏极区，该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处。此外，该存储器元件具有一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；以及一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该第二主动区中的该第二源极/漏极区。该第一电容器与该第二电容器包含不同材料。
147.本公开的另一实施例提供一种存储器元件。该存储器元件包括一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区。该存储器元件亦具有一第一字元线，延伸经过该第一主动区与该第二主动区；以及一第二字元线，延伸经过该第一主动区，但并未经过该第二主动区。该存储器元件还具有一第一源极/漏极区，设置在该第一主动区中；一第二源极/漏极区，设置在该第二主动区中；以及一第三源极/漏极区，设置在该第一主动区中。该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处，以及该第二源极/漏极区与该第三源极/漏极区设置在该第二字元线的相对两侧处。此外，该存储器元件具有一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该第二主动区中的该第二源极/漏极区；以及一第三电容器，设置在该第一主动区中的该第三源极/漏极区上，且电性连接到位在该第一主动区中的该第三源极/漏极区。该第一电容器的一尺寸大致相同于该第三电容器的一尺寸，以及该第一电容器的一尺寸不同于该第二电容器的一尺寸。
148.本公开的所述实施例具有一些优点。通过在存储器元件中结合不同类型的电容器(例如具有不同尺寸及/或不同介电材料的多个电容器)，可获得多个存储容量位阶。如此可改善整体元件效能。
149.虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且
以其他制程或其组合替代上述的许多制程。
150.再者，本技术案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤包含于本技术案的权利要求内。

技术特征：

1.一种存储器元件，包括：一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区；一第一字元线，延伸经过该第一主动区与该第二主动区；位在该第一主动区中的一第一源极/漏极区以及位在该第二主动区中的一第二源极/漏极区，该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处；一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；以及一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该第二主动区中的该第二源极/漏极区。2.如权利要求1所述的存储器元件，其中该第一电容器与该第二电容器沿该第一主动区的一纵轴是具有不同宽度。3.如权利要求1所述的存储器元件，其中位在该第一电容器中的一第一介电层以及位在该第二电容器中的一第二介电层包含不同材料。4.如权利要求1所述的存储器元件，还包括：一第三电容器，设置在该第一主动区中的一第三源极/漏极区上，且电性连接到位在该第一主动区中的该第三源极/漏极区；以及一第四电容器，设置在该第二主动区中的一第四源极/漏极区上，且电性连接到位在该第二主动区中的该第四源极/漏极区，其中该第三电容器与该第四电容器具有不同尺寸。5.如权利要求1所述的存储器元件，还包括：一第一位元线，设置在该第一主动区中的一第五源极/漏极区上，且电性连接到位在该第一主动区中的该第五源极/漏极区；以及一第二位元线，设置在该第二主动区中的一第六源极/漏极区上，且电性连接到位在该第二主动区中的该第六源极/漏极区。6.如权利要求5所述的存储器元件，其中位在该第一主动区中的该第一源极/漏极区与位在该第二主动区中的该第二源极/漏极区，是设置在该第一位元线与该第二位元线之间。7.如权利要求5所述的存储器元件，还包括一导电接触点，设置在该第一电容器与该第一源极/漏极区之间，其中在该第一位元线与该导电接触点之间具有一气隙。8.一种存储器元件，包括：一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区；一第一字元线，延伸经过该第一主动区与该第二主动区；位在该第一主动区中的一第一源极/漏极区以及位在该第二主动区中的一第二源极/漏极区，该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处；一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；以及一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该第二主动区中的该第二源极/漏极区，其中该第一电容器与该第二电容器包含不同材料。9.如权利要求8所述的存储器元件，其中该第一电容器包括一第一介电层，该第一介电
层夹置在一第一导电层与一第二导电层之间；该第二电容器包括一第二介电层，该第二介电层夹置在一第三导电层与一第四导电层之间；其中，该第一介电层与该第二介电层包含不同材料。10.如权利要求8所述的存储器元件，其中该第一电容器的一占用面积小于该第二电容器的一占用面积。11.如权利要求8所述的存储器元件，还包括：一第三电容器，设置在该第一主动区中的一第三源极/漏极区上，且电性连接到位在该第一主动区中的该第三源极/漏极区；以及一第四电容器，设置在该第二主动区中的一第四源极/漏极区上，且电性连接到位在该第二主动区中的该第四源极/漏极区，其中该第三电容器与该第四电容器包含不同介电材料。12.如权利要求11所述的存储器元件，其中该第三电容器的一占用面积小于该第四电容器的一占用面积。13.如权利要求8所述的存储器元件，还包括：一第二字元线，延伸经过该第一主动区，但并未经过该第二主动区；一第三字元线，延伸经过该第二主动区，但并未经过该第一主动区，其中该第一字元线设置在该第二字元线与该第三字元线之间；一第一位元线，设置在该第一字元线与该第二字元线之间的该第一主动区中的一第五源极/漏极区上，且电性连接到位在该第一字元线与该第二字元线之间的该第一主动区中的该第五源极/漏极区；以及一第二位元线，设置在该第一字元线与该第三字元线之间的该第二主动区中的一第六源极/漏极区上，且电性连接到位在该第一字元线与该第三字元线之间的该第二主动区中的该第六源极/漏极区。14.如权利要求13所述的存储器元件，还包括一介电层，设置在该半导体基底上，其中该第一位元线与该第二位元线设置在该介电层中，以及该第一位元线与该第二位元线是通过多个气隙而与该介电层分隔开。15.一种存储器元件，包括：一半导体基底，具有一第一主动区以及一第二主动区，该第二主动区邻近该第一主动区；一第一字元线，延伸经过该第一主动区与该第二主动区；一第二字元线，延伸经过该第一主动区，但并未经过该第二主动区；一第一源极/漏极区，设置在该第一主动区中；一第二源极/漏极区，设置在该第二主动区中；一第三源极/漏极区，设置在该第一主动区中，其中该第一源极/漏极区与该第二源极/漏极区设置在该第一字元线的相对两侧处，以及该第二源极/漏极区与该第三源极/漏极区设置在该第二字元线的相对两侧处；一第一电容器，设置在该第一主动区中的该第一源极/漏极区上，且电性连接到位在该第一主动区中的该第一源极/漏极区；一第二电容器，设置在该第二主动区中的该第二源极/漏极区上，且电性连接到位在该
第二主动区中的该第二源极/漏极区；以及一第三电容器，设置在该第一主动区中的该第三源极/漏极区上，且电性连接到位在该第一主动区中的该第三源极/漏极区；其中，该第一电容器的一尺寸大致相同于该第三电容器的一尺寸，以及该第一电容器的一尺寸不同于该第二电容器的一尺寸。16.如权利要求15所述的存储器元件，其中该第二电容器的一下表面大于该第一电容器的一下表面。17.如权利要求15所述的存储器元件，其中该第一电容器包括一第一介电层，该第一介电层夹置在一第一导电层与一第二导电层之间；该第二电容器包括一第二介电层，该第二介电层夹置在一第三导电层与一第四导电层之间；其中，该第一介电层与该第二介电层包含不同材料。18.如权利要求17所述的存储器元件，其中该第三电容器包括一第三介电层，该第三介电层夹置在一第五导电层以及一第六导电层之间，其中该第三介电层包含与该第一电容器的该第一介电层相同的一材料。19.如权利要求15所述的存储器元件，还包括：一第三字元线，延伸经过该第二主动区，但并未经过该第一主动区；一第四源极/漏极区，设置在该第二主动区中，其中该第一源极/漏极区与该第四源极/漏极区设置在该第三字元线的相对两侧处；以及一第四电容器，设置在该第二主动区中的该第四源极/漏极区上，且电性连接到位在该第二主动区中的该第四源极/漏极区，其中该第四电容器的一尺寸大致相同于该第二电容器的该尺寸。20.如权利要求19所述的存储器元件，还包括：一第五源极/漏极区，设置在该第一主动区中，并位在该第一字元线与该第二字元线之间；一第六源极/漏极区，设置在该第二主动区中，并位在该第一字元线与该第三字元线之间；一第一位元线，电性连接到该第五源极/漏极区；以及一第二位元线，电性连接到该第六源极/漏极区。

技术总结

提供一种存储器元件，包括半导体基底，具有第一主动区以及第二主动区，第二主动区邻近第一主动区。该存储器元件还具有第一字元线，延伸经过第一主动区与第二主动区。该存储器元件还具有位在第一主动区中的第一源极/漏极区以及位在第二主动区中的第二源极/漏极区，而第一源极/漏极区与第二源极/漏极区设置在第一字元线的相对两侧处。此外，该存储器元件具有第一电容器以及第二电容器；第一电容器设置在第一主动区中的第一源极/漏极区上，且电性连接到位在第一主动区中的第一源极/漏极区；而第二电容器设置在第二主动区中的第二源极/漏极区上，且电性连接到位在第二主动区中的第二源极/漏极区。第一电容器与第二电容器具有不同尺寸。不同尺寸。不同尺寸。