文字拼接
美容加湿器一种可自动切换光通道的光端机的设计
人工智能开发板摘 要： 水下拖体与主控端之间一般通过光纤进行通信。为了系统通信的可靠性，一般在拖缆中敷设备用光纤。当主光纤断开时，需要人工将备用光纤接入到系统中以替换主光纤。本文设计了一种光端机，将主、备光纤同时接入系统，在主光纤通道断开时能自动切换到备用光通道，而不影响系统的正常通信，实现通信热备份。 关键词： 光端机；FPGA；自动切换；时钟数据恢复(CDR) 0引 言
光纤通信速率快、带宽高、环境适应性强，广泛应用于水下拖体的通信中。水下拖体通过光纤与主控端进行通信，为了可靠性需要，拖缆中一般至少备份一根光纤。使用时，将其中一根光纤连接到光端机上，另一根作为备份。在连接光纤时，需要将拖缆两端的光纤端口一一对应进行标记，以免混淆。如果使用的那根光纤出现问题，需要将拖体拆开，重新进行光纤的对接。而拖体由于水密性要求，往往结构比较复杂，拆装耗时，应尽量减少拖体的开舱操作。因此，本文设计了一种光端机，将备用光纤都连接到光端机上，在其中一根光纤出现问题时，能自动切换到另一根光纤进行正常通信，而不需要人工操作。
卫星星历
1 组成
设计的光端机接口包括4路模拟信号、1路RS232信号和1路RS422信号，可同时连接三根光纤。 图1 光端机组成
在发送端，模拟信号经过A/D转换后与RS232、RS422信号并行输入到FPGA模块。FPGA模块将六路并行信号通过时分复用合并成一路串行信号，按照帧结构组成帧信号。FPGA将帧信号同时发送到三路光模块，根据光路状态启动某一光模块的信号发射。在正常情况下，只有一路光模块处于光发射状态。 接收端，将三路光模块的接收信号都接入FPGA，FPGA根据各光模块的光路状态来选择对
哪一路接收信号进行解析。合成绝缘子
2硬件设计
光端机的硬件设计包括A/D转换、D/A转换、RS232及RS422接口电路、LVPECL电平转换电路、FPGA硬件设计等，在这里主要介绍光模块发射控制的硬件电路。
光模块选用1×9封装、发射和接收电源可分开供电的模块。光模块发射和接收电源都要求3.3V。对接收电源VCCR，需要一直供电，以监控是否有数据发送过来，光模块接收电路的功耗较低。对发射电源，因为光模块的发射电路功耗较大，如果三路发射电路长时间同时工作，电源模块将长时间工作于大负载状态，导致温升快，不利于电源模块的稳定工作。这里，通过一个场效应管（P-MOSFET）来控制发射电源的通断。当控制信号TDCtrl为低电平时，P-MOSFET管导通，为发射电源VCCT提供3.3V的电源，光模块发射光信号出去。当TDCtrl为高电平时，P-MOSFET管截止，光模块发射端不工作。
本设计选用P-MOSFET管SI2301来实现开关功能，电路如图2所示。通过控制P-MOSFET管的VGS电压来控制漏极电源。SI2301开启电压VGS为-0.4V，当VGS＜-0.4V时，漏源极固化闪电之源
导通，为光模块提供3.3V的发射电源。漏源极间导通电阻0.1Ω，导通损耗较小。|VGS|越大，导通电流ID越大，本设计导通时TDCtrl为0V，导通电流满足光模块的工作电流要求。
图2 光模块电路
3软件设计
根据功能及处理流程，将FPGA软件划分为以下几个模块：发送处理模块、接收处理模块、时钟数据恢复模块及发送控制模块。
图3 软件组成
3.1 发送处理模块
发送处理模块将输入的4路模拟信号、1路RS232信号和1路RS422信号复合成1路串行信号，加入帧同步码和奇偶校验码，经过CMI编码后发送出去。
发送处理模块根据A/D转换的时序要求对A/D转换芯片进行控制。
3.2 接收处理模块
接收处理模块与发送处理模块的流程相反，将时钟数据恢复模块采样得到的1路串行数据经
过CMI解码后，进行帧同步和奇偶校验，经过串/并转换后提取出4路模拟信号、1路RS232信号和1路RS422信号。
接收处理模块根据D/A转换的时序要求对D/A转换芯片进行控制。
3.3 时钟数据恢复模块
在光纤通信系统中，只传输了数据而没有时钟信号，为了对数据进行正确采样，必须建立时钟同步信号。时钟数据恢复模块是数字光纤传输系统中的核心部件，其从接收的数据流中，提取出接收端位同步时钟信号并恢复出原数据信号。本设计采用“过采样”的方法对时钟和数据进行提取。
图4 时钟数据恢复模块
时钟数据恢复模块的实现如图所示，流程如下所述：
（1）将与发送端同频率的参考时钟输入到FPGA自带的PLL模块，产生四路频率相同，相位分别为0°、45°、90°、135°的时钟信号；对这四路时钟进行反相，得到八路频率相同，相位分别为0°、45°、90°、135°、180°、225°、270°、315°的时钟CLK[7：0]。
（2）采样模块分别在八路时钟的上升沿对接收数据进行采样。
（3）边沿检测模块通过异或检测相邻两个采样数据是否发生跳变，将每次检测到的跳变沿位置进行记录。
（4）为了滤除可能存在的干扰跳变，将跳变沿位置与前一判决时钟的相位位置进行对比，将对比结果进行计数。若跳变沿位置相比于前一判决时钟的相位位置为滞后，则计数值加1，连续滞后达到4次，将前一判决时钟的相位位置向后移1位，作为当前判决时钟的相位位置；若跳变沿位置相比于前一判决时钟的相位位置为超前，则计数值减1，连续超前达到4次，则将前一判决时钟的相位位置向前移1位，作为当前判决时钟的相位位置。
（5）由于采样数据是在不同相位的时钟上升沿采样得到，为了同步的需要，将8路采样数据经过2个参考时钟延时，同步到同一个时钟（参考时钟）的上升沿。
（6）根据当前判决时钟的相位位置，从CLK[7：0]中选择相位最优的时钟信号。
（7）根据当前判决时钟的相位位置，从8路采样数据中选择出一路最优的数据信号。
（8）因为8路采样信号是同步到参考时钟上升沿的，为了与恢复出的时钟信号同步，设计一个异步的FIFO模块，将选择的最优数据信号同步到恢复的时钟信号，并输出作为恢复数据。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议