定序器链接电路系统的制作方法

1.本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及用于定序器的链接电路系统。

背景技术：

2.存储器子系统可包含存储数据的一或多个存储器装置。举例来说，所述存储器装置可为非易失性存储器装置及易失性存储器装置。一般来说，主机系统可利用存储器子系统来将数据存储于存储器装置处及从存储器装置检索数据。
附图说明
3.将从下面给出的详细描述及从本公开的各种实施例的附图中更充分地理解本公开。
4.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
5.图2说明根据本公开的一些实施例的定序器链接电路系统的实例。
6.图3说明根据本公开的一些实施例的定序器链接电路系统的实例。
7.图4是根据本公开的一些实施例的用于操作定序器链接电路系统的实例方法的流程图。
8.图5是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
9.本公开的方面涉及包含定序器链接电路系统的存储器子系统。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合体。下面结合图1描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含一或多个存储器组件的存储器子系统，例如存储数据的存储器装置。主机系统可提供待存储在存储器子系统处的数据，并且可请求待从存储器子系统检索的数据。
10.定序器是一种可用于控制电子系统中事件发生的顺序的装置。作为一个实例，定序器可用于存储器子系统内的电力定序，所述存储器子系统例如双列直插式存储器模块(dimm)、非易失性双列直插式存储器模块(nvdimm)、固态驱动器(ssd)等。举例来说，存储器子系统可包含需要不同电力供应电压(例如，轨电压)的各种组件(例如，集成电路)，所述电力供应电压通常需要以特定顺序及/或特定持续时间供应以符合系统规范(例如，以防止通电及/或断电期间的锁定)。通常需要定序的实例组件可包含核心逻辑，例如微处理器、输入/输出(i/o)电路系统及各种辅助电路，例如可能需要不同供应轨的锁相环以及各种其它电路系统。
11.常规定序器具有有限数量的输出通道，其可为是3、4、5或6。各种电子系统可能需要对由特定定序器提供的更多输出进行定序。采用多个单独定序器来提供所需数量的输出通道可能会造成问题，因为没有直接的方法来从一个定序器到下一个定序器连续地定序，
同时维持例如电力定序可能需要的严格时序要求。
12.本公开的方面通过提供可缩放以支持各种系统的定序器输出需求的定序器链接电路系统来解决上述及其它缺陷。本公开的实施例采用链接电路系统，其用于以前馈及/或反馈方式连接单独定序器(例如，单独集成电路)以确保在以前向及相反顺序两者进行定序期间的适当时序。尽管本文的各种实例涉及电力供应定序，但实施例不限于此。也就是说，本文描述的定序器链接电路系统可在与电子系统相关联的各种其它背景中使用，例如命令选择、命令处理等。
13.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类存储器装置的组合。
14.存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的混合体。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储装置(ufs)驱动器、安全数字(sd)卡及硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小外形dimm(so-dimm)及各种类型的非易失性双列直插式存储器模块(nvdimm)。
15.计算系统100可为桌上型计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，汽车、飞机、无人机、火车或其它交通工具)、物联网(iot)启用装置、嵌入式计算机(例如，包含在交通工具、工业装备或联网商业装置中的计算机)，或包含存储器及处理装置的此类计算装置。
16.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的实例。如本文使用，“耦合到”或“与
…
耦合”一般是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，不具有中介组件)，无论是有线的还是无线的，包含例如电连接、光学连接、磁连接等。
17.主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，nvdimm控制器)及存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120例如使用存储器子系统110将数据写入到存储器子系统110并从存储器子系统110读取数据。
18.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(sata)接口、外围组件互连快速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行附接scsi(sas)、小型计算机系统接口(scsi)、双倍数据速率(ddr)存储器总线、双列直插式存储器模块(dimm)接口(例如，支持双倍数据速率(ddr)的dimm插槽接口)、开放式nand快闪接口(onfi)、双倍数据速率(ddr)、低电力双倍数据速率(lpddr)或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。主机系统120可进一步利用nvm快速(nvme)接口以在存储器子系统110通过pcie接口与主机系统120耦合时存取组件(例如，存储器装置130)。所述物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由相同通信连接、多个单独通信连接及/或通信连接的组合来存取多个存储器子系统。
19.存储器装置130、140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任一组合。易失性存储器装置(例如，存储器装置140)可为(但不限于)随机存取存储器(ram)，例如动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)。
20.非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(nand)型快闪存储器及就地写入存储器，例如三维交叉点(“3d交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格数据存取阵列，基于体积电阻的改变执行位存储。另外，与许多基于快闪的存储器相对照，交叉点非易失性存储器可执行就地写入操作，其中可对非易失性存储器单元进行编程而无需事先擦除非易失性存储器单元。nand型快闪存储器包含例如二维nand(2d nand)及三维nand(3d nand)。
21.存储器装置130中的每一者可包含存储器单元的一或多个阵列。一种类型的存储器单元(例如单电平单元(slc))可每单元存储一个位。其它类型的存储器单元(例如多电平单元(mlc)、三电平单元(tlc)、四电平单元(qlc)及五电平单元(plc))可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含存储器单元的一或多个阵列，例如slc、mlc、tlc、qlc、或plc或此任一组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分及mlc部分、tlc部分、qlc部分或plc部分。存储器装置130的存储器单元可被分组为可指代用于存储数据的存储器装置的逻辑单位的页面。对于一些类型的存储器(例如，nand)，页面可经分组以形成块。
22.尽管描述例如非易失性存储器单元的3d交叉点阵列及nand型存储器(例如，2dnand、3d nand)的非易失性存储器装置，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选择存储器、其它硫属化物基存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移转矩(stt)-mram、导电桥接ram(cbram)、电阻随机存取存储器(rram)、氧化物基rram(oxram)、或非(nor)快闪存储器以及电可擦除可编程只读存储器(eeprom)。
23.存储器子系统控制器115(或为简单起见控制器115)可与存储器装置130及/或140通信以执行例如在存储器装置130及/或140处读取数据、写入数据或擦除数据的操作以及其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路及/或分立组件、缓冲器存储器或其组合的硬件。硬件可包含具有专用(即，硬编码)逻辑的数字电路系统，以执行本文所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适处理器。
24.存储器子系统控制器115可包含经配置以执行存储在本地存储器119中的指令的处理装置，例如处理器117。在所说明实例中，存储器子系统控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流程以及例程的指令的嵌入式存储器，所述操作包含处置存储器子系统110与主机系统120之间的通信。
25.在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。举例来说，本地存储器119还可包含用于存储微代码的只读存储器(rom)。尽管图1中的实例存储器子系统110已经说明为包含存储器子系统控制器115，但在本公开的另一实施方案中，存储器子系统110不包含存储器子系统控制器115，而是可替代地依赖于外部控
制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
26.一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换为指令或适当命令以实现对存储器装置130的期望存取。存储器子系统控制器115可负责其它操作，例如损耗均衡操作、垃圾收集操作、错误检测及错误校正代码(ecc)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、命名空间)与物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换为命令指令以存取存储器装置130及/或140以及将与存储器装置130/140相关联的响应转换为用于主机系统120的信息。
27.存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含可从存储器子系统控制器115接收地址并解码所述地址以存取存储器装置130的高速缓存或缓冲器(例如，dram)及地址电路系统(例如，行解码器及列解码器)。
28.在一些实施例中，存储器装置130/140包含本地媒体控制器135，其与存储器子系统控制器115结合操作以在存储器装置130/140的一或多个存储器单元上执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130/140(例如，在存储器装置上执行媒体管理操作)。在一些实施例中，存储器装置130是受管理的存储器装置，其是与同一存储器装置封装内用于媒体管理的本地控制器(例如，本地控制器135)组合的原始存储器装置。受管理的存储器装置的实例是受管理的nand(mnand)装置。
29.存储器子系统控制器115还可包含耦合到数个定序器153的电力定序器链接电路系统152，其可用作根据本公开的各种实施例的定序网络(例如，下文结合图2及图3描述的定序网络)。如结合图2及图3描述，定序器链接电路系统152(例如，图2中的252)可包含数个逻辑门(例如，and门及or门)，并且可经配置以响应于主启用信号的断言而根据第一序列来断言提供到经链接定序器153的相应定序器启用信号。链接电路系统152还可经配置以响应于主启用信号的解除断言而根据第二序列来断言提供到多个经链接定序器153的相应定序器启用信号。尽管定序器链接电路系统152及定序器153被展示为控制器115的部分，但实施例不限于此。举例来说，电路系统152及/或153可在控制器115外部实施，例如在主机120上或在存储器子系统110中的别处(例如，独立地或作为电力管理集成电路的部分)。
30.图2说明根据本公开的数个实施例的经链接定序器网络的实例。在此实例中，经链接网络包含耦合到定序器链接电路系统252并且统称为定序器253的三个定序器253-1(定序器i-1)、253-2(定序器i)及253-3(定序器i+1)。定序器链接电路系统252类似于图1中的定序器链接电路系统152。定序器253中的每一者包括提供到相应组件的“m”个输出(例如，通道)。在此实例中，定序器253-1的输出被提供到组件254-1中的相应者(展示为seqi-1_1、seqi-1_2、
…
、seqi-1_m)，定序器253-2的输出被提供到组件254-2中的相应者(展示为seqi_1、seqi_2、
…
、seqi_m)，并且定序器253-3的输出被提供到组件254-3中的相应者(展示为seqi+1_1、seqi+1_2、
…
、seqi+1_m)。组件254-1、254-2及254-3可为例如电压调节器，其经配置以将电力轨提供到例如存储器装置的电力序列相依装置。因此，举例来说，定序器253的输出信号可为启用信号。
31.定序器253可为单独定序器(例如，单独集成电路)。定序器253-1、253-2及253-3经由通过链接电路系统252提供的相应定序器启用信号seqi-1_en、seqi_en及seqi+1_en来启
2最初响应于启用信号251的解除断言而保持启用，这是因为到对应and门255-2的两个输入(定序器输出信号257-1及定序器输出信号258-2)保持断言(例如，逻辑高)。一旦信号258-2由定序器253-1解除断言，or门256-2的输出将解除断言，这接着引起从and门255-2输出的定序器启用信号seqi_en的解除断言。类似地，一旦定序器输出信号258-1由定序器253-2解除断言，or门256-1的输出就解除断言，从而引起从and门255-1输出的定序器启用信号seqi-1_en的解除断言。
36.图3说明根据本公开的数个实施例的经链接定序器网络的实例。在此实例中，经链接网络包含耦合到定序器链接电路系统352并且统称为定序器353的定序器353-1(定序器1)、353-2(定序器2)、353-3(定序器3)、
…
、353-n(定序器n)。定序器链接电路系统352类似于图1中的定序器链接电路系统152。定序器353中的每一者包括提供到相应组件的“m”个输出(例如，通道)。在此实例中，定序器353-1的输出被提供到组件354-1中的相应者(展示为seq1_1、seq1_2、
…
、seq1_m)，定序器353-2的输出被提供到组件354-2中的相应者(展示为seq2_1、seq2_2、
…
、seq2_m)，定序器353-3的输出被提供到组件354-3中的相应者(展示为seq3_1、seq3_2、
…
、seq3_m)，并且定序器353-n的输出被提供到组件354-n中的相应者(展示为seqn_1、seqn_2、
…
、seqn_m)。组件354-1、354-2、354-3、
…
、354-n可为例如电压调节器，其经配置以将电力轨提供到例如存储器装置的电力序列相依装置。因此，举例来说，定序器353的输出信号可为启用信号。
37.链接电路系统352经配置以经由相应定序器启用信号seq1_en、seq2_en、seq3_en、
…
、seqn_en的断言及解除断言来控制定序器353的启用及停用。定序器353经由到链接电路系统352的定序器输出信号(例如，357-1、357-2、357-3、358-1、358-2及358-3)的反馈以经链接配置耦合，使得定序器输出以特定顺序(例如，前向及反向)断言。
38.图3中所展示的实例类似于图2中所展示的实例。举例来说，链接电路系统352包含数个or门356-1、356-2、356-3及数个and门355-1、355-2及355-n-1。然而，在图3中所展示的实例中，链中的第一定序器353-1包含与其对应的单个or门356-1，且链中的最后一个定序器353-n包含与其对应的单个and门355-n-1。其它定序器353中的每一者具有与其对应的or门356及and门355。与电路系统252相比，电路系统352的每定序器的逻辑门355/356的减少是由于移除对应于链中第一定序器的and门(例如，255-1)以及移除对应于链中最后一个定序器的or门(例如，256-3)，这是因为所述门作为单个输入门变得冗余。
39.如在图3中所展示，并且如上文联合图2所描述，定序器353的特定输出被提供到对应于经链接配置中的接下来的及/或先前的定序器353的特定逻辑门355/356，以促进以特定顺序(例如，由于主启用信号351的断言)或相反顺序(例如，由于信号351的解除断言)启用定序器输出。举例来说，从定序器353-1提供到组件“seq1_m”的输出信号357-1也被提供到对应于定序器353-2的and门355-1的输入，从定序器353-2提供到组件“seq2_m”的输出信号357-2也被提供到对应于定序器353-3的and门355-2的输入，并且从定序器353-3提供到组件“seq3_m”的输出信号357-3也被提供到对应于定序器353-n的and门355-n-1的输入。类似地，从定序器353-n提供到组件“seqn_1”的输出信号358-3也被提供到对应于定序器353-3的or门356-3的输入，从定序器353-3提供到组件“seq3_1”的输出信号358-2也被提供到对应于定序器353-2的or门356-2的输入，并且从定序器353-2提供到组件“seq2_1”的输出信号357-1也被提供到对应于定序器353-1的or门356-1的输入。
40.在操作中，定序器链接电路系统352及定序器353的配置响应于主启用信号351的断言而按顺序从第一定序器353-1到最后一个定序器353-n提供定序输出信号。另外，电路系统352的配置响应于主启用信号351的解除断言而按相反顺序从最后一个定序器353-n到第一定序器353-1提供定序输出信号。在其中组件354是例如联合图2描述的电压调节器的实施例中，电路系统可用于将经定序电力轨提供到电力序列相依装置。也就是说，可在装置的通电期间以第一顺序且在断电期间(例如，由于瞬态低电力事件或其它)以相反顺序提供经定序电力信号。
41.图4是根据本公开的一些实施例的用于操作定序器链接电路系统的实例方法403的流程图。方法403可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法403由图2的定序器链接262或图3的362执行。尽管以特定序列或顺序展示，除非另有指定，否则可修改过程的顺序。因此，所说明实施例应仅被理解为实例，并且所说明过程可以不同顺序执行，并且一些过程可并行执行。另外，在各种实施例中可省略一或多个过程。因此，并非在每一个实施例中都需要所有过程。其它过程流程是可能的。
42.在操作442处，断言提供到耦合到多个定序器的链接电路系统的主启用信号。主启用信号可经由处理资源被断言，并且可例如联合使存储器子系统通电被断言。
43.在操作444处，响应于主启用信号的断言，可经由链接电路系统并且根据第一序列来断言提供到多个定序器的相应定序器启用信号。
44.在操作446处，响应于主启用信号的解除断言，可经由链接电路系统并且根据第二序列来解除断言提供到多个定序器的相应定序器启用信号。在数个实施例中，第二序列是第一序列的相反顺序。多个定序器可为单独集成电路，并且多个定序器中的每一者的输出信号可被提供到链接电路系统的多个逻辑门(例如，and及/or门)中的至少一者的输入。在数个实施例中，多个定序器包括至少三个定序器，其经配置以联合使存储器装置通电及断电对电力轨进行定序。然而，所属领域的一般技术人员将了解，实施例不限于对应于三个(或更多个)定序器的链接电路系统。举例来说，两个定序器可经由对应于链中第一定序器的唯一or门及对应于链中最后一个定序器的唯一and门链接在一起。
45.图5说明计算机系统541的实例机器，在计算机系统541内可执行用于致使所述机器执行本文所论述的方法中的一或多者的一组指令。在一些实施例中，计算机系统541可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或者可用以执行控制器的操作(例如，执行操作系统以执行对应于图1的定序器链接电路系统152及/或定序器153的操作)。在替代实施例中，所述机器可连接(例如，联网)到lan、内联网、外联网及/或因特网中的其它机器。所述计算机可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中作为对等机器操作，或在云计算基础设施或环境中作为服务器或客户端机器操作。
46.机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥或能够执行指定待由所述机器采取的动作的一组指令(循序或以其它方式)的另一机器。此外，虽然说明单个机器，但是术语“机器”也应被认为包含机器的集合，其个别地或共同地执行一组(或多组)指令以执行本文所论述的方
法中的一或多者。
47.实例计算机系统541包含处理资源502(例如，处理装置)、主存储器504(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器506(例如，快闪存储器、静态随机存取存储器(sram)等)及数据存储器装置518，其经由总线530彼此通信。
48.处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或者是实施其它指令集的处理器，或者是实施指令集的组合的处理器。处理装置502也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或类似者。处理装置502经配置以执行用于执行本文所论述的操作及步骤的指令526。计算机系统541可进一步包含用于通过网络520进行通信的网络接口装置508。
49.数据存储系统518可包含机器可读存储媒体524(也称为计算机可读媒体)，在其上存储体现本文所描述的方法或功能中的一或多者的一或多组指令526或软件。在由计算机系统541执行指令526期间，指令526也可全部或至少部分地驻留在主存储器504内及/或处理装置502内，主存储器504及处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518及/或主存储器504可对应于图1的存储器子系统110。
50.在一个实施例中，指令526包含用以实施对应于图1的定序器链接电路系统152的功能性的指令552。尽管在实例实施例中将机器可读存储媒体524展示为单个媒体，但是术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码一组指令以供机器执行并且致使机器执行本发明的方法中的一或多者的媒体。因此，术语“机器可读存储媒体”应被认为包含(但不限于)固态存储器、光学媒体及磁性媒体。
51.已经根据对计算机存储器内的数据位的操作的算法及符号表示来呈现前述详细描述的某些部分。这些算法描述及表示是数据处理领域的技术人员用来最有效地向所属领域的其它技术人员传达其工作实质的方式。此处，算法通常被认为是导致所需结果的自洽操作序列。所述操作是需要对物理量的物理操纵的操作。通常但不是必须的，这些量采用能够被存储、组合、比较及以其它方式操纵的电或磁信号的形式。有时已经证明，主要出于通用的原因将这些信号称为位、值、元素、符号、字符、项、数字或类似者是方便的。
52.然而，应牢记，所有这些及类似术语均应与适当物理量相关联并且仅仅是应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程，所述计算机系统或类似电子计算装置将表示为计算机系统的寄存器及存储器内的物理(电子)数的数据操纵及变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量。
53.本公开还涉及用于执行本文的操作的设备。此设备可经特定构造用于预期目的，或者其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中，例如(但不限于)任何类型的磁盘，包含软盘、光盘、cd-rom及磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适用于存储电子指令的类型的媒体，其各自耦合到计算机系统总线。
54.本文提出的算法及显示并非固有地与特定计算机或其它设备相关。各种通用系统可与根据本文的教示的程序一起使用，或者可证明构造更专用设备来执行所述方法是方便的。各种这些系统的结构将如下文描述中所阐述那样出现。另外，未参考特定编程语言来描述本发明。将了解，可使用各种编程语言来实施如本文所描述的本公开的教示。
55.本公开可被提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以由机器(例如，计算机)可读的形式存储信息的机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
56.在前述说明书中，已经参考本公开的特定实例实施例描述本公开的实施例。显而易见的是，在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神及范围的情况下，可对其进行各种修改。因此，说明书及图式应被认为是说明意义而不是限制意义的。

技术特征：

1.一种系统，其包括：多个定序器，其各自经配置以响应于提供到其的相应定序器启用信号的断言来提供数个经定序输出信号；及链接电路系统，其耦合到所述多个定序器且包括逻辑以：响应于由其接收到的主启用信号的断言，根据第一序列断言提供到所述多个定序器的相应定序器启用信号；及响应于所述主启用信号的解除断言，根据第二序列断言提供到所述多个定序器的所述相应定序器启用信号。2.根据权利要求1所述的系统，其中所述第二序列是所述第一序列的相反顺序。3.根据权利要求1所述的系统，其中所述经定序输出信号被提供到所述系统的数个组件。4.根据权利要求3所述的系统，其中所述数个组件包括数个电压调节器，所述电压调节器的输出被提供到所述系统的数个存储器装置。5.根据权利要求1到4中任一权利要求所述的系统，其中所述链接电路系统包括：第一逻辑门，其经配置以接收所述主启用信号作为第一输入，并将第一定序器启用信号输出到所述多个定序器中的第一定序器；及第二逻辑门，其经配置以接收所述第一定序器的输出信号作为第一输入，并将第二定序器启用信号输出到所述多个定序器中的第二定序器。6.根据权利要求5所述的系统，其中所述第一逻辑门是or门或and门中的一者，且所述第二逻辑门是所述or门或所述and门中的另一者。7.根据权利要求6所述的系统，其中所述链接电路系统进一步包括第三逻辑门，所述第三逻辑门具有耦合到所述第二逻辑门的作为所述第二逻辑门的第二输出的输出，且其中所述第三逻辑门经配置以：接收所述主启用信号作为第一输入；及接收所述多个定序器中的第三定序器的输出信号作为第二输入。8.根据权利要求1到4中任一权利要求所述的系统，其中所述第三逻辑门为or门。9.根据权利要求8所述的系统，其中所述多个定序器中的每一者是单独定序器。10.根据权利要求9所述的系统，其中所述链接电路系统包括：第一逻辑门，其经配置以接收所述主启用信号作为第一输入，并且提供其输出作为第二逻辑门的输入，其中所述第二逻辑门的输出是提供到所述多个定序器中的第一定序器的定序器启用信号；及第三逻辑门，其经配置以接收所述第一定序器的输出信号作为第一输入，及接收第四逻辑门的输出作为第二输入，其中所述第三逻辑门的输出是提供到所述多个定序器的第二定序器的定序器启用信号。11.根据权利要求10所述的系统，其中所述第四逻辑门经配置以接收所述主启用信号作为第一输入，及接收所述多个定序器中的第三定序器的输出信号作为第二输入。12.根据权利要求10所述的系统，其中所述系统是存储器子系统，其中所述多个定序器的所述输出被提供到将电力轨提供到存储器装置的组件的多个电压调节器。13.一种方法，其包括：
断言提供到耦合到多个定序器的链接电路系统的主启用信号；响应于所述主启用信号的断言，经由所述链接电路系统并且根据第一序列，断言提供到所述多个定序器的相应定序器启用信号；响应于所述主启用信号的解除断言，经由所述链接电路系统并且根据第二序列，解除断言提供到所述多个定序器的所述相应定序器启用信号。14.根据权利要求13所述的方法，其中所述多个定序器是单独定序器集成电路，其中所述链接电路系统包括多个逻辑门，且其中所述方法包含将所述多个定序器中的每一者的输出信号提供到所述多个逻辑门中的至少一者的输入。15.根据权利要求13所述的方法，其中所述多个定序器包括至少三个定序器，且其中所述至少三个定序器经配置以联合对存储器装置进行通电及断电对电力轨进行定序。16.根据权利要求13到15中任一权利要求所述的方法，其中所述链接电路系统包括多个逻辑or门，且其中所述方法包括将所述主启用信号提供到所述多个逻辑or门。17.一种系统，其包括：第一定序器，其经配置以提供第一多个经定序输出信号；第二定序器，其经配置以提供第二多个经定序输出信号；及第三定序器，其经配置以提供第三多个经定序输出信号；其中所述第一、第二及第三定序器经由链接电路系统以前馈及反馈方式耦合使得：响应于提供到所述链接电路系统的主启用信号的断言，以第一顺序断言提供到所述相应第一、第二及第三定序器的定序器启用信号；及响应于所述主启用信号的后续解除断言，以第二顺序解除断言提供到所述相应第一、第二及第三定序器的所述定序器启用信号。18.根据权利要求17所述的系统，其中所述链接电路系统包括多个逻辑and门及多个逻辑or门。19.根据权利要求17到18中任一权利要求所述的系统，其中所述系统包括非易失性双列直插式存储器模块，且其中所述第一、第二及第三多个经定序输出信号被提供到经配置以将轨电压信号提供到数个存储器装置的电压调节器。20.根据权利要求17到18中任一权利要求所述的系统，其中所述第二多个经定序输出信号中的所述经定序输出信号中的一者被提供到与对应于所述第一定序器的所述定序器启用信号相关联的第一逻辑门，且其中所述第二多个经定序输出信号中的所述经定序输出信号中的另一者被提供到与对应于所述第三定序器的所述定序器启用信号相关联的第二逻辑门。

技术总结

一种系统可包含多个定序器，其各自经配置以响应于提供到其的相应定序器启用信号的断言来提供数个经定序输出信号。所述系统可包含链接电路系统，其耦合到所述多个定序器。所述链接电路系统可包括逻辑以：响应于由其接收到的主启用信号的断言，根据第一序列断言提供到所述多个定序器的相应定序器启用信号；及响应于所述主启用信号的解除断言，根据第二序列断言提供到所述多个定序器的所述相应定序器启用信号。用信号。用信号。