文章编号：1007-757X(2021)01-0090-03
梁瑞
(西安翻译学院工程技术学院，陕西西安710105)
摘要：智慧交通系统中总线控制器可以实现红绿灯的智能控制，可将信息台与红绿灯驱动板相连接，避免路口改造时重新破路改线。根据智慧交通的实际应用特点确定总线控制器的设计方案，实现了控制链路上总线控制器的ASIC设计与仿真。本设计体积小、集成度高，较普通总线控制器不但通信信道增多、可处理信息量增大，同时性能更稳定，满足当前智慧交通的需求。
关键词：智慧交通系统；总线控制器；ASIC；FIFO
中图分类号：TN06文献标志码：A
ASIC Design and Simulation of Bus Controller for
303c
Intelligent Transportation System
LIANG Rui
(Institute of Engineering and Technology,Xian Fanyi University,Xian710105,China)
Abstract:The bus controller in the intelligent transportation system can realize the intelligent control of the traffic lights,and can connect the information station with the traffic light drive board to avoid re-damaging the road and changing the route when the intersection is reconstructed.According to the practical application characteristics of intelligent transportation,the design scheme of the bus controller is determined,and the ASIC design and simulation of the bus controller on the control link are realized.This design is small in size and highly integrated.Compared with ordinary bus controllers,it not only increases the number of communication channels and the amount of information that can be processed,but also has more stable performance to meetthecurrentneedsofsmarttransportation.
Key words:intelligent transportation system；bus controller；ASIC；FIFO
0引言
智慧交通系统(Intelligent Traffic System，简称ITS)又称智能运输系统(Intelligent Transportation Syste
m)，是将先进的控制和计算机等技术有效地集成运用于整个地面交通管理而建立的综合交通运输管理系统&信号灯控制是智慧交通中最基本的环节。由于信号灯控制存在一些问题，例如路口采用“一灯一线”，信号灯多的大型路口，走线繁多杂乱，成本多，施工难度大；在路口改造或增加右转、人行信号灯组时，需要重新破路顶管或空中飞线。总线控制器是一种新型的交通红绿灯控制系统，该系统以信息台和红绿灯为载体，采集信息台输出的红绿灯信号后，通过总线将信息发送给各个输出板来驱动对应的红绿灯。因此，总线控制器能很好地解决交通信号灯出现的以上问题工&
天燃气燃烧机目前，总线控制器一般使用FPGA、嵌入式芯片或单片机设计，整体由多个控制盒和多个输出盒组成，体积大，负载能力弱&ASIC(Application Specific Integrated Circuit)是面向特定用途而专门设计制作的集成电路。本文研究的基于ASIC技术的总线控制器可省去原本多个控制盒的繁琐结构，可将所有功能集成在一片芯片中，便于批量生产，与原有设计相比具有体积更小、可驱动负载更多、功耗更低、可靠性提高、性能提高、保密性增强和成本降低等优势&
1方案设计
基于ASIC技术的总线控制器的结构分为2个层次，分别为Top层和Function层&Top层为时钟结构(CGU), Function层为复位结构(RGU)和存储器单元，其中存储器单元包括RAM和FIFO两个模块。整体体系结构，如图1所示。
图1整体体系结构
基金项目：西安翻译学院校级科研项目(19B10)
作者简介：梁瑞(1987-)，女，硕士，讲师，研究方向：电子信息与信号处理。
1.1时钟结构
总线控制器电路内部仅有1个源时钟CLK，主频20 MHz。该时钟源经延迟单元后延时2ns后产生3个具有一定相位差的时钟信号CLK、CLK1和CLK2，它们分别做为三模后各模寄存器的时钟信号&CGU结构，如图2所示&
CLK
D0 2ns DO 2ns
DO
2ns
Tmscanl
Tm_scan2
Tm_scan3
图2CGU结构
1.2复位结构
复位结构原理图，如图3所示&
3RGU结
复位有上电复位Rst_in和软件复位Rst_pls两种方式& Rst_m经两级寄存器同步后做为系统硬复位，实现异步复位机制&Rst_pls经20ms的滤毛刺后做为系统的软件复位&
为保留软复位的去毛刺功能，目前采用具有去毛刺功能的三模设计，可实现异步复位、同步撤消机制&
1.3存储单元设计
整个设计中有两块存储器:FIFO(32X8bit)和RAM(32 X8bit)。FIFO实现UART下发数据的缓冲，RAM实现UART接收指令的缓冲&为了提高芯片的抗辐照性能，整个储器采用器元储器。 131FIFO设
(1)FIFO深度：32X8bit。
(2)接口定义，如表1所示&
表1FIFO接口定义
符号描述符号描述
RESET复位empty空标识
WCLOCK写时钟
Data(7:0)数据输入
RCLOCK读时钟
Q(7：0)数据输出full满标RE/WE读/写使能
WCLOCK和RCLOCK用同一
信。
FIFO的作用是缓冲发送数据，当FIFO非空时产生FIFO读信号，将数据读出FIFO发至TX模块，以960
0bit/ s的波特率下发&虽然之前设计的读写时钟分开，但在例化时采用同一个时钟源，因此不存在差异，例化如下& U34temp：FIFO256X8
portmap(
DATA=〉data_uart_out,
Q=〉fout_uart,
WE=〉syn_uart_out,
RE=〉uart_en,
WCLOCK=〉elk,
RCLOCK=〉elk,
FULL=&full,
EMPTY=&empty,
RESET=&reset)；
1.3.2RAM设
(1)RAM规模：32X8bit。
(2)接口定义，如表2所示&
表2RAM接口定义
符号描述符号描述
Rst复位WeAddr(40)标识
Clk时钟RdAddr(40)标识
Ren能DataIn(：0)数据
Wen能DataOut(：0)/能
虽然用户设计的读写时钟分开，但在例化时采用同一个
源，因此异,。电能质量评估检测
U30_temp：dpBam256X8
poBtmap(
WD=&din,
RD=&dreg,
WEN=&wea,
REN=&enb,
WADDR=&addra,
RADDR=&addrb_d,
WCLK=&elk,
RCLK=&clk)；
2
2.1
总线控制器验证过程中采用eRM(e可重用方法学)验证方法学，使用Cadence公司的验证工具Specman Elite、NC-Sim仿真器。在验证过程中使用SoC中心自研的验证IP Lsh_uart eVC，此IP已经过多款芯片的验证(勺&
2.2前仿真
2.2.1发遥控指令
从端口uart_in接收串行数据，检查指令类型是否正确，输出指令返回包(串行数据，输出端口为FPGA的第一块的uart_out)；对于正确的遥控指令，提取指数据区内的数据信息,1’为开机,0’为关机&指令构成，如图4所示&
图4发遥控指令结构
数据头命令字设备地址数据长度主份/备份遥控数据||校验和| 91H1字节15H FF/0020字节||2字节|
2.2.2
单发遥控指令
端口 uart_in 接收串行数据，检查指令类型是否正确，输
岀指令返回包(串行数据，输岀端口为uart _out ) &对于正确
指令，提取指令数据区内的数据信息，数据信息包括
机 以
机 , 数据区
含
机开关机「1'为开机「0.为关机⑷&指令 ,
5
&
"S 筑 iff Search T imes Value ▼「
冃2页亟▼・
usF 曲匕 *r||B3^LJE| 惴牌乌 • «j81,727,365,000f3+图5单发遥控指令结构
数据头命令字设备地址数据长度主份/备份单机地址开关机校验和
91H 1字节03H FF/001字节1字节2字节
2.2.3 遥测指令
从端口 uart_in 接收串行数据，检查指令类型是否正确,
曝气头对于正确的遥测指令，采集tmstateO 〜tmstate39的数字状态
，并且将其组帧到 &指令构成，如图6 &
6 指令结
数据头命令字设备地址数据长度
数据
校验和EBH 1字节
01H FFH 2字节
2.2.4 辅助数据指令
从端口 uart_in 接收串行数据，检查指令类型是否正确,
输岀指令返回包(串行数据，输岀端口为uart_out) 0对于正 确
数据指令，提取指令数据区内的数据信息，数据信
息 机 以
数据内容，输岀数据区
含
机传
数据内容(串行数)(「6)o 指令 ，如
图7所示&
7 数据指令结构
数据头命令字设备地址数据长度主份/备份单机地址辅助数据校验和
91H 1字节04H FF/001字节
2字节2字节2.3 综合后三模后仿真
三模后 三模正确性和容错性进行检查&
2. 3. 1 三路elk 同时作用的结果
连续发送(指令间隔为500ms ) —个发遥控指令、一个 单发 指令、一 指令、一
数据指令，验证结果
发现功能正常，如图8所示& Search Names Signal ▼ Q 绳 tF Search Times Value + 0
風FmeA 十6范305 口內賦|住*r
图8三路elk 同时作用的结果仿真图
2.3.2 关闭某路elk
关闭 elk，发送一条单发遥控指令，验证结果发现功
能正常。关闭clk1
，如图9
&
图9关闭某路elk 结果仿真图
24
结果
通过总线控制器验证报告分析表明，在验证过程中，各
功能 结果均 设计 ！
能覆盖率100%，大部
码覆盖率100% ,
码覆盖率未达到
100%
检查确认&除此之外！
程
中使用了 SoC
发的VIP，大大提
和信度(-8] &综上 ! 线 器 充
，设计
能正确&
3总结
本文实现了智慧交通系统中总线控制器的ASIC 设计与 仿真&
，确定总线
器的设计方案；其次！ 线控
器ASIC 设计；最后，对整体设计 &采用
ASIC 设计，从外观来看，整体总线 器体积更小、集 [
高； 能来说，比原 线 器
信信道数量
大，可处理信息量增多，可批量生产制造 提高，同 1
能更稳定！
智慧交通需求&经测试，基于ASIC 技术
参考文献
[1(李震.智慧交通管理系统的设计与应用[J (.计算机技
术与发展,2020,30(5) ： 170174.
[2(王伟明.分析智慧交通信息诱导系统关键技术[J (.黑
龙江交通科技,2020, 43(1):219-220.
[3( 方俊伟.现场总线控制系统的设计[J (.电子技术与软
件工程,2019(3):112-113.全息打印
[4( 许立明，李沛杰，杨埜，等.ASIC 中时钟MUX 电路结
构时序约束的方法分析[J (.集成电路应用，2019,36(11) :1215.
[5( 赵川.一种低成本高可靠性基带编帧电路的ASIC 设计
[J (.电子制作,2020(7):35.
[6( 黄庆奕，安军社.一种改进的基于龙芯LS232的SoC 设
计[J (.传感器与微系统,2020,39(8) ：7578.
[7( 李海玲.基于FPGA 的SOC 技术在微机原理中的应用
[J (.微型电脑应用，2017,33(12)：36-37.
[8( 段敏涛.SoC 嵌入式系统安全研究[J (.电子世界，2020
(12) )213.
螺旋板冷凝器( : 2020 06 20)
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议