一种分立式电源电路及包含该电源电路的嵌入式系统的制作方法

1.本实用新型涉及电源电路领域，尤其涉及一种分立式电源电路及包含该电源电路的嵌入式系统。

背景技术：

2.嵌入式系统的核心为微控制器/微处理器（mcu/mpu），微控制器/微处理器需要多个电源域支持，内存sdram/ddr，存储flash/emmc等资源一般也需要不同的电源域支持。现在成熟的技术方案一般采用微处理器/控制器厂家配套提供的pmic方案设计电源电路。微处理器/控制器通过iic接口对pmic进行管理，进而输出符合系统要求的多路电源。
3.采用pmic方案设计的电源电路，具有以下明显缺点：1、一般pmic为针对某一颗或者某一种处理器专门设计，电路的复用性能差，不能直接迁移到其它处理器系统中应用；2、受pmic市场供货的影响大，一般不具有pin-to-pin的可替代方案；3、电源电路一般有多路组成，任何其中一路的故障都需要更换整颗pmic芯片，不能最低成本独立更换，增加了维修成本。
4.例如，一种在中国专利文献上公开的“动态分立式电源控制电路”，其公告号：cn109872734a，公开了电压调节器，同样没有解决上述问题。

技术实现要素：

5.为了解决现有技术中采用pmic泛用性差不能最低成本独立更换的问题，本实用新型提供一种分立式电源电路及包含该电源电路的嵌入式系统，采用多路ldo和dcdc电路及时序控制电路相结合，为微处理器/控制器和嵌入式外设的多路电源域提供供电。
6.为了实现上述目的，本实用新型提供如下技术方案：
7.一种分立式电源电路，包括：上电时序控制单元，上电时序控制单元连接有dcdc和ldo，上电时序控制单元连接有电源指示单元。能够通过一个时序控制电路控制ldo和dcdc为多路电源域供电。
8.作为优选的，ldo和dcdc分别与上电时序控制单元连接，ldo和dcdc分别设有多个。能够根据电源域的数量进行调整，控制ldo和dcdc进行不同时序上电。
9.一种嵌入式系统，包括分立式电源电路，分立式电源电路连接有微控制器。能够通过分立式电源电路提供多路不同输出功率的电源为微控制器供电。
10.作为优选的，微控制器设有多个电源域，每个电源域均设有上电时序，每个电源域均设有输入电压。不同电源域的上电时序和输入电压均不同，能够通过分立式电源电路满足不同电源域之间上电时序的要求。
11.作为优选的，包括内存sdram，内存sdram与分立式电源电路连接，内存sdram与微控制器连接。通过分立式电源电路单独供电。
12.作为优选的，内存sdram设有多个大电容储能，内存sdram每个管脚连接有小电容滤波。能够减小内存大电流抖动大造成的电源纹波，稳定电压。
13.作为优选的，包括监控复位模块，监控复位模块与微控制器连接，监控复位模块与分立式电源电路连接。能够通过外部输入信号nwdog实现系统复位，同时给微控制器的嵌入式处理器复位脚，实现处理器复位。
14.本实用新型具有如下优点：
15.（1）采用多路ldo和dcdc电路及时序控制电路相结合，为微处理器/控制器和嵌入式外设的多路电源域提供供电；（2）电路的复用性能好，能直接迁移到其它处理器系统中应用；（3）任何其中一路的故障不需要更换整颗pmic芯片，能最低成本独立更换，降低了维修成本。
附图说明
16.为了更清楚地说明本实用新型或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。
17.图1是本实用新型的嵌入式系统示意图。
18.图2是本实用新型的分立式电源单元示意图。
19.图中：
20.1-分立式电源电路；2-微控制器；3-内存sram；4-存储flash；5-监控复位模块；11-上电时序控制单元；12-ldo1单元；13-ldo2单元；14-dcdc1单元；15-dcdc2单元；16-dcdc3单元；17-电源指示单元。
具体实施方式
21.以下由特定的具体实施例说明本实用新型的实施方式，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
22.如图 1所示，在一个较佳的实施例中，本实用新型公开了一种分立式电源电路及包含该电源电路的嵌入式系统，包括分立式电源电路1，分立式电源电路连接有微控制器2，分立式电源电路提供多路不同输出功率的电源为微控制器的多个电源域供电；输出信号dcdc_3v3_pg用来提供给分立式电源电路单元1中的需要晚于dcdc_3v3电源域上电的vdd_arm_soc_in作为使能信号以满足不同电源域之间上电时序要求。微控制器需要根据系统主频设定等工作状态进行自动调节获得需要的电源域电压时，mos配置不同的dcdc反馈电阻阻值，通过微控制器2中嵌入式处理器的控制mos通断状态，进而改变dcdc反馈电阻阻值，达到调节输出电压目的，使得电压满足微控制器2中嵌入式处理器的供电要求。能够根据不同处理器的供电电压要求，改变阻值调整输出电压范围。同时满足电源域设备工作前的假负载要求。
23.分立式电源电路连接有内存sram3，内存sram3通过分立式电源电路单元1提供供电。内存sdram/ddr单元3在电源入口连接有多个10uf级大电容储能，每个管脚上加一个或多个10nf~220nf的小电容滤波，能够满足内存sram3的大电流使用。
24.分立式电源电路连接有存储flash4，存储flash4通过分立式电源电路单元1提供供电电源。通过微控制器/微处理器单元2中的处理器输出pmic_on_req信号控制电源的使能时序，高电平有效。
25.分立式电源电路连接有监控复位模块5，监控复位单元5通过外部输入信号nwdog实现系统复位。nwdog为低电平有效，当nwdog有效时，复位管理芯片u703输出reset信号给电源芯片u702的使能脚，实现电源断电。nwdog信号同时给微控制器/微处理器单元2的嵌入式处理器复位脚，实现处理器复位。
26.内存sram3和存储flash 4连接，内存sram 3和微控制器2连接，微控制器2和监控复位模块5连接。微控制器包括基于arm架构的微控制器以及外围匹配电路。
27.分立式电源电路1包括上电时序控制单元11, 上电时序控制单元11连接有ldo1单元12，上电时序控制单元11连接有ldo2单元13，上电时序控制单元11连接有dcdc1单元14，上电时序控制单元11连接有dcdc2单元15，上电时序控制单元11连接有dcdc3单元16，上电时序控制单元11连接有电源指示单元17。
28.在第二个实施例中，分立式电源电路连接有微处理器，分立式电源电路连接有内存ddr，分立式电源电路连接有内存emmc。ddr由于其速度快，访问频繁，所以为减少其对外的干扰性，采用单独电源为其供电。由于ddr的电流一般都比较大，所以内存sdram/ddr单元3在电源入口加若干个10uf级大电容储能，每个管脚上加一个或多个10nf~220nf的小电容滤波。
29.虽然，上文中已经用一般性说明及具体实施例对本实用新型作了详尽的描述，但在本实用新型基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本实用新型精神的基础上所做的这些修改或改进，均属于本实用新型要求保护的范围。

技术特征：

1.一种分立式电源电路，其特征在于，包括：上电时序控制单元，上电时序控制单元连接有dcdc和ldo，上电时序控制单元连接有电源指示单元。2.根据权利要求1所述的一种分立式电源电路，其特征在于，ldo和dcdc分别与上电时序控制单元连接，ldo和dcdc分别设有多个。3.一种嵌入式系统，其特征在于，包括如权利要求1至2任一项所述的一种分立式电源电路，分立式电源电路连接有微控制器。4.根据权利要求3所述的一种嵌入式系统，其特征在于，微控制器设有多个电源域，每个电源域均设有上电时序，每个电源域均设有输入电压。5.根据权利要求3或4所述的一种嵌入式系统，其特征在于，包括内存sdram，内存sdram与分立式电源电路连接，内存sdram与微控制器连接。6.根据权利要求5所述的一种嵌入式系统，其特征在于，内存sdram设有多个大电容储能，内存sdram每个管脚连接有小电容滤波。7.根据权利要求6所述的一种嵌入式系统，其特征在于，包括监控复位模块，监控复位模块与微控制器连接，监控复位模块与分立式电源电路连接。

技术总结

本实用新型公开了一种分立式电源电路及包含该电源电路的嵌入式系统，包括：上电时序控制单元，上电时序控制单元连接有DCDC和LDO，上电时序控制单元连接有电源指示单元；采用多路LDO和DCDC电路及时序控制电路相结合，为微处理器/控制器和嵌入式外设的多路电源域提供供电；电路的复用性能好，能直接迁移到其它处理器系统中应用；任何其中一路的故障不需要更换整颗PMIC芯片，能最低成本独立更换，降低了维修成本。维修成本。维修成本。