首页 > 专利查询

处理小芯片和静态随机访问存储器小芯片的三维集成的制作方法

处理小芯片和静态随机访问存储器小芯片的三维集成
1.相关申请的交叉引用
2.本技术要求于2021年5月28日提交的美国临时专利申请63/194,812的权益以及2022年5月25日提交的美国专利申请17/752,917的权益，它们的公开在此引入作为参考。
技术领域
3.本发明总体上涉及电子器件，并且尤其涉及用于通过将处理小芯片和静态随机访问存储器(sram)小芯片堆叠在一起来提高电子器件的性能的方法和系统。

背景技术：

4.在本领域中已知用于在电子器件中集成处理和静态随机访问存储器(sram)能力的各种技术。
5.以上描述作为本领域相关技术的总体概述被呈现，并且不应被解释为承认其所包含的任何信息构成了反对本专利申请的现有技术。

技术实现要素：

6.在此描述的实施例提供了一种电子器件，包括：(i)处理小芯片，其被配置为处理数据并且具有第一侧和第二侧、(ii)一个或多个第一静态随机访问存储器(sram)小芯片，其被设置在处理小芯片的第一侧上并且被配置为存储数据的第一部分、(iii)一个或多个第二sram小芯片，其被设置在处理小芯片的第二侧上并且被配置为存储数据的第二部分、(iv)一个或多个第一电端子，其被设置在处理小芯片的第一侧上并且被配置为电连接在处理小芯片的第一侧和一个或多个第一sram小芯片之间、以及(v)一个或多个第二电端子，其被设置在处理小芯片的第二侧上并且被配置为电连接在处理小芯片的第二侧和一个或多个第二sram小芯片之间。
7.在一些实施例中，电子器件包括一个或多个穿过处理小芯片的至少一部分形成的硅通孔(tsv)，并且被配置为在处理小芯片与第一电端子和第二电端子中的至少一个电端子之间传导电信号。在其他实施例中，一个或多个第一sram小芯片包括至少第一给定sram小芯片和第二给定sram小芯片，第一给定sram小芯片包括：(i)第一给定侧，其面对处理小芯片的第一侧并且被连接到一个或多个第一电端子，以及(ii)第二给定侧，其面对堆叠在第一给定sram小芯片上的第二给定sram小芯片。在另外的其他实施例中，第一给定sram小芯片的第一给定侧被设置在一个或多个第一电端子上，第一电端子被配置成在处理小芯片和第一给定sram小芯片之间交换数据的第一部分的至少一部分。
8.在一些实施例中，电子器件包括一个或多个第三电端子，一个或多个第三电端子被设置在第一给定sram小芯片的第二侧上并且被配置为电连接在第一给定sram小芯片的第二侧和第二给定sram小芯片之间。在其他实施例中，电子器件包括一个或多个给定的tsv，其穿过第一给定sram小芯片的至少一部分被形成，并且被配置为在处理小芯片与第一给定sram小芯片和第二给定sram小芯片中的至少一个给定sram小芯片之间传导电信号。在
另外的其他实施例中，至少一个tsv和至少一个给定tsv彼此不同。
9.在一些实施例中，tsv中的至少一个tsv：(i)具有穿过处理小芯片的至少一部分的第一长度、(ii)具有沿处理小芯片的第一侧的第一宽度、以及(iii)包含在处理小芯片内具有第一体积的第一金属层，并且给定tsv中的至少一个：(a)具有穿过第一给定sram小芯片的至少一部分的第二长度、(b)具有沿第一给定sram小芯片的第三侧的第二宽度、以及(c)包含在第一给定sram小芯片内具有第二体积的第二金属层，并且，以下各项中的至少一项彼此不同：(1)第一长度和第二长度、(2)第一宽度和第二宽度、(3)第一金属层和第二金属层以及(4)第一体积和第二体积。在其他实施例中，处理小芯片在第一衬底上被形成并且包括第一金属互连件，并且至少第一给定sram小芯片和第二给定sram小芯片在第二衬底上被形成并且包括第二金属互连件。在另外的其他实施例中，第一侧包括第一衬底的第一表面并且第二侧包括第一金属互连件，并且第三侧包括：(i)第二衬底的第二表面，或(ii)第二金属互连件。
10.在一些实施例中，第一sram小芯片和第二sram小芯片包括第一数目的sram小芯片和第二数目的sram小芯片，并且第一数目和第二数目彼此不同。在其他实施例中，第一sram小芯片和第二sram小芯片包括第一数目的sram小芯片和第二数目的sram小芯片，并且第一数目和第二数目彼此相等。
11.在一些实施例中，电子器件包括以下中的至少一项：(i)第一电路板(cb)衬底，其面对第一sram小芯片的第一外部sram小芯片、(ii)第二cb衬底，其面对第二sram小芯片的第二外部sram小芯片、以及(iii)一个或多个第三cb衬底，其分别面对电子器件的一个或多个边缘，边缘中的至少一个边缘与第一侧、第二侧和第三侧中的至少一个侧正交。在其他实施例中，电子器件包括第三电端子，该第三电端子被设置在第一cb衬底、第二cb衬底和第三cb衬底中的至少一个cb衬底上，并且被配置为在以下项之间传导信号：(i)第一cb衬底、第二cb衬底和第三cb衬底中的至少一个cb衬底，以及(ii)以下中的至少一项：(a)处理小芯片、(b)第一sram小芯片中的一个或多个第一sram小芯片、以及(c)第二sram小芯片中的一个或多个第二sram小芯片。
12.根据本发明的一个实施例，还提供了一种用于制造电子器件的方法，方法包括在具有第一侧和第二侧的处理小芯片的第一侧上设置一个或多个第一静态随机访问存储器(sram)小芯片。一个或多个第二sram小芯片被设置在处理小芯片的第二侧上。一个或多个第一电端子被设置在处理小芯片的第一侧上，用于电连接在处理小芯片的第一侧和一个或多个第一sram小芯片之间。一个或多个第二电端子被设置在处理小芯片的第二侧上，用于电连接在处理小芯片的第二侧和一个或多个第二sram小芯片之间。
13.在一些实施例中，设置一个或多个第一sram小芯片包括设置至少第一给定sram小芯片和第二给定sram小芯片，第一给定sram小芯片包括：(i)第一给定侧，其被设置用于面对处理小芯片的第一侧并且被连接到一个或多个第一电端子、以及(ii)第二给定侧，其被设置用于面对堆叠在第一给定sram小芯片上的第二给定sram小芯片。在其他实施例中，方法包括测试以下中的至少一项：(i)处理小芯片、(ii)第一sram小芯片中的一个或多个第一sram小芯片、(iii)第二sram小芯片中的一个或多个第二sram小芯片、(iv)包括电连接到第一sram小芯片和第二sram小芯片中的至少一个sram小芯片的处理小芯片的堆叠、以及(v)电连接到堆叠的一个或多个电路板(cb)衬底。
14.从以下结合附图对本发明实施例的详细描述中，本发明将被更全面地理解，在附图中：
附图说明
15.图1、图2和图3是根据本文所述的实施例的、相应的电子器件的示意性截面图；以及
16.图4是根据本文所描述的实施例的、示意性示出用于制造图3的电子器件的方法的流程图。
具体实施方式
17.电子器件，诸如中央处理单元(cpu)、专用集成电路(asic)和片上系统(soc)器件，通常集成(i)用于处理数据的逻辑功能，以及(ii)用于在由逻辑功能处理的数据上执行高速存储操作的静态随机存取存储器(sram)功能。
18.制造技术上的改进，诸如减小的尺寸和鳍式场效应晶体管(finfet)的引入，降低逻辑功能中的晶体管成本。然而，sram功能的缩放速率基本上变慢，因此限制了集成电子器件的电子性能和/或集成电子器件的成本降低。换句话说，包括cpu和sram的soc可能具有不足的处理和/或存储器资源，或可能需要增加soc的大小和成本用于并入所需的处理和/或存储器资源。
19.一个可能的变通方案是用其他存储器功能，诸如动态随机存取存储器(dram)，替换sram功能中的至少一些sram功能。然而，这种配置可能限制集成电子器件的性能，因为逻辑和dram之间的通信数据速率比逻辑和对应的sram之间的通信数据速率慢大约十倍(10x)。另一个可能的变通方案是使用多芯片模块(mcm)配置并排集成不同的逻辑和sram芯片。然而，mcm配置的器件的大小(footprint)通常基本上大于soc的大小，并且在两个或多个芯片之间用于路由信号的信道的数目是不足以获得mcm的所需的性能。
20.在此所述的本公开的实施例提供了用于通过在逻辑小芯片(在此也被称为被配置为处理数据的处理小芯片)的至少两侧上堆叠多个sram小芯片来提高这种电子器件的成本和/或电子性能的技术。在本公开和权利要求的上下文中，术语“小芯片”是指包含明确限定的功能的子集的集成电路(ic)。在一个实施例中，每个小芯片被配置为与单个封装中的内插器上的其他小芯片竖直集成。
21.在一些实施例中，电子器件包括在一个或多个逻辑小芯片和多个sram小芯片的组件中实现的一组集成小芯片。在本示例中，电子器件包括(i)处理小芯片，其被配置为处理数据并且具有第一侧和第二侧、(ii)一个或多个第一sram小芯片，其被设置在处理小芯片的第一侧上并且被配置为存储数据的第一部分、以及(iii)一个或多个第二sram小芯片，其被设置在处理小芯片的第二侧上并且被配置为存储在处理小芯片中处理的数据的第二部分。
22.在一些实施方案中，每个小芯片包括：(i)具有有源侧(具有本文所述的有源元件)和无源侧(不具有有源元件)的衬底、(ii)在衬底的有源侧中形成的有源元件，诸如晶体管，以及(iii)在晶体管上形成的金属连接件并且其被配置为互联在晶体管之间以及互联在小芯片和电端子之间，电端子是诸如设置在相邻堆叠的小芯片之间的凸起或微凸起。小芯片
的第一侧包括衬底的无源侧的表面，并且在本文中也被称为小芯片的背面或背部，并且小芯片的第二侧(在本文中也被称为小芯片的前面或正面)包括被配置为以期望的方式在小芯片的元件之间(例如，在一个或多个晶体管中的掺杂区之间)互连的金属连接件。在这样的实施例中，每对小芯片可以被布置为各种结构，诸如面对面、背对背或面对背。
23.小芯片的衬底通常包括具有低电导率的单晶半导体衬底。在一些实施例中，一个或多个硅通孔(tsv)穿过小芯片中的至少一个小芯片的至少衬底被形成并且通常穿过小芯片中的每个小芯片的至少衬底被形成。tsv被配置为在以背对背配置或面对面配置堆叠的一对小芯片的金属连接件之间传导电信号。
24.在一些实施例中，特定电子器件包括特定处理小芯片，以及分别面向特定处理小芯片的第一侧和第二侧的第一特定sram小芯片和第二特定sram小芯片。在这样的实施例中，特定电子器件包括：(i)被设置在特定处理小芯片的第一侧和第一特定sram小芯片之间的第一组凸起、以及(ii)被设置在特定处理小芯片的第二侧和第二特定sram小芯片之间的第二组凸起。注意在该配置中，特定处理小芯片被堆叠：(i)与第一指定sram小芯片面对面或背对背，并且(ii)与第二指定sram小芯片面对面或背对背(取决于第一指定sram小芯片和第二指定sram小芯片的侧面排列)。
25.在一些实施例中，在面对面配置中：(i)凸起中的一个或全部凸起在特定处理小芯片的金属连接件(的焊盘)和第二特定sram小芯片的金属连接件(的焊盘)之间被形成，(ii)凸起中的一个或多个凸起可以在tsv和金属连接件之间被形成，以及(iii)凸起中的一个或多个凸起可以在相应的两个堆叠的小芯片(例如，特定处理小芯片和第二特定sram小芯片)的两个tsv之间被形成。在面对背配置中，一个或多个凸起在tsv之间被形成，并且一个或多个凸起在tsv和金属连接件之间被形成。在背对背配置中，如上所述，所有的凸起在相应的两个堆叠小芯片的两个tsv之间被形成。下面在图1、图2和图3中详细描述与小芯片、tsv和凸起的各种布置有关的实施例。
26.在一些实施例中，相对于处理小芯片的处理能力，在处理小芯片的两侧堆叠任何合适数目的sram小芯片为电子器件提供了足够的sram资源。在处理小芯片的两侧中堆叠的sram小芯片的数目可以相等，或者可以在处理小芯片的不同侧堆叠不同数目的sram小芯片。此外，电子器件可以包括被设置在sram小芯片堆叠之间的一个或多个附加处理小芯片。
27.在一些实施例中，电子器件包括例如经由球(ball)电连接到一个或多个小芯片的一个或多个电路板(cb)衬底。在第一示例配置中，第一cb衬底的表面面向堆叠的sram小芯片的外部sram小芯片的表面，并且使用球电连接到外部sram小芯片。在第二示例配置中，第二cb衬底的表面被设置成与处理小芯片和sram小芯片的正面侧和背面侧正交，并且被电连接(例如，经由球)到处理小芯片和sram小芯片中的一些或全部处理小芯片和sram小芯片的金属连接件。在第三示例配置中，电子器件可以包括分别电连接(例如，经由球)到处理小芯片和sram小芯片的堆叠的六个面的多达六个cb衬底。这些示例配置提高了电子器件的带宽和定制，这取决于处理和存储器能力的规范，以及在电子器件中堆叠在一起的处理小芯片和sram小芯片的相应的实现数目。下面在图1－3中详细说明和描述这些实施例。
28.在一些实施例中，处理小芯片中的至少一个处理小芯片具有cpu核的冗余，使得旨在在第一cpu核中被处理的、变为不起作用的给定数据可以在第二cpu核中被转移用于处理。在具有一个或多个处理小芯片的小芯片堆叠中，cpu核的冗余可以提高(i)生产中的产
量，以及(ii)在这种小芯片的堆叠的操作期间的可靠性。例如，cpu核中的冗余的一种实现在美国专利申请17/071,910(chang等，于2020年10月15日提交)中被描述，其公开内容在此引入作为参考。类似地，sram小芯片通常具有存储器块的冗余，使得响应于标识出第一存储器块不起作用，旨在被存储在第一存储器块中的数据可以被存储在第二不同存储器块中。
29.在一些实施例中，在cpu核中的冗余和在存储器块中的冗余与每个小芯片、cb衬底和两个或多个堆叠的小芯片的测试一起提高了产量并且降低了与制造这种电子器件相关联的成本。下面在图4中进一步详细描述制造和测试过程。
30.以上描述作为本公开的实施例的总体概述被呈现，其在本文中被详细描述。
31.图1是根据本文所述实施例的电子器件11的示意性截面图。
32.在一些实施例中，电子器件11包括处理小芯片(pc)22和多个静态随机访问存储器(sram)小芯片(sc)33a、33b、33c和33d。pc 22包括衬底14，衬底14具有有源侧和无源侧，有源侧在本文中也称为线的前端(feol)16。在本示例中，衬底14包括半导体晶圆，诸如由单晶硅制成的晶圆。
33.在一些实施例中，诸如晶体管的有源元件被形成在衬底14的有源侧中。例如，晶体管的阱和晶体管的源极/漏极(s/d)使用离子注入在有源侧中被形成，并且栅极，诸如鳍式场效应晶体管(finfet)栅极，在衬底的表面上被形成(例如，使用扩散工艺和沉积工艺)，使得feol 16包括阱、多个s/d和晶体管的栅极(以及可选的其他有源元件(例如，二极管)和/或feol16的无源元件(例如，电阻器和电容器)。
34.在一些实施例中，电子器件11包括金属连接件，在此也称为后端连线(beol)18，金属连接件在feol 16的晶体管上被形成并且被配置为在feol 16的晶体管之间互连，以便在pc 22中执行处理功能。术语feol和beol涉及小芯片的制造工艺，其中晶体管被形成在产生线的前端中，并且互连件被形成在产生线的后端中。注意，即使feol 16的一部分被形成在衬底14内，术语“衬底14”指衬底的无源侧，并且术语feol 16指衬底的有源侧和被形成在其中的晶体管。
35.在一些实施例中，每个sc 33包括(i)衬底14，其通常类似于pc 22的衬底14并且具有其无源侧、(ii)feol 15，其包括具有被形成在其中的晶体管和其他有源和无源元件的衬底的有源侧、以及(iii)beol 17，其具有用于在feol 15的晶体管之间连接的金属连接件。注意feol 15和feol 16两者都具有以不同配置被布置的晶体管。例如，feol 15的晶体管被布置在重复的存储器单元中(例如，通常大约四个或六个晶体管被布置在触发器电路中)，而feol 16的晶体管被布置在通常不形成重复图案的几种类型的逻辑库中。
36.在一些实施例中，在现有技术工艺节点中，feol 16可以包括大约100亿至800亿个晶体管(取决于小芯片大小)，并且因此，beol 18通常包括在大约8个至20个之间的金属层，以便连接在feol晶体管之间。然而，sram小芯片通常包括几百万个单元，并且因此，beol 17需要数目少得多的金属层，例如在大约2个至6个之间的金属层。由于处理小芯片和sram小芯片的feol和beol的不同配置，pc 22和sc 33的feol和beol接收不同的数字，而衬底的无源侧是类似的，并且因此接收相同的数字14。
37.在一些实施例中，电子器件11包括一个或多个(通常为几百个或几千个)硅通孔(tsv)44，其沿y轴穿过pc 22和sc 33的厚度的至少一部分被形成。tsv 44被配置为在小芯片之间传导电信号，并且更明确地说，在pc 22与sc 33之间传导电信号。在图1的示例中，
tsv 44穿过所有小芯片的整个厚度被形成，但在sc 33b中tsv 44没有被形成在衬底14中。在其他实施例中，tsv 44可仅穿过衬底14和feol 15和feol 16被形成，使得beol的金属层被使用，以用于于与tsv 44一起传导电信号。
38.在本公开和权利要求的上下文中，小芯片的衬底14的无源侧的表面在本文中也被称为小芯片的背面，beol 17的外表面和beol 18的外表面在本文中也被称为小芯片的正面。在这样的实施例中，电子器件11的小芯片中的每对小芯片可以以各种配置被布置，诸如面对面、背对背，或面对背。在图1的示例中，sc 33a和sc 33b被翻转，使得pc 22和sc 33a被布置为面对面配置(即，feol 17和feol 18彼此面对)，并且小芯片的所有其他对被布置成面对背配置(即，beol 17和衬底14彼此面对的对)。
39.现在参考嵌入件(inset)7、嵌入件8、嵌入件9、嵌入件10和嵌入件13，示出了电子器件11的小芯片之间的接口。
40.在一些实施例中，电子器件11包括多个电端子，电端子被配置成电连接在小芯片的相应对小芯片之间。在本实例中，这些电端子包括凸起或微型凸起，在本文中被称为凸起19，凸起19由铜制成并且具有在约10μm与30μm之间的宽度(例如，沿x轴)，以及在约5μm与20μm之间的高度(沿y轴)。注意，tsv 44被配置为传导电信号，例如，在处理小芯片22与下文详细描述的凸起19中的至少一个凸起19之间传导电信号。
41.在嵌入件7和嵌入件10的示例中，凸起19a被配置为分别电连接在(i)pc 22的tsv 44a之间以及(ii)sc 33a和sc 33c的tsv 44b之间，它们位于pc 22的两侧上。在嵌入件9的示例中，凸起19a被配置为分别电连接在pc 22和sc33a的beol 18和beol 17之间。然而，在嵌入件8所示的部分中，面对背配置不具有tsv，从而没有电信号被传导，并且因此，该部分不需要凸起。注意，当两个小芯片的beol彼此面对时，即使在相应的部分中不具有tsv，凸起也被使用于在beol的金属连接器和可选的导电焊盘(未示出)之间传导电信号。
42.返回参考嵌入件8，在其他实施例中，凸起19可以被形成用于机械地支撑衬底14和beol 17之间的接口。这种凸起可以被称为伪(dummy)凸起，其不传导电信号。参照嵌入件13，凸起19b被形成在以下之间：(i)穿过sc 33b的beol 17被形成的tsv 44d、以及(ii)穿过sc 33a被形成的tsv 44c。
43.在一些实施例中，tsv 44a、tsv 44b、tsv 44c和tsv 44d都是类似的。在其他实施例中，每个tsv 44被要求以传导具有不同特性(诸如电压和电流)的信号，并且因此tsv 44a、tsv 44b、tsv 44c和tsv 44d中的两个或多个tsv 44可以彼此不同。每个tsv 44具有沿y轴的预限定的长度、沿x轴的预限定的宽度(例如，直径)和预限定的其他结构特性(诸如侧壁角度)。此外，每个tsv 44被填充有具有合适的纹理、体积和子层的金属的合适类型(例如，铜合金)。例如，beol 17(沿y轴)比beol 18(针对如上所述具有较少的金属层)薄，并且因此，tsv 44b比tsv 44a短。类似地，tsv 44d比tsv 44c短(沿y轴)，并且可以包括：(i)不同的铜合金，和/或(ii)不同的宽度，用于在pc 22和sc 33b之间传导分别具有较高相应电流和/或电压的信号。
44.类似地，在一些实施例中，凸起19a和凸起19b都是类似的。在其他实施例中，至少两个凸起19a和凸起19b彼此不同，例如在分别沿y轴和x轴的长度和/或宽度上彼此不同，和/或在其一层或多层的类型上彼此不同。如针对tsv所描述的，每个凸起19的特征和结构基于通过其传导的电信号的性质被确定。
45.在一些实施例中，tsv和凸起的一些特征中的差异(例如，不同材料)需要不同的相应工艺操作，这增加了电子器件11的制造成本。其他差异，诸如不同凸起和/或tsv的在宽度中(沿x轴)的差异，可以使用相应的光刻掩模的适当设计被并入在相同工艺操作中。
46.在一些实施例中，电子器件11包括合适的衬底，诸如内插器或封装衬底的任何其他合适类型。在本示例中，衬底包括印刷的电路板(cb)衬底，在此被称为cb 12，其被配置为在电子系统的电子器件11和电子系统的外部电子器件(未示出)之间传导信号。电子器件11包括多个球55，多个球55被配置为在tsv 44和cb 12之间传导电信号。在本示例中，cb 12面向外部小芯片，例如sc 33d，并且球55被设置在cb 12和sc 33d之间。
47.在一些实施例中，球55由任何合适的(通常为焊接)材料制成，具有在约50μm与100μm之间的常规直径，并且使用任何合适的球栅阵列(bga)焊接工艺或任何其他合适的工艺被形成。在其他实施例中，代替球55，电子器件11可以包括被形成在cb 12和电子器件11的一个或多个外部小芯片之间的焊盘栅格阵列(lga)、引脚栅格阵列(pga)或任何其他合适类型的电端子。
48.注意，根据特定电子器件的处理和存储能力的规范，使用处理小芯片22和多个sram小芯片33的竖直三维(3d)集成提高了电子器件11的带宽和定制。在本示例中，电子器件11包括一个处理小芯片和四个sram小芯片33，但是在其他实施例中，另一电子器件可以包括以下中的至少一项：(i)多个处理小芯片、以及(ii)被设置在处理小芯片的两侧和/或不同侧上的不同数目的sram小芯片。例如，电子器件可以包括被堆叠在pc 22的第一侧上的三个sram小芯片33，以及被堆叠在电子器件的第二侧上的两个sram小芯片33。此外，两个或多个sram小芯片可以彼此不同，并且sram小芯片的定向(正面和背面)可以被改变，以便获得相应的电子器件所需的电特性。
49.为了说明由本发明的实施例解决的某些问题并且为了演示这些实施例在增强这种电子器件的性能中的应用，电子器件11的配置以示例的方式被提供。然而，本发明的实施例决不限于这种特定类型的示例性电子器件，并且在此描述的原理可以类似地被应用于其他类型的电子器件，例如在以下图2和3中示出的电子器件。
50.图2是根据在此描述的另一个实施例的电子器件21的示意性截面图。
51.在一些实施例中，电子器件21包括分别面向sc 33b和sc 33d的cb 12a和cb 12b。多个cb 12减小了传导电信号的至少一些所需的距离，并且因此，可以提高在电子器件21内被处理的数据的带宽和数据速率和/或在电子器件21和上面图1中提到的电子系统的外部器件之间传输的数据的带宽和数据速率。此外，电子器件21包括用于在(i)tsv 44以及(ii)cb 12a和cb 12b之间传导电信号的球55a和球55b。
52.在一些实施例中，与上述图1的电子器件11中的pc 22的定向相比，电子器件21的pc 22被翻转(颠倒)。此外，sc 33a、sc 33b和sc 33d的定向也被翻转。在这种配置中，pc 22和sc 33c被布置为面对面配置，sc 33a和sc 33b被布置为面对背配置，pc 22和sc 33a被布置为背对背配置，并且sc 33c和sc 33d也被布置为背对背配置。注意，在电子器件21的配置中，外部sram小芯片(例如，sc 33b和sc 33d)的beol 17分别面向cb 12a和cb 12d，这可以改变(例如，提高)在堆叠的小芯片和cb之间传导的信号中的至少一些信号的数据速率。
53.如上面图1所述，电子器件21可以包括堆叠在pc 22的每侧处的任何合适数目的sram小芯片33。
54.图3是根据在此描述的另一个实施例的、电子器件31的示意性截面图。
55.在一些实施例中，电子器件31(即，pc 22和sc 33a－33d)的小芯片的定向类似于电子器件21的小芯片的定向，但是在其他实施例中，小芯片的数目和/或小芯片的至少一个小芯片的定向可以被改变，如上图1和2中所述。
56.在一些实施例中，电子器件31分别包括六个cb 12a、12b、12c、12d、12e和12f(cb 12e和cb 12f以虚线示出)和六组球55a、55b、55c、55d、55e和55f(球55f以虚线示出)，用于电连接在cb和堆叠的小芯片之间。
57.在一些实施例中，每个cb 12面向堆叠的小芯片的相应面。cb 12a和cb 12b分别面对sc 33b和sc 33d，如上面图2所述，cb 12a和cb 12b的表面通常平行于sc 33b和sc 33d的beol的外表面，并且通常也平行于电子器件31的其他小芯片的外表面。
58.在一些实施例中，cb 12c和cb 12d的外表面通常与pc 22和sc 33a－33d的正面和背面正交，并且分别通过球55c和球55d电连接至电子器件31的处理小芯片和sram小芯片的一些或全部小芯片的beol。例如，(i)cb 12c经由球55c被电连接到pc 22以及sc 33b和sc 33d的beol，以及(ii)cb 12d经由球55d被电连接到pc 22的beol以及所有sram小芯片(例如sc 33a－33d)的beol。
59.在一些实施例中，cb 12e和cb 12f的外表面通常与pc 22和sc 33a－33d的正面侧和背面侧正交，并且分别通过球55e和球55f被电连接到电子器件31的所有beol。注意，cb 12e和cb 12f以虚线框被示出，因为它们沿xyz坐标系的z轴被定位，使得它们两者都位于图3的截面图的xy平面之外。例如，与堆叠的小芯片相比，cb 12e更靠近图3的截面图的观察者并且cb 12f更远离图3的截面图的观察者。
60.在一些实施例中，球55c－55f被设置在电子器件31的相应堆叠的小芯片的beol上，并且通常直接被连接到电子器件31的相应堆叠的小芯片的beol。在本公开的上下文中，术语“直接”是指小芯片和相应的球之间的连接而不使用tsv。注意，在所谓的直接连接中，电子器件31可以包括被设置的一个或多个层(例如，导电焊盘)：(i)在cb 12和相应的球55之间、以及(ii)在球55和相应的小芯片的beol之间。
61.在一些实施例中，与电子器件11和21中的一个或两者的配置相比，电子器件31的配置可以提高带宽和数据速率。多个(例如，六个)cb 12的集成缩短了用于传导信号的距离，并且因此还可以提高这种电子器件的信号完整性和/或功率完整性。此外，cb 12的配置和球55的配置可以根据处理和存储能力的规格以及在电子器件31中堆叠在一起的处理小芯片和sram小芯片的数目而被改变，如上面在图1和2中详细描述的。
62.为了说明由本发明的实施例解决的某些问题并且为了演示这些实施例在增强这种电子器件的性能中的应用，电子器件31的配置以示例的方式被提供。
63.然而，本发明的实施例决不限于这种特定类型的示例性电子器件，并且在此描述的原理可以类似地被应用于例如在以上图1和图2中示出的其他类型的电子器件，或者在其他合适类型的电子器件中使用任何其他合适的配置。
64.图4是示意性地示出根据在此描述的实施例的、用于制造电子器件31的方法的流程图。方法开始于sram小芯片形成操作100，其中产生sc 33(例如，sc33a－33d)，并且形成tsv 44和凸起19。注意，操作100以晶圆级(即，晶圆级)被执行，使得包括tsv 44的多个(例如，几十个或几百个)sram裸片被形成在以上图1中描述的晶圆(例如，衬底14)上，并且随
后，凸起19被形成在衬底14的表面和sram裸片的beol 17的表面上。在本公开和权利要求的上下文中，术语“sram裸片”是指在形成tsv 44和凸起19之后并且在切割晶圆和形成sc 33之前的sram小芯片。
65.在sram测试和分类操作102，测试和分类处理在晶圆的所有sram裸片上被执行，以便分类出完全功能(这里也称为“良好”)的sram裸片，并且分类出非功能或部分功能(这里也称为“不良”)的sram裸片。在一些实施例中，sram裸片通常具有存储器块的冗余，使得响应于标识出第一存储器块不起作用，可以将旨在存储在第一存储器块中的数据存储在不同的第二存储器块中。附加地或备选地，各种技术，诸如纠错码(ecc)，被应用于sram裸片。存储器块和ecc的冗余被使用以提高sram裸片的成品率(即，每个晶圆的良好sram裸片的数目)。
66.在一些实施例中，在测试和分类之后晶圆被切割，并且良好的sram裸片被进行处理以生产sram小芯片33，sram小芯片33被保留用于生产电子器件31。
67.在逻辑小芯片形成操作104，如以上操作100中针对sram裸片所描述的，旨在用于制造处理小芯片22的逻辑裸片在晶圆级上被生产，包括tsv 44的形成和凸起19的形成。
68.在逻辑测试和分类操作106，测试和分类过程被执行在晶圆的所有逻辑裸片上，以便分类出完全功能性(本文中也称为“良好”)的逻辑裸片，并且分类出且废弃非功能性或废弃部分功能性(本文中也称为“不良”)的逻辑裸片。
69.在一些实施例中，逻辑裸片中的至少一个逻辑裸片并且通常所有的逻辑裸片具有cpu核的冗余，使得旨在在第一cpu核中被处理的、变为不起作用的给定数据可以在相同的逻辑裸片的第二cpu核中被转移用于处理。cpu核冗余特征可以被使用于提高晶圆上逻辑裸片的成品率，如以上操作102中针对sram裸片所描述的。
70.在一些实施例中，在测试和分类之后晶圆被切割，并且良好的逻辑裸片被处理以产生处理小芯片22，处理小芯片22被保留用于产生电子器件31。
71.在3d集成操作108，被测产品pc 22和被测产品sc 33a－33d被堆叠在一起，如上面图3中详细示出和描述的电子器件31(不包括cb 12)的截面图所示。
72.在堆叠测试操作110，测试和分类过程在操作108中形成的堆叠的小芯片上被执行。在一些实施例中，存储器的冗余和cpu核中的冗余以及ecc技术被用于提高所测试的堆叠的小芯片的成品率。操作110结束于获得pc 22和sc 33a－33d的测试良好的堆叠的一个或多个单元，如以上图3所示。
73.在衬底集成操作112，球55被生产在pc 22的测试良好的堆叠上和sc 33a－33d的测试良好的堆叠上和/或在cb 12a－12f上，并且pc 22的测试良好的堆叠和sc 33a－33d的测试良好的堆叠与cb12a－12f被集成，以便生产电子器件31，电子器件31的结构和功能在以上图3中被描述。
74.在结束该方法的最终测试操作114，电子器件31被测试并且在成功通过测试后，电子器件31准备良好被使用在任何合适的电子系统中。
75.在其他实施例中，测试和分类操作(例如，操作102、106、110和114)中的至少一个操作可以部分地被执行(例如，对旨在被测试的裸片和/或小芯片和/或电子器件的所有或一些裸片和/或小芯片和/或电子器件执行一些测试)或可以被跳过，以便降低电子器件31的生产成本。
76.应当注意，上述实施例是以示例的方式被引用，并且本发明不限于上文具体被示出和被描述的内容。相反，本发明的范围包括上文描述的各种特征的组合和子组合两者，以及本领域技术人员在阅读前述描述时将想到的并且未在现有技术中公开的其变化和修改。通过引用并入本专利申请的文献被认为是本技术的整体部分，除了在这些并入的文献中以与本说明书中明确或隐含的定义冲突的方式定义任何术语的程度上，仅应考虑本说明书中的定义。

技术特征：

1.一种电子器件，包括：处理小芯片，所述处理小芯片被配置为处理数据并且具有第一侧和第二侧；一个或多个第一静态随机访问存储器sram小芯片，所述一个或多个第一静态随机访问存储器sram小芯片被设置在所述处理小芯片的所述第一侧上并且被配置为存储所述数据的第一部分；一个或多个第二sram小芯片，所述第二sram小芯片被设置在所述处理小芯片的所述第二侧上并且被配置为存储所述数据的第二部分；一个或多个第一电端子，所述一个或多个第一电端子被设置在所述处理小芯片的所述第一侧上并且被配置为电连接在所述处理小芯片的所述第一侧与所述一个或多个第一sram小芯片之间；以及一个或多个第二电端子，所述一个或多个第二电端子被设置在所述处理小芯片的所述第二侧上并且被配置为电连接在所述处理小芯片的所述第二侧与所述一个或多个第二sram小芯片之间。2.根据权利要求1所述的电子器件，进一步包括：一个或多个硅通孔tsv，所述一个或多个硅通孔tsv穿过所述处理小芯片的至少一部分被形成，并且被配置为在所述处理小芯片与所述第一电端子和所述第二电端子中的至少一个电端子之间传导电信号。3.根据权利要求2所述的电子器件，其中所述一个或多个第一sram小芯片至少包括第一给定sram小芯片和第二给定sram小芯片，并且其中所述第一给定sram小芯片包括：(i)第一给定侧，所述第一给定侧面对所述处理小芯片的所述第一侧并且被连接至所述一个或多个第一电端子、以及(ii)第二给定侧，所述第二给定侧面对堆叠在所述第一给定sram小芯片上的所述第二给定sram小芯片。4.根据权利要求3所述的电子器件，其中所述第一给定sram小芯片的所述第一给定侧被设置在所述一个或多个第一电端子上，所述一个或多个第一电端子被配置为在所述处理小芯片与所述第一给定sram小芯片之间交换所述数据的所述第一部分的至少一部分。5.根据权利要求3所述的电子器件，进一步包括：一个或多个第三电端子，所述一个或多个第三电端子被设置在所述第一给定sram小芯片的所述第二侧上，并且被配置为电连接在所述第一给定sram小芯片的所述第二侧和所述第二给定sram小芯片之间。6.根据权利要求3所述的电子器件，进一步包括：一个或多个给定tsv，所述一个或多个给定tsv穿过所述第一给定sram小芯片的至少一部分被形成，并且被配置为在所述处理小芯片与所述第一给定sram小芯片和所述第二给定sram小芯片中的至少一个给定sram小芯片之间传导电信号。7.根据权利要求6所述的电子器件，其中所述tsv中的至少一个tsv与所述给定tsv中的至少一个给定tsv彼此不同。8.根据权利要求7所述的电子器件，其中所述tsv中的所述至少一个tsv：(i)具有穿过所述处理小芯片的至少一部分的第一长度，(ii)具有沿所述处理小芯片的所述第一侧的第一宽度，以及(iii)包含在所述处理小芯片内具有第一体积的第一金属层，并且所述给定tsv中的所述至少一个给定tsv：(a)具有穿过所述第一给定sram小芯片的至少一部分的第二长度，(b)具有沿所述第一给定sram小芯片的第三侧的第二宽度，以及(c)包含在所述第一给定sram小芯片内具有第二体积的第二金属层，并且其中以下至少一项彼此不同：(1)所
述第一长度和所述第二长度、(2)所述第一宽度和所述第二宽度、(3)所述第一金属层和所述第二金属层、以及(4)所述第一体积和所述第二体积。9.根据权利要求3所述的电子器件，其中所述处理小芯片被形成在第一衬底上并且包括第一金属互连件，并且至少所述第一给定sram小芯片和所述第二给定sram小芯片被形成在第二衬底上并且包括第二金属互连件。10.根据权利要求9所述的电子器件，其中所述第一侧包括所述第一衬底的第一表面，并且所述第二侧包括所述第一金属互连件，并且其中所述第三侧包括：(i)所述第二衬底的第二表面、或(ii)所述第二金属互连件。11.根据权利要求1所述的电子器件，其中所述第一sram小芯片和所述第二sram小芯片包括第一数目的sram小芯片和第二数目的sram小芯片，其中所述第一数目和所述第二数目彼此不同。12.根据权利要求1所述的电子器件，其中所述第一sram小芯片和所述第二sram小芯片包括第一数目的sram小芯片和第二数目的sram小芯片，其中所述第一数目和所述第二数目彼此相等。13.根据权利要求1所述的电子器件，进一步包括以下至少一项：(i)第一电路板cb衬底，所述第一电路板cb衬底面对所述第一sram小芯片的第一外部sram小芯片、(ii)第二cb衬底，所述第二cb衬底面对所述第二sram小芯片的第二外部sram小芯片、以及(iii)一个或多个第三cb衬底，所述一个或多个第三cb衬底分别面对所述电子器件的一个或多个边缘，其中所述边缘中的至少一个边缘与所述第一侧、所述第二侧和第三侧中的至少一个侧正交。14.根据权利要求13所述的电子器件，进一步包括：第三电端子，所述第三电端子被设置在所述第一cb衬底、所述第二cb衬底和所述第三cb衬底中的至少一个cb衬底上，并且被配置为在以下项之间传导信号：(i)所述第一cb衬底、所述第二cb衬底和所述第三cb衬底中的至少一个cb衬底、以及(ii)以下至少一项：(a)所述处理小芯片、(b)所述第一sram小芯片中的一个或多个第一sram小芯片、以及(c)所述第二sram小芯片中的一个或多个第二sram小芯片。15.一种用于产生电子器件的方法，所述方法包括：在具有第一侧和第二侧的处理小芯片的第一侧上设置一个或多个第一静态随机访问存储器sram小芯片；在所述处理小芯片的所述第二侧上设置一个或多个第二sram小芯片；在所述处理小芯片的所述第一侧上设置一个或多个第一电端子，所述一个或多个电端子用于电连接在所述处理小芯片的所述第一侧与所述一个或多个第一sram小芯片之间；以及在所述处理小芯片的所述第二侧上设置一个或多个第二电端子，所述一个或多个第二电端子用于电连接在所述处理小芯片的所述第二侧与所述一个或多个第二sram小芯片之间。16.根据权利要求15所述的方法，进一步包括：穿过所述处理小芯片的至少一部分形成一个或多个硅通孔tsv，所述一个或多个硅通孔tsv用于在所述处理小芯片与所述第一电端子和所述第二电端子中的至少一个电端子之间传导电信号。
17.根据权利要求16所述的方法，其中设置所述一个或多个第一sram小芯片包括至少设置第一给定sram小芯片和第二给定sram小芯片，其中所述第一给定sram小芯片包括：(i)第一给定侧，所述第一给定侧被设置为面对所述处理小芯片的所述第一侧并且被连接到所述一个或多个第一电端子、以及(ii)第二给定侧，所述第二给定侧被设置为面对堆叠在所述第一给定sram小芯片上的所述第二给定sram小芯片。18.根据权利要求16所述的方法，进一步包括设置以下至少一项：(i)第一电路板cb衬底，所述第一电路板cb衬底面对所述第一sram小芯片的第一外部sram小芯片、(ii)第二cb衬底，所述第二cb衬底面对所述第二sram小芯片的第二外部sram小芯片、以及(iii)一个或多个第三cb衬底，所述一个或多个第三cb衬底分别面对所述电子器件的一个或多个边缘，其中所述边缘中的至少一个边缘与所述第一侧、所述第二侧和第三侧中的至少一个侧正交。19.根据权利要求18所述的方法，进一步包括：在所述第一cb衬底、所述第二cb衬底和所述第三cb衬底中的至少一个cb衬底上设置第三电端子，所述第三电端子用于在以下项之间传导信号：(i)所述第一cb衬底、所述第二cb衬底和所述第三cb衬底中的至少一个cb衬底、以及(ii)以下中的至少一项：(a)所述处理小芯片、(b)所述第一sram小芯片中的一个或多个第一sram小芯片、以及(c)所述第二sram小芯片中的一个或多个第二sram小芯片。20.根据权利要求15所述的方法，进一步包括测试以下至少一项：(i)所述处理小芯片、(ii)所述第一sram小芯片中的一个或多个第一sram小芯片、(iii)所述第二sram小芯片中的一个或多个第二sram小芯片、(iv)包括电连接到所述第一sram小芯片和所述第二sram小芯片中的至少一个sram小芯片的所述处理小芯片的堆叠、以及(v)电连接到所述堆叠的一个或多个电路板cb衬底。

技术总结

本公开的各实施例涉及处理小芯片和静态随机访问存储器(SRAM)小芯片的三维集成。一种电子器件，包括：(i)处理小芯片，其被配置为处理数据并且具有第一侧和第二侧、(ii)一个或多个第一静态随机访问存储器(SRAM)小芯片，其被设置在处理小芯片的第一侧上并且被配置为存储数据的第一部分、(iii)一个或多个第二SRAM小芯片，其被设置在处理小芯片的第二侧上并且被配置为存储数据的第二部分、(iv)一个或多个第一电端子，其被设置在处理小芯片的第一侧上并且被配置为电连接在处理小芯片的第一侧和第一SRAM小芯片之间、以及(v)一个或多个第二电端子，其被设置在处理小芯片的第二侧上并且被配置为电连接在处理小芯片的第二侧和第二SRAM小芯片之间。SRAM小芯片之间。SRAM小芯片之间。