一种结构简单的低功耗软启动电路的制作方法

1.本实用新型涉及软启动电路技术领域，特别涉及具有一种结构简单的低功耗软启动电路。

背景技术：

2.软启动是指在电源启动时，使电压从0缓慢地提升到额定电压的过程，整个过程平滑无冲击，不易损坏后续电路。由数字电路实现的软启动是通过调制输出脉冲的宽度输出占空比不断增大的pwm波。
3.现有的软启动电路结构比较复杂，功耗比较高。

技术实现要素：

4.针对现有技术中的上述不足，本实用新型提供了一种结构简单的低功耗软启动电路。
5.为了达到上述实用新型目的，本实用新型采用的技术方案为：
6.一种结构简单的低功耗软启动电路，包括：六十四位进制计数器、六十五位进制计数器和输出部分，所述六十四位进制计数器和所述六十五位进制计数器均与所述输出部分连接。
7.作为改进，所述六十四位进制计数器包括：时钟分频电路和上升沿检测电路，所述时钟分频电路与所述上升沿检测电路进行连接，所述时钟分频电路的内部设置有d触发器，所述d触发器共设置有六个，六个所述d触发器依次进行连接，所述上升沿检测电路的内部设置有所述d触发器和二输入与非门，所述d触发器与所述二输入与非门连接。
8.作为改进，所述六十五位进制计数器包括：所述时钟分频电路、所述上升沿检测电路和六十五进制计时器的控制部分，所述六十五进制计时器的控制部分内部设置有反相器、或非门和三输入与非门，所述或非门共设置有三个，其中两个所述或非门相互连接为rs锁存器a，另一个所述或非门和所述反相器分别与所述rs锁存器a中的所述或非门的输入端连接，所述rs锁存器a与所述三输入与非门的输入端连接。
9.作为改进，所述输出部分包括：所述三输入与非门和二输入与非门，所述三输入与非门的输出端与所述二输入与非门的输入端连接，所述二与非门的输出端与所述三输入与非门的输入端连接，所述三输入与非门和所述二输入与非门相互连接为rs锁存器b。
10.本实用新型的有益效果为：
11.本实用新型所提供的一种结构简单的低功耗软启动电路用最少的电路实现软启动，最大的优点就是结构简单。除了可以和其他电路共用的总时钟外，只用了一组触发器和几个门电路，这也使得输出波形非常干净，几乎没有毛刺。软启动结束后，由触发器构成的计数器在软启动结束后也会停止，使得功耗很低。另外，起始占空比可调，软启动时间可调。
附图说明
12.图1为本实用新型的结构示意图；
13.图2为图1中六十四位进制计数器结构示意图；
14.图3为图1中六十五位进制计数器结构示意图；
15.图4为图2中时钟分频电路结构示意图；
16.图5为图3中时钟分频电路结构示意图；
17.图6为图2中上升沿检测电路结构示意图；
18.图7为图3中上升沿检测电路结构示意图；
19.图8为图1中输出部分结构示意图；
20.图9为图1中六十五进制计时器的控制部分结构示意图；
21.图10为本实用新型的d触发器及其波形示意图；
22.图11为本实用新型的六十四进制计数器的波形示意图；
23.图12为本实用新型的时钟分频电路波形示意图；
24.图13为本实用新型的六十五进制计数器的波形示意图；
25.图14为本实用新型初值为56的六十五进制计数器的时钟分频部分(置位改为复位)示意图；
26.图15为本实用新型输出波形(占空比为10/64)示意图；
27.图16为本实用新型输出波形(占空比为11/64)示意图；
28.图17为本实用新型输出波形(占空比为62/64)示意图；
29.图18为本实用新型输出波形(占空比为63/64)示意图；
30.图19为本实用新型输出波形(占空比为64/64)示意图。
具体实施方式
31.为了使本实用新型的内容更容易被清楚地理解，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向，词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
32.如图1所示一种结构简单的低功耗软启动电路，包括：六十四位进制计数器、六十五位进制计数器和输出部分，所述六十四位进制计数器和所述六十五位进制计数器均与所述输出部分连接。
33.参考图2，所述六十四位进制计数器包括：时钟分频电路和上升沿检测电路，所述时钟分频电路与所述上升沿检测电路进行连接，所述时钟分频电路的内部设置有d触发器，所述d触发器共设置有六个，六个所述d触发器依次进行连接，所述上升沿检测电路的内部设置有所述d触发器和二输入与非门，所述d触发器与所述二输入与非门连接。
34.参考图3，所述六十五位进制计数器包括：所述时钟分频电路、所述上升沿检测电路和六十五进制计时器的控制部分，所述六十五进制计时器的控制部分内部设置有反相器、或非门和三输入与非门，所述或非门共设置有三个，其中两个所述或非门相互连接为rs锁存器a，另一个所述或非门和所述反相器分别与所述rs锁存器a中的所述或非门的输入端
连接，所述rs锁存器a与所述三输入与非门的输入端连接。
35.参考图6，所述输出部分包括：所述三输入与非门和二输入与非门，所述三输入与非门的输出端与所述二输入与非门的输入端连接，所述二与非门的输出端与所述三输入与非门的输入端连接，所述三输入与非门和所述二输入与非门相互连接为rs锁存器b。
36.如图2所示的六十四进制计数器，从bn《5:0》端可以读到计数结果。时钟分频电路通过异步计数器对基础时钟进行二分频、四分频、八分频、
……
、六十四分频，得到周期为六十四的时钟。(此部分可供其他电路使用，若已有分频好的时钟电路，则这部分可以省略。)后面接一个上升沿检测电路，每64个周期会使得cp_gwk_64输出一个周期的低电平，波形如图11所示。
37.参考图10所示的d触发器及其波形示意图，带三角符号的一端为d触发器的clk端，这一端要接入时钟信号，d触发器的每个时钟上升沿到来时，会将d端的值送至q端，d端的值取反送至qn端，我们将d触发器的qn端连接到d端，可以使q端的值在每个时钟上升沿到来时翻转一次，就可以得到周期为原来两倍的时钟(qn端也是)。set端和clr端分别为置位端和复位端，当set＝1时，q置一，qn清零。当clr＝1时，q清零，qn置一。set端和clr端不能同时为1。
38.如图2和图4所示的六十四进制计数器中的时钟分频电路中6个d触发器分别为d0、d1、d2、d3、d4和d5，每一个触发器的qn端连接到自己的d端，第一个d触发器的clk端接入时钟(这里以周期为1us的时钟cp_1us为例)，d0、d1、d2、d3和d4触发器的q端分别连接d1、d2、d3、d4和d5触发器的clk端。d0至d5这6个d触发器的q端输出的信号分别命名为bq《0》、bq《1》、bq《2》、bq《3》、bq《4》、bq《5》，qn端输出的信号分别命名为bn《0》、bn《1》、bn《2》、bn《3》、bn《4》、bn《5》。从bn《0》端可以得到周期两倍于clk端的时钟，即周期为2us的时钟，bn《1》端可以得到周期为4us的时钟，
……
，bn《5》端可以得到周期为64us的时钟。将bn《5》至bn《0》组合在一起，bn《5》为最高位，bn《0》为最低位，此时这6个d触发器构成六十四进制计数器，bn《5:0》的值即为当前的计时结果(波形如图2.5所示)。记到63之后，下个周期会从0重新开始。por信号接在这6个d触发器的set端，用来在上电时给d触发器一个初值，此处以初值为0为例。当por＝1时bn《5:.0》＝0，当por＝0时，此电路开始工作，bn《5:0》开始增大。
39.图2和图6为六十四进制计数器中的上升沿检测电路，d触发器为d6，d6的q端保存着上一周期bq《5》的值，d触发器d6的qn端连接一个与非门，与非门另一个输入端连接bq《5》，输出端的信号命名为cp_gwk_64，与非门的两个输入都为1时，输出才为0，即只有在上一周期的bn《5》为0，当前周期bn《5》为1时cp_gwk_64才为0，因此此电路可以检测bn《5》的上升沿，会在检测到上升沿时输出一个周期的低电平(负脉冲)。
40.图3所示的六十五进制计数器从an《5:0》端可以读到计数结果。第64个周期之后，cp_gwk_65会输出一个周期的低电平，这个低电平会通过控制部分使得计数器暂停一个周期，从而让计数器变为六十五进制计数器，波形如图14所示。
41.如图3和图5所示的六十五进制计时器里的时钟分频电路，这里时钟分频电路里的6个d触发器分别命名为d7、d8、d9、d10、d11、d12，它们q端输出的信号分别为aq《0》、aq《1》、aq《2》、aq《3》、aq《4》、aq《5》，qn端输出的信号分别为an《0》、an《1》、an《2》、an《3》、an《4》、an《5》。与六十四进制里的时钟分频电路不同的是，d7触发器的d端前面接的是一个控制电路。
42.如图3和图7所示的六十五进制计时器里的上升沿检测电路，检测aq《5》的上升沿，
d13触发器的d端接aq《5》，q端接nand2的一个输入端，nand2的另一个输入端接aq《5》，输出信号为cp_gwk_64。当且仅当上一个周期的aq《5》＝0，当前周期aq《5》＝1时，cp_gwk_65才为0，因此此电路可以检测an《5》的上升沿，会在检测到上升沿时输出一个周期的低电平(负脉冲)。
43.图8所示的输出部分，三输入与非门和二输入与非门分别为nand3和nand4，nand3三个输入信号分别为cp_gwk_65、por以及nand4的输出。nand4二个输入分别为nand3的输出和cp_gwk_64。nand4的输出作为最终的输出信号，命名为out。
44.cp_gwk_64每64个周期里会输出一个负脉冲；cp_gwk_65每65个周期里会输出一个负脉冲。por使得out初值为0，cp_gwk_64的负脉冲会将out置一，cp_gwk_65的负脉冲将out清零。因为两种负脉冲的周期不同，所以他们之间的间距会越来越大，置一和清零的间隔时间变得越来越长(即高电平时间变得越来越长)，通过这个原理就可以从out端得到占空比不断增大的pwm波。
45.图9为六十五进制计数器的控制部分，是一个rs锁存器b,por信号经过一个反相器inv0接在或非门nor1的一个输入端，nor1和nor2组成一个rs锁存器，nor1的输出端接给nor2的一个输入端，nor2的输出端接给nor1的另一个输入端。cp_gwk_65与cp_gwk_64经过或门nor0接在nor2的另一个输入端。nor2的输出端作为rs锁存器的输出，这个输出接在三输入与非门nand1的一个输入端，nand1的另外两个输入端为aq《0》和cp_gwk_65，nand1的输出为an_gwk《0》,送给六十五进制计数器的时钟分频部分。
46.por使得图9里的rs锁存器a初值为1，六十五进制计数器没有计满时，cp_gwk_65也为1，此时an_gwk《0》＝an《0》，时钟分频部分可以工作，an《5:0》每个周期加一，当an《5:0》计满时，aq《5》会出现上升沿，此时cp_gwk_64会产生一个周期低电平，这一个周期的低电平使得六十五进制计数器暂停计时，正因如此这个计数器的周期才从六十四变为六十五。
47.cp_gwk_64每64个周期里会输出一个负脉冲；cp_gwk_65每65个周期里会输出一个负脉冲，当两种负脉冲同时到来时，rs锁存器输出变为0，这个0使得计数器不再工作，cp_gwk_65不再输出负脉冲，out端永久置一，软启动结束。通过将计数器里的某几位触发器改为带复位端的触发器(如图14)，可以改变六十五进制计数器的初值，从而改变初值占空比，此时out端的占空比会从(64-56)/65开始。
48.图15-18为占空比分别为10/64、11/64、62/64、63/64、64/64时out端的波形，当两种脉冲同时来时，软启动结束。如果初始占空比为0，那么整个软启动时间为64*65个周期。
49.以上所述仅为本实用新型专利的较佳实施例而已，并不用以限制本实用新型专利，凡在本实用新型专利的精神和原则之内所做的任何修改、等同替换和改进等，均应包含在本实用新型专利的保护范围之内。

技术特征：

1.一种结构简单的低功耗软启动电路，其特征在于，包括：六十四位进制计数器、六十五位进制计数器和输出部分，所述六十四位进制计数器和所述六十五位进制计数器均与所述输出部分连接；所述六十四位进制计数器包括：时钟分频电路和上升沿检测电路，所述时钟分频电路与所述上升沿检测电路进行连接，所述时钟分频电路的内部设置有d触发器，所述d触发器共设置有六个，六个所述d触发器依次进行连接，所述上升沿检测电路的内部设置有所述d触发器和二输入与非门，所述d触发器与所述二输入与非门连接；所述六十五位进制计数器包括：所述时钟分频电路、所述上升沿检测电路和六十五进制计时器的控制部分，所述六十五进制计时器的控制部分内部设置有反相器、或非门和三输入与非门，所述或非门共设置有三个，其中两个所述或非门相互连接为rs锁存器a，另一个所述或非门和所述反相器分别与所述rs锁存器a中的所述或非门的输入端连接，所述rs锁存器a与所述三输入与非门的输入端连接。2.根据权利要求1所述的一种结构简单的低功耗软启动电路，其特征在于，所述输出部分包括：三输入与非门和二输入与非门，所述三输入与非门的输出端与所述二输入与非门的输入端连接，所述二与非门的输出端与所述三输入与非门的输入端连接，所述三输入与非门和所述二输入与非门相互连接为rs锁存器b。

技术总结

本实用新型提供了一种结构简单的低功耗软启动电路，包括：六十四位进制计数器、六十五位进制计数器和输出部分，所述六十四位进制计数器和所述六十五位进制计数器均与所述输出部分连接，本实用新型所提供的一种结构简单的低功耗软启动电路用最少的电路实现软启动，最大的优点就是结构简单。除了可以和其他电路共用的总时钟外，只用了一组触发器和几个门电路，这也使得输出波形非常干净，几乎没有毛刺。软启动结束后，由触发器构成的计数器在软启动结束后也会停止，使得功耗很低。另外，起始占空比可调，软启动时间可调。软启动时间可调。软启动时间可调。