一种采用MEMS电容阵列的电压比较法放大电路及其制作方法与流程

本发明属于硅微机械加工技术，具体涉及一种采用mems电容阵列的电压比较法放大电路及其制作方法。

背景技术：

随着物联网的发展，对mems传感器的需求也日益增长，当前又有许多传感器会采用电容式结构对环境因素进行检测，诸如气体传感器、测距传感器、超声成像传感器、电容式麦克风等等。但是电容结构mems传感器的输出信号往往极其微弱，往往需要采用放大电路进行放大信号。而对集成mems传感器于设备而言，体积小巧是其天生的一大优势，如果使用放大电路需要额外占据较大位置将会严重削弱mems传感器的优势。如若可以将放大电路与电容结构本身相结合，使得在检测的同时直接对信号进行放大，可以从最原始信号就得到更加灵敏的变化，并且不需要外部放大电路，从而节省空间。并且，通过比较的方法进行放大信号，可以通过控制所加信号的幅值来控制输出信号的最大幅值，令原本微弱的输出信号最大可达所加信号的最大幅值。另一方面，mems电容结构需要形成一个腔体，而腔体本身需要承受外界的各种外力影响，诸如工艺过程中的水流、气流等，当电容腔体表面积较大时，很容易受外力而塌陷甚至损坏。而且，表面积较大的成块图形容易在承受高温时受到应力、氢气释放等因素而起水泡引起表面破碎。采用电容阵列结构，可以使得在相同容值的前提下，令腔体更耐外力冲击，保持结构的稳定性。并且，即使承受了高温也能由于表面阵列分离的原因能够避免起水泡引起的表面破碎。

综上所述，采用mems电容阵列的电压比较法放大电路可以有效提高具有电容结构的传感器灵敏度和腔体稳定性。

技术实现要素：

本发明的目的在于提供一种mems电容阵列的电压比较法放大电路及其制作方法，可以应用于具有电容结构的传感器，提高其灵敏度和稳定性。

本发明中的mems电容阵列的电压比较法放大电路结构从下往上依次包括基底、下隔离层、下电极层、上隔离层、牺牲层、振膜层、上电极层、绝缘层；其中，基底的作用是支撑固定，其材料为硅片；下隔离层为下电极的支撑层，并起绝缘保护作用，其为sio2、sinx等绝缘材料；下电极层为电容阵列结构的一极，其材料为铝、多晶硅等导电物质；上隔离层用于隔离保护电容阵列结构，其为sio2、sinx等绝缘材料；牺牲层用来形成空腔，为振膜层的振动提供空间，其分布与下电极层圆形阵列相对应，其材料为al、cr等腐蚀选择比高的材料；振膜层为上电极层的支撑层，其振动时带动上电极层一起振动，并且也作为牺牲层释放时的通道，使腐蚀液能够进入；上电极层为单元直径略小于下电极层的电容阵列另一极，分布与下电极层相对应，两者共同组成一个可振动电容结构，也用以封上腐蚀孔洞，其材料为铝、多晶硅等导电物质；绝缘层用于保护上电极，并起绝缘保护作用。

该mems电容阵列的电压比较法放大电路的具体制作方法如下：

步骤a.采用化学气相沉积技术（cvd）、热氧化法或正硅酸乙酯（teos）热分解法在基底上制备厚度为200～1000nm的sio2薄膜，该sio2薄膜层即为下隔离层；

步骤b.在下隔离层上制备厚度为100～500nm的多晶硅或al薄膜，该多晶硅薄膜层即为下电极层；

步骤c.按照设计的圆形阵列的图案，对下电极层采用光刻刻蚀（litho-etch）；

步骤d.采用化学气相沉积技术（cvd）在电极层上制备厚度为200～1000的sio2薄膜，该sio2薄膜层即为上隔离层；

步骤e.在上sio2薄膜层上采用磁控溅射（fhr）制备厚度为0.5um～1.5um的al或cr等易腐蚀材料；

步骤f.通过光刻刻蚀方法（litho-etch）将腐蚀材料刻蚀成设计的圆形阵列分布；

步骤g.采用化学气相沉积技术（cvd）在牺牲层上继续制备厚度为0.5um～1um的sio2薄膜，作为振膜层；

步骤h.通过光刻刻蚀方法（litho-etch）将下振膜层刻蚀出腐蚀圆孔，腐蚀圆孔分布在牺牲层连接通道上方并围绕在圆形薄膜四周，使用腐蚀液对牺牲层进行腐蚀；

步骤i.在振膜层采用磁控溅射（fhr）制备0.2um～0.5um的al，作为上电极层，并将腐蚀圆孔封上；

步骤j.通过光刻刻蚀方法（litho-etch）将上电极层刻蚀成设计的圆形阵列分布，一个阵列作为一个单元，将四个单元按电桥电路连接；

步骤k.采用化学气相沉积技术（cvd）在上电极层上继续制备厚度为100nm～300nm的sinx薄膜，作为绝缘层。

附图说明

图1为电容阵列中单个电容单元示意图；

图2为电容阵列的制作方法流程图；

图3为放大电路的电路连接示意图；

图4为电容阵列排布示意图。

具体实施方式

以下结合具体实施例并参照附图内容，对本发明技术特征和实施步骤加以详细叙述说明，以便于理解。

本发明的电容阵列有单个电容连接而成，单个电容结构如图1所示，所对应由下至上依次为基底、下隔离层、下电极层、上隔离层、牺牲层、振膜层、上电极层、绝缘层；4个电容阵列的排布如图4所示，其等效电路图为图3所示。

该mems电容阵列的电压比较法放大电路的具体制作方法如下：

步骤a.采用化学气相沉积技术（cvd）在基底上制备厚度为200nm的sio2薄膜，该sio2薄膜层即为下隔离层；

步骤b.在下隔离层上制备厚度为200的多晶硅，该多晶硅薄膜层即为下电极层；

步骤c.按照设计的圆形阵列的图案，对下电极层采用光刻刻蚀（litho-etch）；

步骤d.采用化学气相沉积技术（cvd）在电极层上制备厚度为200的sio2薄膜，该sio2薄膜层即为上隔离层；

步骤e.在上sio2薄膜层上采用磁控溅射（fhr）制备厚度为1um的al；

步骤f.通过光刻刻蚀方法（litho-etch）将腐蚀材料刻蚀成设计的圆形阵列分布；

步骤g.采用化学气相沉积技术（cvd）在牺牲层上继续制备厚度为1um的sio2薄膜，作为振膜层；

步骤h.通过光刻刻蚀方法（litho-etch）将下振膜层刻蚀出腐蚀圆孔，腐蚀圆孔分布在牺牲层连接通道上方并围绕在圆形薄膜四周，使用腐蚀液对牺牲层进行腐蚀；

步骤i.在振膜层采用磁控溅射（fhr）制备0.2um的al，作为上电极层，并将腐蚀圆孔封上；

步骤j.通过光刻刻蚀方法（litho-etch）将上电极层刻蚀成设计的圆形阵列分布，一个阵列作为一个单元，将四个单元按电桥电路连接；

步骤k.采用化学气相沉积技术（cvd）在上电极层上继续制备厚度为100nm的sinx薄膜，作为绝缘层。

至此，已经结合附图对本发明进行了详细描述。依据以上描述，本领域技术人员应当对本发明所述制作多晶硅振膜的方法有了清楚的认识。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

技术总结

本发明的主要在于提供一种MEMS电容阵列的电压比较法放大电路及其制作方法，将放大电路与电容结构结合，直接在原电容基础上对信号进行放大，并且采用电容阵列的形式，是结构更加稳定，能够应用于具有电容结构的传感器。

技术研发人员：

陈曦;瞿涛;卓文君;王俊力;贾文章

受保护的技术使用者：

江苏西贝电子网络有限公司

技术研发日：

2017.10.26

技术公布日：

2018.04.27