MRAM读出放大器及筛选方法与流程

mram读出放大器及筛选方法
技术领域
1.本技术涉及寄存器技术领域，特别是关于一种使mram读出放大器及筛选方法。

背景技术：

2.mram的读出放大器(sense amplifier)是电路中的核心单元，对速度、精度、功耗的各方面要求很高。现常见的mram的读出放大器已有相对成熟的制作技术。但在大容量的mram芯片中，总有一小部分存储单元，它的电阻值差很小：对于1t1m的设计，某些单元的p态或ap态电阻可能与参考值非常接近；对于2t2m的设计，有些单元可能在某一个状态下左右电阻的差太小。这样的存储单元，实际上是不可靠的。在一个很广的工作温度范围内，提高读出放大器的精度有困难，况且噪声也会影响到电阻差值很小的读出结果。
3.其中，请参阅中国专利申请号cn201610079008.0揭露了下述一种mram读写电路中的读出放大器，该专利将差分电流输出部分的输入端，分别接上参考单元与存储单元，通过比较两输入端的电流以输出比较结果。然而，该案仍无法解决上述的读出放大器精度问题。

技术实现要素：

4.为了解决上述技术问题，本技术的目的在于，提供一种具有筛选功能的mram读出放大器及其筛选方法。
5.本技术的目的及解决其技术问题，是采用以下技术方案来实现的。
6.本技术提供一种读出放大器筛选磁性随机存储单元的方法，所述磁性随机存储单元包括输入电路与差分放大器，所述输入电路包括具有磁性随道结的的存储单元与参考电阻，其分别连接所述差分放大器的第一输入端与第二输入端，两组读操作控制开关分别连接至所述第一输入端与所述第二输入端，每一读操作开关包括读操作开关与开关管。所述方法包括：设定所述存储单元的写入状态，使得所述存储单元与所述参考电阻的电阻值为相异；设定相同的读电压至两个所述开关管的漏极；设定两个预充电信号至两个所述开关管的栅极，所述两个开关管获取所述两个预充电信号的电压大小关系，相反于所述存储单元与所述参考电阻的阻值大小关系，两个所述开关管的阻值形成相异，以调节两个所述开关管对所述第一输入端的输入电压与所述第二输入端的输入电压；通过所述差分放大器的输出，判断连接所述第一输入端的存储单元的已写入状态无法复现时，利用冗余电路取代所述第一输入端所连接的存储单元。
7.可选的，所述第一输入端与所述第二输入端分别设置有放大器切换开关，通过放大器控制信号切换开关状态，使所述差分放大器与存储单元及所述参考电阻之间形成电性导通或电性断开。
8.可选的，所述两组存储单元在写入操作时，所述第一输入端连接的存储单元的电阻，高于所述第二输入端连接所述参考电阻的电阻；在读操作时，所述第一输入端的输入电压低于所述第二输入端的输入电压。
9.可选的，所述两组存储单元在写入操作时，所述第一输入端连接的存储单元的电
阻，低于所述第二输入端连接所述参考电阻的电阻；在读操作时，所述第一输入端的输入电压高于所述第二输入端的输入电压。
10.可选的，所述冗余电路为一个以上的磁性随道结所形成。
11.可选的，所述参考电阻为高精度薄膜电阻电路构成。
12.可选的，所述参考电阻可被替换为具有磁性随道结的存储单元。
13.可选的，所述第二输入端连接的读操作控制开关，可被替代的连接为参考电压。
14.本技术还提供一种磁性随机存储单元的读出放大器，包括输入电路与差分放大器，其中，所述输入部分包括具有磁性随道结的存储单元与参考电阻，其分别连接所述差分放大器的二个输入端；所述差分放大器的二个输入端分别设置有两放大器切换开关，所述差分放大器的二个输入端分别设置有两放大器切换开关，其一所述放大器切换开关另一端电性连接读操作控制开关与存储单元，另一所述放大器切换开关另一端电性连接所述读操作控制开关与所述参考电阻，各所述放大器切换开关通过放大器控制信号切换开关状态，使所述差分放大器、所述读操作控制开关、所述存储单元与所述参考电阻之间，形成电性导通或电性断开；所述读操作控制开关包括读操作开关与开关管，所述开关管的栅极连接预充电信号端，漏极连接读电压，源极连接到所述读操作开关一端，所述读操作开关通过读激活信号的控制切换开关状态，使所述读操作控制开关与所述差分放大器及所述存储单元之间，形成电性导通或电性断开；所述存储单元包含磁性随道结和用于连接字线和位线的场效应管。
15.可选的，在筛选模式，各所述存储单元在写入操作时，所述二个输入端其一连接的存储单元的电阻，高于所述个二输入端另一连接的参考电阻的电阻；设定相同的读电压至两个所述开关管的漏极；设定两个预充电信号至两个所述开关管的栅极，所述两个开关管获取所述两个预充电信号的电压大小关系，相反于所述存储单元与所述参考电阻的阻值大小关系，两个所述开关管的阻值形成相异，以调节两个所述开关管对所述差分放大器的二个输入端；通过所述差分放大器的输出，判断连接所述存储单元的已写入状态无法复现时，利用冗余电路取代所述存储单元。
16.可选的，通过一连接所述磁性随机存储单元的分析电路，判断所述存储单元的已写入状态无法正确复现时，所述存储单元改连接至冗余电路，或是启用连接所述存储单元的冗余电路。
17.可选的，在正常模式，各所述开关管的栅极连接的预充电信号端为相同电位。当所述放大器切换开关为断开，所述磁性随机存储单元的行列解码器选中具体的行列位置后，所述读操作开关为连通，所述读电压通过所述开关管为被选中的存储单元进行预充电。当各所述放大器切换开关为连通，各所述读操作开关为断开，所述差分放大器复现所述存储单元的写入状态。
18.本技术mram读出放大器及筛选方法，其在差分放大器的输入端设置的复合控制开关，通过控制存储单元的预充电及差分放大器启用时机，有效的控制存储单元的读取操作，进而提升读出放大器的读取精度。另一方面，在mram生产过程中，通过对输入端以相异电位输入，结合差分放大器的复现情形，能有助于判定存储单元是否失效，以决定是否在寄存单元失效时替换为冗余单元，从而提升mram的生产良率。
附图说明
19.图1a为本技术实施例的mram读出放大器电路2t2m架构概念图；
20.图1b为本技术实施例的mram读出放大器电路1t1m架构概念图；
21.图2为本技术实施例的mram读出放大器电路2t2m架构概念图；
22.图3为本技术实施例的mram读出放大器电路1t1m/2t2m的替换架构示意图；
23.图4为本技术实施例的mram读出放大器的时序示意图；
24.图5为本技术实施例的mram读出放大器结合可调预充电选择电路示意图。符号说明
25.10：寄存器单元；20：差动放大器电路；21：第一反相器；22：第二反相器；31：第一磁隧道结；32：第二磁隧道结；41：节点；vdd：电源线；sl：源极线；bl：位线；rwl：读字线；wwl：写字线；n1：第一nmos晶体管；p1：第一pmos晶体管；n2：第二nmos晶体管；p2：第二pmos晶体管；n3：第一开关管；n4：第二开关管；n5：第三开关管；out：第一输出；out_n：第二输出；r：共享电阻。
具体实施方式
26.请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本技术具体实施例，其不应被视为限制本技术未在此详述的其它具体实施例。
27.以下各实施例的说明是参考附加的图式，用以例示本技术可用以实施的特定实施例。本技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本技术，而非用以限制本技术。
28.本技术的说明书和权利要求书以及上述附图中的述语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情形下可以互换。此外，术语“包括”和“具有”以及他譬的变形，意图在于覆盖不排他的包含。
29.本技术说明书中使用的术语仅用来描述特定实施方式，而并不意图显示本技术的概念。除非上下文中有明确不同的意义，否则，以单数形式使用的表达涵盖复数形式的表达。在本技术说明书中，应理解，诸如“包括”、“具有”以及“含有”等术语意图说明存在本技术说明书中揭示的特征、数字、步骤、动作或其组合的可能性，而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。
30.附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本技术不限于此。
31.在附图中，为了清晰、理解和便于描述，夸大设备、系统、组件、电路的配置范围。将理解的是，当组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
32.另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组
件上方或者下方，而不意指必须位于基于重力方向的顶部上。
33.为更进一步阐述本技术为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施例，对依据本技术提出的一种mram读出放大器及筛选方法，其具体结构、特征及其功效，详细说明如后。
34.图1a为本技术实施例的mram读出放大器电路2t2m架构概念图，图1b为本技术实施例的mram读出放大器电路1t1m架构概念图。本技术提供一种磁性随机存储单元的读出放大器，包括输入电路与差分放大器sa，其中，如图1b，所述输入部分连接具有磁性随道结的存储单元(mr1)与参考电阻rc，其分别连接所述差分放大器sa的二输入端(vin1，vin2)，或者如图1a，所述输入部分连接具有磁性随道结的两组存储单元(mr1，mr2)；所述二输入端分别设置有两放大器切换开关(t1，t2)，各所述放大器切换开关(t1，t2)另一端电性连接读操作控制开关与存储单元(mr1，mr2)，各所述放大器切换开关(t1，t2)通过放大器控制信号(sa_en)切换开关状态，使所述差分放大器sa与所述读操作控制开关及所述存储单元(mr1，mr2)之间，形成电性导通或电性断开；所述读操作控制开关包括读操作开关(t3，t4)与开关管(nm3，nm4)，所述开关管(nm3，nm4)的栅极连接预充电信号端(vclamp_bl和vclamp_blb)，漏极连接读电压(vread)，源极分别连接到所述读操作开关一端，所述读操作开关另一端连接差分放大器sa的输入端(vin1，vin2)，所述读操作开关通过读激活信号(re_en)的控制切换开关状态，使所述开关管(nm3，nm4)与所述差分放大器sa及所述存储单元mr1，mr2)之间，形成电性导通或电性断开；所述存储单元mr1，mr2)包含磁性随道结和用于连接字线和位线的场效应管。为便于示例，后续以2t2m架构进行解说。
35.图2为本技术实施例的mram读出放大器电路示意图。本技术的实施例中，差分放大器包括交叉连接的两个反相器，用以形成不平衡的触发器电路。两反相器的一端连接电源线vdd，两反相器另一端分别作为上述输入端(vin1，vin2)。
36.两反相器分别为nmos管nm1串联连接的pmos管pm3，及nmos管nm2串联连接的pmos管pm4的组合。nmos管nm1与pmos管pm3的栅极(gate)同时连接到另一反相器的输出端节点oa；nmos管nm2与pmos管pm4的栅极(gate)同时连接到另一反相器的输出端节点ob。两pmos管(pm1，pm2)作栅极相连，源极连接电源线vdd，漏极分别连接到两输出端(oa，ob)。两输出端节点(oa，ob)再通过反向器输出信号(soa，sob)，供锁存器(sr latch)作数值输出(data_out)。在一些实施例中，本技术所指的差分放大器适用于任一种差分放大器，不对此作任何限制。
37.图3为本技术实施例的mram读出放大器电路1t1m/2t2m的替换架构示意图。本技术的一实施例中，存储单元(mr1，mr2)分别的由磁性隧道结(mtj1，mtj2)结合位线开关管(ac1，ac2)形成，其两边分别连接有位线开关t5(j)与开关t7(j)，及位线开关t6(j)与开关t8(j)的组合。存储单元(mr1，mr2)末端还通过两源极线开关管(nm5，nm6)连接至接地，源极线开关管(nm5，nm6)的栅极连接读信号(re)，源极连接源极输出入信号(io_sl，io_slb)。位线开关t5(j)与开关t7(j)，及位线开关t6(j)与开关t8(j)的控制端分别连接位线(j)，位线开关管(ac1，ac2)的栅极则连接字线(i)。
38.读出放大器有两个输入点(io_bl和io_blb)。在2t2m的mram结构中，这两个输入点(io_bl和io_blb)分别通过列选择开关(mux)中的位线开关t5和t6连接到其中的一列j，由行解码器选择其中其中一行i，列j的两条源极线分别通过列选择开关(mux)中的源极线开
关连接读电路的两个开关管nm5和nm6，在进行读操作时，re信号控制nm5和nm6把两条源极线接地。在如图1b的1t1m的mram结构中，连接参考电阻rc的输入点(io_bl或io_blb)可以替换性的改连接到一个参考电压。
39.可选的，所述冗余电路为一个以上的磁性随道结所形成。
40.可选的，如图3所示，所述参考电阻为高精度薄膜电阻构成。
41.可选的，如图3的示意，制作过程中，存储单元结构(磁性隧道结mtj2与开关管ac2组成)，依据需求改替换为相同2t2m结构(磁性隧道结mtjx与开关管acx组成)或是改替换为1t1m结构(高精度薄膜电阻resistor与开关管acx组成)。或者，依据筛选结构改替用上述的冗余电路。
42.可选的，所述第二输入端连接的读操作控制开关，可被替代的连接为参考电压。
43.图4为本技术实施例的mram读出放大器的时序示意图。请同时参阅前述图示以利于理解。在读出放大器正常使用的情形包括：
44.先设定各所述开关管的栅极连接的预充电信号端(vclamp_bl和vclamp_blb)为相同电位。
45.设置放大器控制信号(sa_en)为禁止差分放大器sa输出的电位(例如：低电平)，使得所述放大器切换开关(t1、t2)为断开，oa和ob信号输出为高电平。
46.接着，所述磁性随机存储单元的行列解码器选中具体的行列位置期间，bit[j]为高电平，读激发信号(re_en)高电平，所述读操作开关(t3、t4)为连通，wl[i]电平由低到高，此时io_bl和io_blb根据单元阻态和参考电阻建立对应的初始预充电电压，即所述读电压(vread)通过所述开关(nm3，nm4)管为被选中的存储单元(mr1、mr2)进行预充电。
[0047]
将读激发信号(re_en)为低电平，两侧预充电通路断开。随后将放大器控制信号(sa_en)置为高电平，所述放大器切换开关(t1、t2)为连通，此时oa和ob形成两条放电通路，直到其中一侧电压低于vdd-vth(pm3或者pm4)值时，正反馈形成，所述差分放大器复现所述存储单元的写入状态，将oa和ob最终放大到可识别的高低逻辑信号，再由后面的sr latch锁存输出。
[0048]
本技术的读出放大器可适用于磁性随机存储单元生产时，对不良的存储单元进行筛选。此方法适用于前述图1a至图3结构的读出放大器。
[0049]
如图1b，以1t1m的电路架构为例，所述磁性随机存储单元包括输入电路与差分放大器sa，所述输入部分包括具有磁性随道结(mtj1)的存储单元(mr1)与参考电阻rc，其分别连接所述差分放大器sa的第一输入端vin1与第二输入端vin2。
[0050]
如图1a、图2与图3，以2t2m的电路架构为例，所述磁性随机存储单元包括输入电路与差分放大器sa，所述输入部分包括具有磁性随道结(mtj1，mtj2)的两组存储单元(mr1，mr2)，其分别连接所述差分放大器sa的第一输入端vin1与第二输入端vin2。
[0051]
在存储器制作过程中，通过读出放大器筛选流程包括：
[0052]
步骤(s110)：切断所述输入电路与所述差分放大器sa的电性连接。
[0053]
步骤(s120)：设定所述存储单元的写入状态，所述存储单元与所述参考电阻的的电阻值为相异；设定相同的读电压至两个所述开关管的漏极；设定两个预充电信号至两个所述开关管的栅极，所述两个开关管获取所述两个预充电信号的电压大小关系，相反于所述存储单元与所述参考电阻的阻值大小关系，两个所述开关管的阻值形成相异，以调节两
个所述开关管对所述第一输入端的输入电压与所述第二输入端的输入电压。
[0054]
在一些实施例中，在1t1m的架构里，设定相异的第一输入端vin1的输入电压io_bl与第二输入端vin2的输入电压io_blb，对所述存储单元(mr1)作预充电，其中所述第二输入端的输入电压io_blb为参考电压。之后，接通所述输入电路与所述差分放大器sa的电性连接，并断开所述第一输入端vin1与所述第二输入端vin2的输入电压(io_bl，io_blb)。
[0055]
在一些实施例中，在1t1m的架构里，所述存储单元(mr1在写入操作时，所述第一输入端vin1(io_bl)连接的存储单元mr1的电阻，高于所述第二输入端vin2(io_blb)连接的参考电阻rc的电阻。接着，设定一个差值使得vclamp_bl《vclamp_blb，从而使所述第一输入端vin1的输入电压io_bl低于所述第二输入端vin2的输入电压io_blb，再进行读操作。在这样的配置下，连接io_bl的mtj的电阻，必须高于另一侧参考电阻rc的电阻一定的阈值，才可以复现之前写入的状态。
[0056]
在一些实施例中，在1t1m的架构里，所述存储单元(mr1)在写入操作时，所述第一输入端vin1(io_bl)连接的存储单元mr1的电阻，低于所述第二输入端vin2(io_blb)连接的参考电阻rc的电阻。接着，设定一个差值使得vclamp_bl》vclamp_blb，从而使所述第一输入端vin1的输入电压io_bl高于所述第二输入端vin2的输入电压io_blb，再进行读操作。在这样的配置下，连接io_bl的mtj的电阻，必须低于另一侧的参考电阻rc电阻一定的阈值，才可以复现之前写入的状态。
[0057]
在一些实施例中，在2t2m的架构里，设定相异的第一输入端vin1的输入电压io_bl与第二输入端vin2的输入电压io_blb，对所述两组存储单元(mr1，mr2)作预充电，其中所述第二输入端的输入电压io_blb为参考电压。之后，接通所述输入电路与所述差分放大器sa的电性连接，并断开所述第一输入端vin1与所述第二输入端vin2的输入电压(io_bl，io_blb)。
[0058]
在一些实施例中，在2t2m的架构里，所述两组存储单元(mr1，mr2)在写入操作时，所述第一输入端vin1(io_bl)连接的存储单元mr1的电阻，高于所述第二输入端vin2(io_blb)连接的存储单元mr2的电阻。接着，设定一个差值使得vclamp_bl《vclamp_blb，从而使所述第一输入端vin1的输入电压io_bl低于所述第二输入端vin2的输入电压io_blb，再进行读操作。在这样的配置下，连接io_bl的mtj的电阻，必须高于另一侧的电阻一定的阈值，才可以复现之前写入的状态。
[0059]
在一些实施例中，在2t2m的架构里，所述两组存储单元(mr1，mr2)在写入操作时，所述第一输入端vin1(io_bl)连接的存储单元mr1的电阻，低于所述第二输入端vin2(io_blb)连接的存储单元mr2的电阻。接着，设定一个差值使得vclamp_bl》vclamp_blb，从而使所述第一输入端vin1的输入电压io_bl高于所述第二输入端vin2的输入电压io_blb，再进行读操作。在这样的配置下，连接io_bl的mtj的电阻，必须低于另一侧的电阻一定的阈值，才可以复现之前写入的状态。
[0060]
步骤(s130)：通过所述差分放大器sa的输出，判断连接所述第一输入端vin1的存储单元mr1的已写入状态无法复现时，利用冗余电路取代所述第一输入端vin1所连接的存储单元mr1。
[0061]
可选的，所述第一输入端的输入电压io_bl为参考电压时，或者所述第一输入端vin1连接参考电阻rc，则改由冗余电路取代所述第二输入端vin2所连接的存储单元mr2。
[0062]
上述任一种存储单元的读操作，如果不能复现之前写入的状态，则判定存储单元(mr1/mr2)失效，即使用冗余电路进行替换。
[0063]
在一些实施例中，所述冗余电路为一个以上的磁性随道结所形成。
[0064]
在本技术的实施例中，在2t2m的架构里，所述第一输入端vin1与所述第二输入端vin2分别设置有放大器切换开关(t1、t2)，通过放大器控制信号(sa_en)切换开关状态，使所述差分放大器sa与所述两组存储单元(mr1，mr2)之间形成电性导通或电性断开。在1t1m的架构里，所述两组存储单元(mr1，mr2)任一者可替换为上述的参考电阻rc。
[0065]
图5为本技术实施例的可调预充电选择电路示意图。在一些实施例中，前述读出放大器(sense amplifier,sa)可结合筛选电路以形成可调预充电选择电路。此结构包括：低压差线性稳压器(low dropout regulator)、筛选开关(screen switch)、读出放大器sa、列选择器(column selector)、字线电源(word line power)、行解码器(row decoder)、mram阵列。所述mram阵列设置多数个存储单元，通过列选择器与行解码器选择要写入或读取数据的存储单元。其中，低压差线性稳压器输出预充电电压及其校准电位(vclamp,vclamp_trim)至筛选开关。筛选开关通过激活信号(screen_en)决定是否启用筛选功能。未启动筛选功能时，输出至读出放大器的二预充电信号(vclamp_bl,vclamp_blb)为相同电位。若为启用筛选，则依据数据(data)配合先前的预充电电压及其校准电位(vclamp,vclamp_trim)，输出相异电位的二预充电信号(vclamp_bl,vclamp_blb)至读出放大器。读出放大器sa即依据前述操作，就被选中的存储单元进行测试与筛选。
[0066]
本技术mram读出放大器及筛选方法，其在差分放大器的输入端设置的复合控制开关，通过控制存储单元的预充电及差分放大器启用时机，有效的控制存储单元的读取操作，进而提升读出放大器的读取精度。另一方面，在mram生产过程中，通过对输入端以相异电位输入，结合差分放大器的复现情形，能有助于判定存储单元是否失效，以决定是否在寄存单元失效时替换为冗余单元，从而提升mram的生产良率
[0067]“在本技术的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
[0068]
以上所述，仅是本技术的具体实施例而已，并非对本技术作任何形式上的限制，虽然本技术已以具体实施例揭露如上，然而并非用以限定本技术，任何熟悉本专业的技术人员，在不脱离本技术技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本技术技术方案的内容，依据本技术的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本技术技术方案的范围内。

技术特征：

1.一种读出放大器筛选磁性随机存储单元的方法，所述读出放大电路包括输入电路与差分放大器，所述输入电路包括具有磁性随道结的存储单元与参考电阻，其分别连接所述差分放大器的第一输入端与第二输入端，两组读操作控制开关分别连接至所述第一输入端与所述第二输入端，每一读操作开关包括读操作开关与开关管，其特征在于，所述方法包括：设定所述存储单元的写入状态，使得所述存储单元与所述参考电阻的电阻值为相异；设定相同的读电压至两个所述开关管的漏极；设定两个预充电信号至两个所述开关管的栅极，所述两个开关管获取所述两个预充电信号的电压大小关系，相反于所述存储单元与所述参考电阻的阻值大小关系，两个所述开关管的阻值形成相异，以调节两个所述开关管对所述第一输入端的输入电压与所述第二输入端的输入电压；通过所述差分放大器的输出，判断连接所述第一输入端的存储单元的已写入状态无法复现时，利用冗余电路取代所述第一输入端所连接的存储单元。2.如权利要求1所述读出放大器筛选磁性随机存储单元的方法，其特征在于，所述第一输入端与所述第二输入端分别设置有放大器切换开关，通过放大器控制信号切换开关状态，使所述差分放大器与所述存储单元及所述参考电阻之间形成电性导通或电性断开。3.如权利要求1所述读出放大器筛选磁性随机存储单元的方法，其特征在于，所述存储单元在写入操作时，所述第一输入端连接的存储单元的电阻值，高于所述第二输入端连接所述参考电阻的电阻值；在读操作时，所述第一输入端的输入电压低于所述第二输入端的输入电压；或者，所述存储单元在写入操作时，所述第一输入端连接的存储单元的电阻值，低于所述第二输入端连接所述参考电阻的电阻值；在读操作时，所述第一输入端的输入电压高于所述第二输入端的输入电压。4.如权利要求1所述读出放大器筛选磁性随机存储单元的方法，其特征在于，所述参考电阻为高精度薄膜电阻构成，或者，所述参考电阻可被替换为具有磁性随道结的存储单元。5.如权利要求1所述读出放大器筛选磁性随机存储单元的方法，其特征在于，所述第二输入端连接的读操作控制开关，可被替代的连接为参考电压。6.一种磁性随机存储单元的读出放大器，包括输入电路与差分放大器，其特征在于，所述输入部分包括具有磁性随道结的存储单元与参考电阻，其分别连接所述差分放大器的二个输入端；所述差分放大器的二个输入端分别设置有两放大器切换开关，其一所述放大器切换开关另一端电性连接读操作控制开关与存储单元，另一所述放大器切换开关另一端电性连接另一读操作控制开关与所述参考电阻，各所述放大器切换开关通过放大器控制信号切换开关状态，使所述差分放大器、所述读操作控制开关、所述存储单元与所述参考电阻之间，形成电性导通或电性断开；所述读操作控制开关包括读操作开关与开关管，所述开关管的栅极连接预充电信号端，漏极连接读电压，源极连接到所述读操作开关一端，所述读操作开关通过读激活信号的控制切换开关状态，使所述读操作控制开关与所述差分放大器、所述存储单元之间，形成电性导通或电性断开；
所述存储单元包含磁性随道结和用于连接字线和位线的场效应管。7.如权利要求6所述磁性随机存储单元的读出放大器，其特征在于，在筛选模式，各所述存储单元在写入操作时，所述二个输入端其一连接的存储电阻，高于所述个二输入端另一连接的参考电阻的电阻；设定相同的读电压至两个所述开关管的漏极；设定两个预充电信号至两个所述开关管的栅极，所述两个开关管获取所述两个预充电信号的电压大小关系，相反于所述存储单元与所述参考电阻的阻值大小关系，两个所述开关管的阻值形成相异，以调节两个所述开关管对所述差分放大器的二个输入端；通过所述差分放大器的输出，判断连接所述存储单元的已写入状态无法复现时，利用冗余电路取代所述存储单元。8.如权利要求6所述磁性随机存储单元的读出放大器，其特征在于，在正常模式，各所述开关管的栅极连接的预充电信号端为相同电位；当所述放大器切换开关为断开，所述磁性随机存储单元的行列解码器选中具体的行列位置后，所述读操作开关为连通，所述读电压通过所述开关管为被选中的存储单元进行预充电；当各所述放大器切换开关为连通，各所述读操作开关为断开，所述差分放大器复现所述存储单元的写入状态。9.如权利要求6所述磁性随机存储单元的读出放大器，其特征在于，所述参考电阻为高精度薄膜电阻构成，或者，所述参考电阻可被替换为具有磁性随道结的存储单元。10.如权利要求6所述磁性随机存储单元的读出放大器，其特征在于，另一所述放大器切换开关连接的读操作控制开关，可被替代的连接为参考电压。

技术总结

本申请提供一种MRAM读出放大器及筛选方法，其在差分放大器的输入端设置复合的开关控制机制，控制存储单元的预充电及差分放大器启用时机，有效的复现存储单元的写入状态。另一方面，在MRAM生产过程中，通过对输入端以相异电位输入，结合差分放大器的复现情形，能有助于判定存储单元是否失效，并于失效时通过冗余单元作替换，较能有效提升MRAM的生产良率。较能有效提升MRAM的生产良率。较能有效提升MRAM的生产良率。