首页 > 专利查询

第二章计算方法和运算器(六)

四川警安职业学院标准教案纸

制作智能卡

课程名称

计算机组成原理（第十讲）

任课教师

陈平

授课时间

地点

多媒体

授课班级

人数

教学目标

1. 1.掌握不带符号的阵列乘法器逻辑图及原理

2. 2.掌握带符号的阵列乘法器逻辑图及原理

教学重点

1. 阵列乘法器逻辑图及原理

教学难点

1. 对2求补电路图与原理

教学时数

2节

清理废旧钢筋

教学方法

讲授法、演示法、实践操作法

教学手段

多媒体教学

教学内容：

第二章计算方法和运算器（六）

2.3.3 阵列乘法器

硬件乘法器的常规设计是适用“串行移位”和“并行加法”相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，执行一次乘法的时间至少是执行一次加法时间的n倍，不能满足科学技术对高速乘法所提出的要求。自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器，提供了极快的速度。

1．不带符号的阵列乘法器

设有两个不带符号的十进制整数：

A = am-1…a1a0

B = bn-1…b1b0

它们的数值分别为a和b，则

m-1 n-1

智能公话 a = ∑ ai2i b = ∑ bj2j

i＝0 j=0

在十进制乘法中，被乘数A与乘数B相乘，产生 m + n 位乘积 P；

P = pm+n-1…p1p0

乘积P的数值为

m-1 n-1 m-1 n-1 m+n-1

P =ab+( ∑ ai2i)( ∑bj2j)= ∑ ∑ aibj2i+j = ∑ pk2k

i＝0 j=0 i=0 j=0 k=0

图 2-9 为 m 位 × n 位不带符号的阵列乘法器逻辑框图。

每一个部分乘积项 aibj (位积)叫做一个被加数。这 m × n杜邦导电银浆个被加数{ aibj | 0≤i≤m-1 和 0≤j≤n-1 }可以用 m × n 个“与”门并行地产生，如图2-9上半部所示。

图2-9 m 位 × n 位不带符号的阵列乘法器逻辑框图

现在以5位乘5位不带符号的阵列乘法器( m = n = 5 )为例来说明并行阵列乘法器的基本原理。实现这个乘法过程所需要的操作如下所示。

a4 a3 a2 a1 a0 = A

× b4 b3 b2 b1 b0 = B

a4b0 a3b0 a2b0 a1b0 a0b0

a4b1 a3b1 a2b1 a1b1 a0b1

a4b2 a3b2 a2b2 a1b2 a0b2

a4b3 a3b3 a2b3 a1b3 a0b3

+ a4b4 a3b4 a2b4 a1b4 a0b4

P8 P7 P6 P5勺铲 P4 P3 P2 P1 P0

图2-10 5位×5位不带符号的阵列乘法器逻辑电路图图2-10为 5 位 × 5 位不带符号的阵列乘法器的逻辑电路图，其中FA是我们前面讲过的5位×5位一位全加器，FA的斜线方向为进位输出，竖线方向为和输出，而所有被加数项的排列和前述 A×B = P 乘法过程中的被加数矩阵相同。图中阵列中最后一行构成了一位行波进位加法器，其时间延迟为(n - 1)2T。当然，为了缩短加法时间，最下一行的行波进位加法器也可以用先行进位加法器来代替。

这种乘法器要实现 n 位 × n 位时，需要 n ( n-1) 个全加器和 n2 个“与”门。该乘法器的总的乘法时间可以估算如下：

令Ta为“与门”的传输延迟时间，Tf为全加器(FA)的进位传输延迟时间，假定用2级“与非”逻辑或者“与或非”接线逻辑来实现 FA 的进位链功能，那么，Ta = Tf = 2T。从图2-11可见，最坏情况下的延迟途径，即是沿着矩阵最右边的对角线和最下面的一行。因而得到 n位× n位不带符号的阵列乘法器的总的乘法时间为：

tm = Ta+[(n - 1) + (n - 1)] × Tf = 2T + (2n - 2)×2T = (4n - 2)T (2.3.7)

2．带符号的阵列乘法器

对带符号的阵列乘法器的结构来说，按其所用的数的表示方法而有所不同。

图2-11为算术运算部件设计中经常用到的求补电路，其逻辑表达式如下：

c-1 = 0 ci = ai + c i-1

a*i = a i ⊕ E c i-1

在对2求补时，令A = an…a1a0是给定的(n + 1)位带符号的数，要求确定它的补码形式。进行求补的方法就是从数的最右端a0开始，由右向左，直到到第一个“1”。

图2-11 对2求补器电路图

例如ai = 1。这样，ai 以右的每一个输入位，包括ai自己，都保持不变，而 i 以左的每一个输入位都求反，即1变0，0变1。鉴于此，横向链式线路中的第i扫描级的输出Ci为1的条件是：第i级的输入位ai = 1，或者第i级链式输入(即第i - 1级的输出Ci - 1)Ci - 1 = 1。另外，最右端的起始链式输入C - 1必须永远置成“0”。当控制信号线E为“1”时，启动对2求补的操作；当控制信号线E为“0”时，输出将和输入相等。显然，我们可以利用符号位来作为控制信号。

例如，在一个4位的对2求补器中，如果输入数为1010，那么输出数应是0110，其中从右算起的第2位，就是所遇到的第一个“1”的位置。用这种对2求补器来转换一个(n + 1)位带符号的数，所需的总时间延迟为

tTC = n×2T + 5T = (2n + 5)T

其中每个扫描级需2T延迟，而5T则是由于“与”门和“异或”门引起的。

图2-12 (n + 1)位×(n + 1)位带求补器的阵列乘法器逻辑方框图

图2-12示出了(n + 1)位×(n + 1)位带求补器的阵列乘法器逻辑方框图。通常，把包含这些求补级的乘法器又称为符号求补的阵列乘法器。在这种逻辑结构中，共使用了三个求补器。其中两个算前求补器的作用是：将两个操作数A和B在被不带符号的乘法阵列燃煤烤箱(核心部件)相乘以前，先变成正整数。而算后求补器的作用则是：当两个输入操作数的符号不一致时，把运算结果变换成带符号的数。

设A = anan-1…a1a0和B = bnbn-1…b1b0均为用定点表示的(n + 1)位带符号整数。由图2-12看到，在必要的求补操作以后，A和B的码值输送给n位×n位不带符号的阵列乘法器，并由此产生2n位乘积：

A × B = P = p2n-1…p1p0

P2n = an⊕bn

其中，P2n为符号位。

图2-12所示的带求补级的阵列乘法器既适用于原码乘法，也适用于间接的补码乘法。不过在原码乘法中，算前求补和算后求补都不需要，因为输入数据都是立即可用的。而间接的补码阵列乘法却需要使三个求补器。为了完成所必须的求补与乘法操作，时间大约比原码阵列乘法增加1倍。

作业

1. 阐述求补器的工作原理

2. 简述带符号的阵列乘法器的工作原理

教学反馈

本文发布于:2024-09-22 15:47:46，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/4/101288.html

上一篇：4位加减法并行运算电路(包括拓展8位)

下一篇：2015数字逻辑复习题

标签：乘法器求补乘法带符号进位教学

留言与评论（共有 0 条评论）

第二章 计算方法和运算器(六)

第二章计算方法和运算器(六)