4位加减法并行运算电路(包括拓展8位)

二○一二~二○一三学年 第一学期
电子信息工程系
脉冲数字电路课程设计
  报告书
回铃音
班    级:    电子信息工程(DB)1004班   
课程名称:      脉冲数字电路课程设计     
学  时:加工pcb板            1 周             
学生姓名:播放路                               
学    号:                               
****            ***             
  二○一二年 九 月

一、设计任务及主要技术指标和要求
设计目的
1.掌握加/减法运算电路的设计和调试方法。
2.学习数据存储单元的设计方法。
3.熟悉集成电路的使用方法。
设计的内容及主要技术指标
1.设计4位并行加/减法运算电路。
2.设计寄存器单元。
3.设计全加器工作单元。
4.设计互补器工作单元。
5.扩展为8位并行加/减法运算电路(选作)。
设计的要求
1.微型音箱根据任务,设计整机的逻辑电路,画出详细框图和总原理图。
2.选用中小规模集成器件(如74LS系列),实现所选定的电路。提出器材清单。
3.检查设计结果,进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图
方案的总体设计
步骤一短程蒸馏器  因为参与运算的两个二进制数是由同一条数据总线分时串行传入,而加法运算的时候需要两个数的并行输入。所以需要两个寄存器分别通过片选信号,依次对两个二进制进行存储,分别在寄存器的端口将两个4位二进制数变成并行输出;
步骤二  为了便于观察置入两个4位二进制数的数值大小,根据人们的习惯,在寄存器的输出端,利用两个七段译码器将二进制数转化为十进制数;
步骤三  通过开关选择加/减运算方式;
步骤四  若选择加法运算方式,对所置入数送入加法运算电路进行运算;
        即:          【十进制:电子管功放电路
      又或:        【十进制:
步骤五  若选择减法运算方式,对所置入数送入减法运算电路进行运算;
即:          【十进制:
      又或:    【十进制:
步骤六  为了便于观察最后的计算结果,以及对最后的计算结果的正确性能做出快速的判断,根据人们的习惯,同上,将计算出的结果输入七段译码器进行译码显示。
方案的讨论
【细节一】  用片选信号Load A / Load B控制寄存器的时候,片选信号可以由数字开关实现,也可以由时序脉冲实现,考虑到实际器件中的运用,选择数字开关作为片选信号。
【细节二】 寄存器应设置有初始化置零端口)功能,能对运算进行置零处理,增强对加/减寄存器的控制。

本文发布于:2024-09-22 17:22:35,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/4/101287.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:运算   设计   电路   进行   减法   二进制   加法
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议