在数字系统中，加法器是最基本的运算单元。任何二进制算术运算，一般都是按一定规则通过基本的加法操作来实现的。1．二进制十进制中采用了0，1，2，…，9十个数码，其进位规则是“逢十进一”。当若干个数码并在一起时，处在不同位置的数码，其值的含义不同。例如373可写成二进制只有0和1两个数码，进位规则是“逢二进一”，即1+1=10(读作“壹零”，而不是十进制中的“拾”)。0和1两个数码处于不同数位时，它们所代表的数值是不同的。例如10011这个二进制数，所表示的大小为这样，就可将任何一个二进制数转换为十进制数。反过来，如何将一个十进制数转换为等值的二进制数呢？由上式可见，，，，分别为相应位的二进制数码1或0。它们可用下法求得。变速箱取力器
19用2去除，得到的余数就是；其商再连续用2去除，得到余数，，，，直到最后的 商等于0为止，即
2 | 1 9 | 余数 |
| | |
2 | 亨润成型机炮筒公司9 | ……………………………….余1(d0) |
| | |
2 | 4 | ………………………………余1(d1) |
| 城市三维建模 | |
2 | 2 | ……………………………….余0(d2) |
| | |
2 | 1 | ……………………………….余0(d3) |
| 0 | …………………………… …余1(dlw24-40.54) |
| | |
所以
可见，同一个数可以用十进制和二进制两种不同形式表示，两者关系如表8-13所示。
表8-13 十进制和二进制转换关系
十进制 | 二进制 | 十进制 | 二进制 |
0 | 0 | 8 | 1000 |
1 | 1 | 9 | 1001 |
2 | 10 | 10 | 1010 |
3 | 11 | 11 | 1011 |
4 | 100 | 12 | 1100 |
5 | 101 | 13 | 1101 |
6 | 110 | 14 | 1110 |
7 | 111 | 15 | 1111 |
| | | |
2．半加器
实现两个一位二进制数加法运算的电路称为半加器。若将A、B分别作为一位二进制数，S表示A、B相加的“和”，C是相加产生的“进位”，半加器的真值表如表8-14所示。
由表8-14可直接写出
半加器可以利用一个集成异或门和与门来实现，如图8-40(a)所示。图8-40(b)是半加器的逻辑符号。
表8-14 半加器真值表
A | B | S | C |
0 | 0 | 液化气燃烧器0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
| | | |
图8-40 半加器逻辑图及其逻辑符号
3．全加器
对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路称为全加器。由此可知，全加器有三个输入端，二个输出端，其真值表如表8-15所示。其中Ai、Bi分别是被加数、加数，Ci–1是低位进位，Si为本位全加和，Ci为本位向高位的进位。
由真值表可分别写出输出端Si和Ci的逻辑表达式
和的逻辑表达式中有公用项，因此，在组成电路时，可令其共享同一异或门，从而使整体得到进一步简化。一位全加器的逻辑电路图和逻辑符号如图8-41所示。
图8-41 全加器逻辑图及其逻辑符号
多位二进制数相加，可采用并行相加、串行进位的方式来完成。例如，图8-42所示逻辑电路可实现两个四位二进制数和的加法运算。
图8-42 四位串行加法器环保电镀
由图8-42可以看出，低位全加器进位输出端连到高一位全加器的进位输入端，任何一位的加法运算必须等到低位加法完成时才能进行，这种进位方式称为串行进位，但和数是并行相加的。这种串行加法器的缺点是运行速度较慢。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议