一种带锁存功能的比较器

著录项
  • CN201710961294.8
  • 20171015
  • CN107809227A
  • 20180316
  • 长沙方星腾电子科技有限公司
  • 不公告发明人
  • H03K5/24
  • H03K5/24

  • 湖南省长沙市长沙高新开发区桐梓坡西路408号麓谷林语小区F19栋1804
  • 湖南(43)
摘要
本发明提供了一种带锁存功能的比较器,属于半导体集成电路技术领域。包括:第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第四NMOS晶体管N4;本发明的带锁存功能的比较器和传统的比较器电路相比,在不增加器件的基础上,引入了由第二PMOS晶体管P2、第三PMOS晶体管P3、第二NMOS晶体管N2、第三NMOS晶体管N3构成的锁存回路。与现有的比较器电路相比,本发明的比较器输出稳定,不容易受电源电压、环境温度等外部干扰,大大提升了比较器的稳定性。此外,本发明具有输出摆幅的优点,能支持满摆幅输出。
权利要求

1.一种带锁存功能的比较器,其特征在于,包括:第一PMOS晶体管P1、第二PMOS晶体管 P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第四 NMOS晶体管N4;第一PMOS晶体管P1的源极接电源,栅极接锁存输入端LATCH,漏极接第二 PMOS晶体管P2和第三PMOS晶体管P3的源极;第二PMOS晶体管P2的栅极接第二输出端VOUT2, 漏极接第一输出端VOUT1;第三PMOS晶体管P3的栅极接第一输出端VOUT1,漏极接第二输出 端VOUT2;第一NMOS晶体管N1的栅极接第一输入端VIN1,漏极接第一输出端VOUT1,源极接 地;第二NMOS晶体管N2的栅极接第二输出端VOUT2,漏极接第一输出VOUT1端,源极接地;第 三NMOS晶体管N3的栅极接第一输出端VOUT1,漏极接第二输出端VOUT2,源极接地;第四NMOS 晶体管N4的栅极接第二输入端VIN2,漏极接第二输出端VOUT2,源极接地。

说明书
技术领域

本发明属于半导体集成电路技术领域,具体涉及一种带锁存功能的比较器。

比较器是将两个模拟电压信号相比较的电路。比较器的两路输入为模拟信号,输 出则为二进制信号0或1,当输入电压的差值增大或减小且正负符号不变时,其输出保持恒 定。

传统的比较器电路如图1所示,包括第一NMOS晶体管N1、第二NMOS晶体管N2、第三 NMOS晶体管N3、第四NMOS晶体管N4、第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体 管P3;第一NMOS晶体管N1的栅极接负输入端UIN,源极接第二NMOS晶体管N2的源极和第三 NMOS晶体管N3的漏极,漏极接第一PMOS晶体管P1的栅极和漏极;第二NMOS晶体管N2的栅极 接正输入端UIP,漏极接第二PMOS晶体管P2的漏极和第三PMOS晶体管P3的栅极;第一PMOS晶 体管P1的源极接电源;栅极接第二PMOS晶体管P2的栅极;第二PMOS晶体管P2的源极接电源; 第三NMOS晶体管N3的栅极接偏置电流输入端BIAS,源极接地;第三PMOS晶体管P3的源极接 电源,漏极接输出端UOUT;第四NMOS晶体管N4的栅极接偏置电流输入端BIAS,源极接地,漏极 接输出端UOUT。

传统的比较器电路由于没有对输入输出结果进行锁存,所以在外界环境(如电源 电压、环境温度等)变化的情况下,即使输入完全没有变化,也可能会造成输出的误翻转。

为解决现有比较器电路容易误翻转的技术问题,本发明对传统的比较器电路进行 了改进,提供了一种带锁存功能的比较器电路。

本发明的一种带锁存功能的比较器电路,包括:第一PMOS晶体管P1、第二PMOS晶体 管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第 四NMOS晶体管N4;第一PMOS晶体管P1的源极接电源,栅极接锁存输入端LATCH,漏极接第二 PMOS晶体管P2和第三PMOS晶体管P3的源极;第二PMOS晶体管P2的栅极接第二输出端VOUT2, 漏极接第一输出端VOUT1;第三PMOS晶体管P3的栅极接第一输出端VOUT1,漏极接第二输出 端VOUT2;第一NMOS晶体管N1的栅极接第一输入端VIN1,漏极接第一输出端VOUT1,源极接 地;第二NMOS晶体管N2的栅极接第二输出端VOUT2,漏极接第一输出VOUT1端,源极接地;第 三NMOS晶体管N3的栅极接第一输出端VOUT1,漏极接第二输出端VOUT2,源极接地;第四NMOS 晶体管N4的栅极接第二输入端VIN2,漏极接第二输出端VOUT2,源极接地。

本发明的带锁存功能的比较器和传统的比较器电路相比,在不增加器件的基础 上,引入了由第二PMOS晶体管P2、第三PMOS晶体管P3、第二NMOS晶体管N2、第三NMOS晶体管 N3构成的锁存回路。与现有的比较器电路相比,本发明的比较器输出稳定,不容易受电源电 压、环境温度等外部干扰,大大提升了比较器的稳定性。此外,本发明具有输出摆幅的优点, 能支持满摆幅输出。

图1是传统的比较器的电路结构示意图;

图2是本发明的带锁存功能的比较器的电路结构示意图。

为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参 照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发 明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本 发明的概念。

如图1所示,为本发明的一种带锁存功能的比较器电路,包括:第一PMOS晶体管P1、 第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS 晶体管N3和第四NMOS晶体管N4;第一PMOS晶体管P1的源极接电源,栅极接锁存输入端 LATCH,漏极接第二PMOS晶体管P2和第三PMOS晶体管P3的源极;第二PMOS晶体管P2的栅极接 第二输出端VOUT2,漏极接第一输出端VOUT1;第三PMOS晶体管P3的栅极接第一输出端 VOUT1,漏极接第二输出端VOUT2;第一NMOS晶体管N1的栅极接第一输入端VIN1,漏极接第一 输出端VOUT1,源极接地;第二NMOS晶体管N2的栅极接第二输出端VOUT2,漏极接第一输出 VOUT1端,源极接地;第三NMOS晶体管N3的栅极接第一输出端VOUT1,漏极接第二输出端 VOUT2,源极接地;第四NMOS晶体管N4的栅极接第二输入端VIN2,漏极接第二输出端VOUT2, 源极接地。

本发明的带锁存功能的比较器和传统的比较器电路相比,在不增加器件的基础 上,引入了由第二PMOS晶体管P2、第三PMOS晶体管P3、第二NMOS晶体管N2、第三NMOS晶体管 N3构成的锁存回路。与现有的比较器电路相比,本发明的比较器输出稳定,不容易受电源电 压、环境温度等外部干扰,大大提升了比较器的稳定性。此外,本发明具有输出摆幅的优点, 能支持满摆幅输出。

应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的 原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何 修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨 在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修 改例。

本文发布于:2024-09-25 11:19:23,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/3/85297.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议