带自启动功能的带隙基准电压产生电路

1.本发明涉及一种带自启动功能的带隙基准电压产生电路，属于集成电路技术领域。

背景技术：

2.对于高精度模拟和数模混合集成电路系统来说，带隙基准电压产生电路是一个关键的基本模块，它的主要功能是产生一个与工艺无关、不受电源电压和环境温度影响的、稳定的直流参考电压。带隙基准电压产生电路的温度稳定性以及抗噪性能直接影响整个系统芯片的精度和性能。通常芯片电源电压vcc上电之后，带隙基准电路是整个芯片中最先开启并正常工作的电路。因此需要提供一个高性能启动电路，提供一定的初始偏置信号给带隙基准电压产生电路产生一个固定基准电压或基准电流，对于整体带隙基准电压产生电路的性能有着重要影响。本发明提供一种带自启动功能的带隙基准电压产生电路。

技术实现要素：

3.本发明的目的是克服现有技术中存在的不足，提供一种带自启动功能的带隙基准电压产生电路。
4.按照本发明提供的带自启动功能的带隙基准电压产生电路，其特征是，包括第一pmos管m1、第二pmos管m2、第三nmos管m3、第四nmos管m4、第五nmos管m5、第六nmos管m6、第七pmos管m7、第八nmos管m8、第九pmos管m9、第十pmos管m10、第十一nmos管m11、第十二pmos管m12、第十三pmos管m13、第十四pmos管m14、第十五pmos管m15、第十六nmos管m16、第十七pmos管m17、第十八nmos管m18、第十九pmos管m19、第二十nmos管m20、第二十一pmos管m21、第二十二nmos管m22、第二十三pmos管m23、第二十四pmos管m24、第二十五pmos管m25、第二十六nmos管m26、第二十七nmos管m27、第二十八pmos管m28、第二十九nmos管m29、第三十nmos管m30、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、第一二极管d1、第二二极管d2和n个共源共栅电流源组成的电流源阵列；
5.其中，所述第一pmos管m1的栅极连接第一pmos管m1的漏极、第二pmos管m2的源极；
6.第一pmos管m1的源极连接第七pmos管m7的源极、第九pmos管m9的源极、第十二pmos管m12的源极、第十七pmos管m17的源极、第十九pmos管m19的源极、第二十一pmos管m21的源极、第二十三pmos管m23的源极、第二十五pmos管m25的源极、第二十八pmos管m28的源极、第三十一pmos管m31的源极、第n个pmos管mn的源极，同时连接到芯片电源电压vdd；
7.第二pmos管m2的栅极连接第二pmos管m2的漏极和第九pmos管m9的栅极、第三nmos管m3的漏极、第二十三pmos管m23的栅极、第二十八pmos管m28的漏极、第二十九nmos管m29的漏极、第三十一pmos管m31的栅极、第n个pmos管mn的栅极；
8.第三nmos管m3的栅极连接第四nmos管m4的栅极、第五nmos管m5的栅极、第六nmos管m6的栅极、第十九pmos管m19的漏极、第二十nmos管m20的漏极、第二十一pmos管m21的栅
极、第二十二nmos管m22的栅极；
9.第三nmos管m3的源极连接第四nmos管m4的漏极；
10.第四nmos管m4的源极连接第六nmos管m6的源极、第八nmos管m8的源极、第十一nmos管m11的源极、第十二pmos管m12的栅极、第十三pmos管m13的栅极、第十四pmos管m14的栅极、第十五pmos管m15的栅极、第十六nmos管m16的源极、第十八nmos管m18的源极、第二十nmos管m20的源极、第二十二nmos管m22的源极、第一二极管d1的负端、第二二极管d2的负端、第八电阻r8的下端，并同时连接到地电压gnd；
11.第五nmos管m5的漏极连接到第七pmos管m7的栅极、第七pmos管m7的漏极、第八nmos管m8的漏极、第十pmos管m10的栅极、第二十四pmos管m24的栅极、第三十二pmos管m32的栅极、第(n+1)pmos管m(n+1)的栅极；
12.第五nmos管m5的源极连接第六nmos管m6的漏极；
13.第八nmos管m8的栅极连接第十pmos管m10的漏极、第十一nmos管m11的漏极、第十一nmos管m11的栅极、第十六nmos管m16的栅极；
14.第九pmos管m9的漏极连接到第十pmos管m10的源极；
15.第十二pmos管m12的漏极连接到第十三pmos管m13的源极；
16.第十三pmos管m13的漏极连接到第十四pmos管m14的源极；
17.第十四pmos管m14的漏极连接到第十五pmos管m15的源极；
18.第十五pmos管m15的漏极连接到第十六nmos管m16的漏极、第十七pmos管m17的栅极、第十八nmos管m18的栅极；
19.第十七pmos管m17的漏极连接到第十八nmos管m18的漏极、第十九pmos管m19的栅极、第二十nmos管m20的栅极；
20.第二十一pmos管m21的漏极连接到第二十二nmos管m22的漏极；
21.第二十三pmos管m23的漏极连接到第二十四pmos管m24的源极；
22.第二十四pmos管m24的漏极连接到第一电阻r1的左端、第二电阻r2上端、第四电阻r4的上端；
23.第一电阻r1的右端作为基准电压vref输出节点；
24.第二电阻r2的下端连接到第三电阻r3的上端、第二十六nmos管m26的栅极、第二十九nmos管m29的栅极；
25.第三电阻r3的下端连接到第一二极管d1的上端；
26.第四电阻r4的下端连接到第五电阻r5的上端、第二十七nmos管m27的栅极；
27.第五电阻r5的下端连接到第二二极管d2上端、第三十nmos管m30的栅极；
28.第二十五pmos管m25的栅极连接第二十五pmos管m25的漏极、第二十六nmos管m26的漏极、第二十八pmos管m28的栅极；
29.第二十六nmos管m26的源极连接第二十七nmos管m27的漏极；
30.第二十七nmos管m27的源极连接第六电阻r6的上端；
31.第六电阻r6的下端连接第七电阻r7的下端、第八电阻r8的上端；
32.第二十九nmos管m29的源极连接第三十nmos管m30的漏极；
33.第三十nmos管m30的源极连接第七电阻r7的上端；
34.所述电流源阵列，由n个相同的共源共栅电流源1～共源共栅电流源n构成；所述共
源共栅电流源1由第三十一pmos管m31和第三十二pmos管m32串联组成，第三十一pmos管m31的源极连接vdd，第三十一pmos管m31的漏极连接第三十二pmos管m32的源极；
35.其中，n为正整数。
36.本发明的优点是：本发明所提供的带自启动功能的带隙基准电压产生电路，一方面采用二极管代替传统的三极管，减小了芯片版图面积；另外一方面采用了高可靠低延时启动电路，提高了带隙基准电压产生电路的可靠性。
附图说明
37.图1为本发明带自启动功能的带隙基准电压产生电路原理图。
具体实施方式
38.下面结合附图和实例对本发明进行进一步详细的说明。
39.图1为本发明带自启动功能的带隙基准电压产生电路原理图。所述带自启动功能的带隙基准电压产生电路，包括：第一pmos管m1、第二pmos管m2、第三nmos管m3、第四nmos管m4、第五nmos管m5、第六nmos管m6、第七pmos管m7、第八nmos管m8、第九pmos管m9、第十pmos管m10、第十一nmos管m11、第十二pmos管m12、第十三pmos管m13、第十四pmos管m14、第十五pmos管m15、第十六nmos管m16、第十七pmos管m17、第十八nmos管m18、第十九pmos管m19、第二十nmos管m20、第二十一pmos管m21、第二十二nmos管m22、第二十三pmos管m23、第二十四pmos管m24、第二十五pmos管m25、第二十六nmos管m26、第二十七nmos管m27、第二十八pmos管m28、第二十九nmos管m29、第三十nmos管m30、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、第一二极管d1、第二二极管d2和n个共源共栅电流源组成的电流源阵列；
40.其中，所述第一pmos管m1的栅极连接第一pmos管m1的漏极、第二pmos管m2的源极；
41.第一pmos管m1的源极连接第七pmos管m7的源极、第九pmos管m9的源极、第十二pmos管m12的源极、第十七pmos管m17的源极、第十九pmos管m19的源极、第二十一pmos管m21的源极、第二十三pmos管m23的源极、第二十五pmos管m25的源极、第二十八pmos管m28的源极同时连接到芯片电源电压vdd；
42.第二pmos管m2的栅极连接第二pmos管m2的漏极和第九pmos管m9的栅极、第三nmos管m3的漏极、第二十三pmos管m23的栅极、第二十八pmos管m28的漏极、第二十九nmos管m29的漏极、第三十一pmos管m31的栅极、第n个pmos管mn的栅极；
43.第三nmos管m3的栅极连接第四nmos管m4的栅极、第五nmos管m5的栅极、第六nmos管m6的栅极、第十九pmos管m19的漏极、第二十nmos管m20的漏极、第二十一pmos管m21的栅极、第二十二nmos管m22的栅极；
44.第三nmos管m3的源极连接第四nmos管m4的漏极；
45.第四nmos管m4的源极连接第六nmos管m6的源极、第八nmos管m8的源极、第十一nmos管m11的源极、第十二pmos管m12的栅极、第十三pmos管m13的栅极、第十四pmos管m14的栅极、第十五pmos管m15的栅极、第十六nmos管m16的源极、第十八nmos管m18的源极、第二十nmos管m20的源极、第二十二nmos管m22的源极、第一二极管d1的负端、第二二极管d2的负端、第八电阻r8的下端，并同时连接到地电压gnd；
46.第五nmos管m5的漏极连接到第七pmos管m7的栅极、第七pmos管m7的漏极、第八nmos管m8的漏极、第十pmos管m10的栅极、第二十四pmos管m24的栅极、第三十二pmos管m32的栅极、第(n+1)pmos管m(n+1)的栅极；
47.第五nmos管m5的源极连接第六nmos管m6的漏极；
48.第八nmos管m8的栅极连接第十pmos管m10的漏极、第十一nmos管m11的漏极、第十一nmos管m11的栅极、第十六nmos管m16的栅极；
49.第九pmos管m9的漏极连接到第十pmos管m10的源极；
50.第十二pmos管m12的漏极连接到第十三pmos管m13的源极；
51.第十三pmos管m13的漏极连接到第十四pmos管m14的源极；
52.第十四pmos管m14的漏极连接到第十五pmos管m15的源极；
53.第十五pmos管m15的漏极连接到第十六nmos管m16的漏极、第十七pmos管m17的栅极、第十八nmos管m18的栅极；
54.第十七pmos管m17的漏极连接到第十八nmos管m18的漏极、第十九pmos管m19的栅极、第二十nmos管m20的栅极；
55.第二十一pmos管m21的漏极连接到第二十二nmos管m22的漏极；
56.第二十三pmos管m23的漏极连接到第二十四pmos管m24的源极；
57.第二十四pmos管m24的漏极连接到第一电阻r1的左端、第二电阻r2上端、第四电阻r4的上端；
58.第一电阻r1的右端作为基准电压vref输出节点；
59.第二电阻r2的下端连接到第三电阻r3的上端、第二十六nmos管m26的栅极、第二十九nmos管m29的栅极；
60.第三电阻r3的下端连接到第一二极管d1的上端；
61.第四电阻r4的下端连接到第五电阻r5的上端、第二十七nmos管m27的栅极；
62.第五电阻r5的下端连接到第二二极管d2上端、第三十nmos管m30的栅极；
63.第二十五pmos管m25的栅极连接第二十五pmos管m25的漏极、第二十六nmos管m26的漏极、第二十八pmos管m28的栅极；
64.第二十六nmos管m26的源极连接第二十七nmos管m27的漏极；
65.第二十七nmos管m27的源极连接第六电阻r6的上端；
66.第六电阻r6的下端连接第七电阻r7的下端、第八电阻r8的上端；
67.第二十九nmos管m29的源极连接第三十nmos管m30的漏极；
68.第三十nmos管m30的源极连接第七电阻r7的上端；
69.n个共源共栅电流源组成的电流源阵列，由n个相同的共源共栅电流源1～共源共栅电流源n构成；所述共源共栅电流源1由第三十一pmos管m31和第三十二pmos管m32串联组成，第三十一pmos管m31的源极连接vdd，第三十一pmos管m31的漏极连接第三十二pmos管m32的源极。
70.图1所述的本发明带自启动功能的带隙基准电压产生电路中，第一pmos管m1、第二pmos管m2、第三nmos管m3、第四nmos管m4、第五nmos管m5、第六nmos管m6、第七pmos管m7、第八nmos管m8、第九pmos管m9、第十pmos管m10、第十一nmos管m11、第十二pmos管m12、第十三pmos管m13、第十四pmos管m14、第十五pmos管m15、第十六nmos管m16、第十七pmos管m17、第
十八nmos管m18、第十九pmos管m19、第二十nmos管m20、第二十一pmos管m21和第二十二nmos管m22构成一个启动电路；第二十五pmos管m25、第二十六nmos管m26、第二十七nmos管m27、第二十八pmos管m28、第二十九nmos管m29、第三十nmos管m30、第六电阻r6、第七电阻r7、第八电阻r8、构成一个运算放大器；第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第一二极管d1、第二二极管d2，构成带隙基准内核电路。
71.当电源vdd上电时，所述启动电路内部的m9和m10首先导通，并给m11提供一个电流通路，经镜像是的m16导通，m17和m18的栅极产生一个相对高电平信号；经过第十七pmos管m17、第十八nmos管m18、第十九pmos管m19、第二十nmos管m20处理，并在第十九pmos管m19和第二十nmos管m20的漏极得到一个稳定的高电平信号；改高电平信号将会使第三nmos管m3、第四nmos管m4、第五nmos管m5、第六nmos管m6同时导通，从而给m23和m24的栅极提供一个低电平信号，使得m23和m24导通；m23和m24导通之后将会向第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第一二极管d1、第二二极管d2构成的带隙基准内核电路提供电流，带隙基准内核电路开使启动，并在第一电阻r1的产生基准电压vref，完成上电启动过程。
72.与现有的各类启动电路相比，本发明的启动电路不使用电阻和电容等无源器件，可以减小芯片面积。传统的带隙基准电压源，通常通过两个pnp三极管和三个分压电阻组成，第一个pnp三极管的基极与发射极电压vbe1和第二个pnp三极管的基极与发射极电压vbe2均拥有负温度特性，而电压差vbe1-vbe2具有正温度特性，正负温度特性电压的温度系数叠加等于零，最终得到零温度系数的基准电压。pnp三极管版图实现需要较大的芯片面积，为此本发明采用2个pn二极管替代pnp三极管，从而实现更小的芯片面积。
73.以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

1.带自启动功能的带隙基准电压产生电路，其特征是，包括第一pmos管m1、第二pmos管m2、第三nmos管m3、第四nmos管m4、第五nmos管m5、第六nmos管m6、第七pmos管m7、第八nmos管m8、第九pmos管m9、第十pmos管m10、第十一nmos管m11、第十二pmos管m12、第十三pmos管m13、第十四pmos管m14、第十五pmos管m15、第十六nmos管m16、第十七pmos管m17、第十八nmos管m18、第十九pmos管m19、第二十nmos管m20、第二十一pmos管m21、第二十二nmos管m22、第二十三pmos管m23、第二十四pmos管m24、第二十五pmos管m25、第二十六nmos管m26、第二十七nmos管m27、第二十八pmos管m28、第二十九nmos管m29、第三十nmos管m30、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、第一二极管d1、第二二极管d2和n个共源共栅电流源组成的电流源阵列；其中，所述第一pmos管m1的栅极连接第一pmos管m1的漏极、第二pmos管m2的源极；第一pmos管m1的源极连接第七pmos管m7的源极、第九pmos管m9的源极、第十二pmos管m12的源极、第十七pmos管m17的源极、第十九pmos管m19的源极、第二十一pmos管m21的源极、第二十三pmos管m23的源极、第二十五pmos管m25的源极、第二十八pmos管m28的源极、第三十一pmos管m31的源极、第n个pmos管mn的源极，同时连接到芯片电源电压vdd；第二pmos管m2的栅极连接第二pmos管m2的漏极和第九pmos管m9的栅极、第三nmos管m3的漏极、第二十三pmos管m23的栅极、第二十八pmos管m28的漏极、第二十九nmos管m29的漏极、第三十一pmos管m31的栅极、第n个pmos管mn的栅极；第三nmos管m3的栅极连接第四nmos管m4的栅极、第五nmos管m5的栅极、第六nmos管m6的栅极、第十九pmos管m19的漏极、第二十nmos管m20的漏极、第二十一pmos管m21的栅极、第二十二nmos管m22的栅极；第三nmos管m3的源极连接第四nmos管m4的漏极；第四nmos管m4的源极连接第六nmos管m6的源极、第八nmos管m8的源极、第十一nmos管m11的源极、第十二pmos管m12的栅极、第十三pmos管m13的栅极、第十四pmos管m14的栅极、第十五pmos管m15的栅极、第十六nmos管m16的源极、第十八nmos管m18的源极、第二十nmos管m20的源极、第二十二nmos管m22的源极、第一二极管d1的负端、第二二极管d2的负端、第八电阻r8的下端，并同时连接到地电压gnd；第五nmos管m5的漏极连接到第七pmos管m7的栅极、第七pmos管m7的漏极、第八nmos管m8的漏极、第十pmos管m10的栅极、第二十四pmos管m24的栅极、第三十二pmos管m32的栅极、第(n+1)pmos管m(n+1)的栅极；第五nmos管m5的源极连接第六nmos管m6的漏极；第八nmos管m8的栅极连接第十pmos管m10的漏极、第十一nmos管m11的漏极、第十一nmos管m11的栅极、第十六nmos管m16的栅极；第九pmos管m9的漏极连接到第十pmos管m10的源极；第十二pmos管m12的漏极连接到第十三pmos管m13的源极；第十三pmos管m13的漏极连接到第十四pmos管m14的源极；第十四pmos管m14的漏极连接到第十五pmos管m15的源极；第十五pmos管m15的漏极连接到第十六nmos管m16的漏极、第十七pmos管m17的栅极、第十八nmos管m18的栅极；第十七pmos管m17的漏极连接到第十八nmos管m18的漏极、第十九pmos管m19的栅极、第
二十nmos管m20的栅极；第二十一pmos管m21的漏极连接到第二十二nmos管m22的漏极；第二十三pmos管m23的漏极连接到第二十四pmos管m24的源极；第二十四pmos管m24的漏极连接到第一电阻r1的左端、第二电阻r2上端、第四电阻r4的上端；第一电阻r1的右端作为基准电压vref输出节点；第二电阻r2的下端连接到第三电阻r3的上端、第二十六nmos管m26的栅极、第二十九nmos管m29的栅极；第三电阻r3的下端连接到第一二极管d1的上端；第四电阻r4的下端连接到第五电阻r5的上端、第二十七nmos管m27的栅极；第五电阻r5的下端连接到第二二极管d2上端、第三十nmos管m30的栅极；第二十五pmos管m25的栅极连接第二十五pmos管m25的漏极、第二十六nmos管m26的漏极、第二十八pmos管m28的栅极；第二十六nmos管m26的源极连接第二十七nmos管m27的漏极；第二十七nmos管m27的源极连接第六电阻r6的上端；第六电阻r6的下端连接第七电阻r7的下端、第八电阻r8的上端；第二十九nmos管m29的源极连接第三十nmos管m30的漏极；第三十nmos管m30的源极连接第七电阻r7的上端；所述电流源阵列，由n个相同的共源共栅电流源1～共源共栅电流源n构成；所述共源共栅电流源1由第三十一pmos管m31和第三十二pmos管m32串联组成，第三十一pmos管m31的源极连接vdd，第三十一pmos管m31的漏极连接第三十二pmos管m32的源极；其中，n为正整数。2.根据权利要求1所述的高效率栅驱动电路，其特征是所述第一pmos管m1、第二pmos管m2、第三nmos管m3、第四nmos管m4、第五nmos管m5、第六nmos管m6、第七pmos管m7、第八nmos管m8、第九pmos管m9、第十pmos管m10、第十一nmos管m11、第十二pmos管m12、第十三pmos管m13、第十四pmos管m14、第十五pmos管m15、第十六nmos管m16、第十七pmos管m17、第十八nmos管m18、第十九pmos管m19、第二十nmos管m20、第二十一pmos管m21和第二十二nmos管m22构成一个启动电路；第二十五pmos管m25、第二十六nmos管m26、第二十七nmos管m27、第二十八pmos管m28、第二十九nmos管m29、第三十nmos管m30、第六电阻r6、第七电阻r7、第八电阻r8、构成一个运算放大器；第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第一二极管d1、第二二极管d2，构成带隙基准内核电路。

技术总结

本发明公开了一种带自启动功能的带隙基准电压产生电路结构。所提供的带自启动功能的带隙基准电压产生电路，一方面采用二极管代替传统的三极管，减小了芯片版图面积；另外一方面采用了高可靠低延时启动电路，不使用电阻和电容等无源器件，进一步减小芯片面积，提高了带隙基准电压产生电路的可靠性。本发明所提供的技术方案，具有低成本和小面积优势，可以广泛应用于各类高精度模拟和数模混合集成电路系统。系统。系统。

技术研发人员：

周德金 徐宏 廖忠青 葛荣

受保护的技术使用者：

清华大学无锡应用技术研究院

技术研发日：

2022.12.06

技术公布日：

2023/3/28