基于CPCI总线的1553B协议数据通信及串行加载模块

本发明涉及一种基于CPCI(Compact Peripheral Components Interconnect) 总线的1553B(一种信息传输总线标准)协议数据通信及串行加载模块，尤其是 指一种计算机与外部设备之间通过1553B协议进行数据传输的模块。在军工控 制领域中，1553B协议数据总线广泛应用于飞机、导弹、卫星以及国际空间站等 航空航天领域，用于进行飞行器内部各装置之间进行数字信息通讯的场合。同时， 在导弹测试、仿真等领域，又需要通过CPCI总线实现1553B数据与计算机之间 的传输、采集、存储和解码。本发明属于计算机通信，计算机辅助测试及自动测 试领域。

PCI(Peripheral Components Interconnect)总线是Intel公司推出的一种标准 32‑bit局部总线，工作频率33MHz/66MHz，传输带宽高达133MB/266MB每 秒，支持即插即用特性，系统可对设备自动进行资源分配，操作简单，使用灵活。 这些优势使得PCI总线非常适合在高速计算和高速数据通讯领域中应用，现在已 成为世界上应用最为广泛的标准总线。

CPCI总线是PICMG(PCI Computer Manufacturer’s Group，PCI工业计算机制 造商联盟)提出的一种基于标准PCI总线的高性能总线技术。在电气、逻辑上与 PCI标准完全兼容。CPCI板卡采用符合IEEE(美国电气和电子工程师协会) 1101.1标准的Eurocard插卡机械结构，具有3U和6U两种造型。CPCI板卡的前 面板包含EMC(电磁兼容性)密封圈以降低电磁干扰，使用符合IEC‑1076国际 标准高密度气密式针孔连接器，其2mm的金属针脚具有低感抗和阻抗，从而减 少了高速CPCI总线引起的信号反射。所有的CPCI总线电气连线都在后部转接 板上，因此可以在更换板卡时无需重新连线，这就使得CPCI板卡插拔具有极大 的耐用性；同时板卡具有导轨和前端紧固装置支撑，卡与插槽通过针孔连接器紧 密相连，具有很高的抗冲击能力。因此，CPCI总线在电信、计算机通信、工控 测试、航空航天等领域有着广泛的应用。

MIL‑STD‑1553B是一种美国军用标准的串行通信总线，全称是“飞机内部 时分制指令/响应多路传输数据总线”，用于进行飞行器内部各种部件的相互通 信。该总线是现役飞机最常用的航空数据总线，也是时分制指令/响应式多路传 输数据总线，同时按照主/从模式工作的串行时间分割的多路总线，在70年代后 期正式开始在美军飞机上起用。这个标准规定了数字式的命令/响应时分制多路 数据总线的技术要求，也规定了多路总线的操作方式和总线上信息流的格式以及 电气要求。由于它在航空电子设备的体积、重量、复杂性以及军用航空电子综合 费用方面的优点，目前1553B总线模块已经成为实现航天电子综合化系统中的 关键部件，实现总线上各部分的信息综合、资源共享、任务协调和容错重构等功 能[1]。但是，1553B总线的工作模式决定了它只能是集中式控制分布式处理，消 息只能以1Mbps速率传输，最大消息块的长度较短，消息传输的平均吞吐量为 200～300Kbps。最大终端数量仅为31个。MIL‑STD‑1553B总线是航空领域应用 最广泛的总线之一。

作为航空电子总线的首选，1553B总线已经广泛地应用于不同的军事平台 (航空系统、地面车辆系统、舰艇系统等)。在这些应用场合中，1553B通信卡 自然是不可或缺的。国外一些供应商提供了大量的板卡级和系统级的产品。但是 这些板块的价格一般都非常昂贵，并且在某些关键技术上不公开，不利于1553B 总线技术在国内的推广和发展。国内一些公司也一直致力于1553B总线产品的 研发，但由于国内电子制造技术的限制，很难得到大规模的推广和应用。在某些 航空测试场合，这些商业板卡存在一些严重的问题：价格昂贵且不易进行二次开 发、满足不了系统对某些特殊接口信号的要求、不能保证信息采集的实时性等。

本发明的目的在于克服现有技术中的不足，提供一种基于计算机CPCI总线 的1553B协议数据通信及串行加载模块。该模块利用FPGA芯片和信号调理电 路，实现1553B协议的数据传输规范；采用符合PICMG Compact PCI  Specifications Rev1.0标准的CPCI总线实现收发模块与计算机之间的高速数据传 输，完全支持符合PCI Specification version 2.2标准的32‑bit，33MHz PCI总线电 气规范。最终实现外部设备与计算机之间的MIL‑STD‑1553B协议数据的连续、 高效、稳定的通信功能。

本发明是开发一种基于计算机CPCI总线的1553B协议数据通信及串行加载 模块，其具体组成包括硬件模块和FPGA程序。

其中硬件模块包括：

1)一阻抗控制电路板，包含焊接于此电路板上的电子芯片，共同构成了 本发明的核心硬件电路。阻抗控制电路板用于实现本发明中各组成电 子芯片之间电气信号的高速、低损耗、短距离传输；所述的电路板上 的若干电子芯片用于实现本发明的各项逻辑功能，具体包括以下七个 单元：

①一FPGA单元，是本发明的硬件组成部分，是所有电子芯片的核心 单元，其应用FPGA芯片，焊接于所述的阻抗控制电路板的中心位 置，用于实现对阻抗控制电路板上其它各组成单元的连接和操控；

②一1553B总线协议单元，采用高性能的1553B总线协议芯片，用以 实现1553B总线协议。

③一隔离变压器单元，采用高性能隔离转换芯片，用于将单端信号与 差分信号进行相互的隔离转换；

④一串行加载单元，实现对与本发明挂接在同一个1553B总线下的通 信卡RT地址的设置；

⑤一CPCI总线单元，其应用CPCI总线桥接芯片，用于与FPGA单元 配合实现本发明与CPCI总线计算机的数据传输；

⑥一逻辑电平转换单元，采用高性能的逻辑电平转换芯片，将1553B 总线协议芯片输出的5V电平转换为3.3V之后再接入FPGA；

⑦一辅助电路单元，实现对本模块的供电，完成自检电源的控制，实 现对本模块电路的复位，下载程序的下载，及一些重要信号的检测 和显示，并为部分芯片提供配置信息。

其中，CPCI总线单元实现上位机与阻抗控制电路板之间的通信，将上位机 命令传输到FPGA单元，FPGA单元接到命令后通过内部程序的逻辑判断进行相 应的操作，如与外部1553B总线进行数据通信或对外部通信卡进行串行加载等。 FPGA单元通过控制1553B总线协议单元实现1553B协议，其中FPGA单元输 出电平可被1553B总线协议单元直接采用，而1553B总线协议单元输出为5V电 平，不可直接传输给FPGA单元，信号需通过该逻辑电平转换单元，使5V信号 转化为3.3V信号，再接到FPGA单元，保证芯片的使用寿命和可靠性；再将实 现的1553协议通过该隔离变压器单元转化为1553B总线标准的电平，使其能够 与外部1553B总线进行通信。在串行加载方面，FPGA单元通过串行加载单元， 将FPGA单元的输出信号反相，并增大输出驱动电流能力，让信号能够很好的对 外部设备进行串行加载。而辅助电路单元为阻抗控制电路板的其他六部分提供必 要的电源、晶振、复位，储存配置信息等，保证整个发明各部分乃至于整体能够 正常工作。

2)一DB25信号连接插座，焊接于阻抗控制电路板的左侧边缘，用于提 供本发明的1553B协议数据通信及串行加载模块与外部设备连接的接 口；

3)一标准CPCI总线连接器，焊接于阻抗控制电路板的右下方边缘，用于 提供本发明中CPCI总线单元与计算机背板之间连接的接口；

4)一标准3U Eurocard板卡前面板，安装于阻抗控制电路板的左侧边缘， 用于为本发明提供硬件保护，便于板卡的安装与固定，并起到电磁屏 蔽作用；

上述的DB25信号连接插座、标准CPCI总线连接器、标准3U Eurocard板 卡前面板为本发明连接到CPCI机箱上提供了稳固的机械结构，以及引出了方便 与外部进行通信的接口，并起到了良好的电磁屏蔽作用。

FPGA程序包括：

1)1553B协议总线通信初始化模块，用于初始化本发明在1553B协议总 线通信中的功能；

2)1553B协议总线通信接收模块，用于本发明在1553B协议总线通信中 接收1553B总线上的数据；

3)1553B协议总线通信发送模块，用于本发明在1553B协议总线通信中 向1553B总线上发送数据；

4)串行加载模块，为外部的1553B通信卡设置其RT地址。

所述的1553B协议总线通信初始化模块，通过FPGA对1553B总线协议芯 片BU‑61580的寄存器、内部RAM进行操作，使本发明在实际应用中能够实现 在BC(1553B总线控制器)、RT(1553B远程终端)、MT(1553B总线监视)任 一功能下，其中在RT功能下，RT地址可以任意编程设置；

所述的1553B协议总线通信接收模块，接收1553B总线上的数据。并针对 这些数据，根据当前本发明充当的BC、RT、MT功能，对数据进行仲裁判断是 状态字、命令字、数据字还是其它，并将其储存到FPGA内部构造的大小为 4096×16‑bit的RAM中，最终将数据传给上位机；

所述的1553B协议总线通信发送模块，上位机将需要发送的命令或者数据 通过PLX9054这一CPCI总线单元传到FPGA，储存到FPGA内部构造的RAM 中，发送模块对这些数据进行仲裁，加上一些如奇偶校验位等必要的总线信息， 将其发送出去；

所述的串行加载模块，FPGA通过5根地址线和3根控制线输出IO量，串 行加载设置与本发明通信的1553B通信卡RT地址，可在不需要其它上位机参与 的情况下灵活通信；

其中，该阻抗控制电路板板卡为3U Eurocard外型，尺寸为160mm×100mm， 厚度为1.6mm，采用FR‑4材料，4层及以上多层电路板，包括一个电源层、一 个地层和两个信号层，单端信号传输线特性阻抗为50Ω±10Ω。

该CPCI总线单元每一路CPCI总线信号都要串联一个10Ω终端电阻，信号 布线长度保持在1.5英寸以内，时钟线长度保持为2.5±0.1英寸范围内。

该1553B总线协议芯片，采用美国DDC公司的BU‑61580，内含4K共享 RAM，可以实现一通道1553B的双冗余控制。

该隔离变压器单元采用变压比可选择为1∶1.79和1∶2.5的隔离变压器，本发 明还设计了直接耦合和变压器耦合两种1553B总线耦合方式。当为直接耦合方 式时，隔离变压器变压比选择为1∶2.5；当为变压器耦合时，隔离变压器变压比 选择为1∶1.79，并外接1∶1.4的耦合变压器。

其中，该辅助电路单元，分为电源转换模块、FPGA配置模块、CPCI模块、 复位电路模块、晶振及分频模块和指示测试模块六个部分：

其中，电源转换模块将+3.3V电压转化为+1.5V电压，并在电源转化芯片的 输入输出引脚设计有去耦电容。

其中，FPGA配置模块具有JTAG和AS两种配置模式，并选用EPCS4芯片 作为AS模式下的EEPROM配置芯片。

其中，CPCI总线配置模块选用EEPROM芯片对CPCI总线单元进行初始化 配置，配置信息容量为22个双字。

其中，复位电路模块选用MAX811芯片作为复位电路的配置芯片，为整个 模块进行初始化操作。

其中，晶振及分频模块选用32M晶振和CY2300SI芯片作为分频器件，能 为FPGA提供32M的时钟，并且同时为为1553B协议数据芯片提供16M的时钟。

其中，指示测试模块可以在对FPGA进行调试时，对一些重要的信号进行指 示和测试。

其中，该DB25信号连接插座，其双排25针插座共连接1553B协议数据总 线的4根发送信号线，4根接收信号线，以及8根串行加载控制信号及必要的数 字地，备用IO。

其中，该标准CPCI总线连接器，采用符合IEC(国际电工委员会，负责国 际标准化工作)‑1076国际标准高密度气密式针孔连接器。

其中，该标准3U Eurocard板卡前面板，通过两个螺钉与阻抗控制电路板连 接，并带有EMC密封圈。

本发明一种基于计算机CPCI总线的1553B协议数据通信及串行加载模块， 其优点及功效在于：本发明性能稳定、可靠性高，可进行长时间的1553B通信； 能够任意设置本发明在1553B通信中是作为BC、RT还是MT；可为外部设备进 行串行加载，设置与本发明一起挂接在1553B总线下RT地址；CPCI总线数据 传输具有DMA功能，总线实际传输速率为1MB/s，连续传输不丢帧。

图1所示本发明基于CPCI总线的1553B协议数据通信及串行加载模块框图；

图2所示为图1中的阻抗控制电路板的PCB分层设计；

图3所示为图1中的DB25的连接插座正视图；

图4所示为图1中的CPCI总线连接器正视图；

图5所示为图1中3U Eurocard板卡前面板侧视图；

图6所示为本发明硬件整体设计框图；

图7所示为图6中CPCI总线单元设计原理图；

图8所示为图6中逻辑电平转换单元设计图；

图9所示为图6中1553B总线协议单元设计图；

图10所示为图6中串行加载单元设计图；

图11所示为图6中辅助电路设计图；

图12a、12b所示为图11中FPGA配置模块端口定义；

图13a、13b所示为CPCI总线读取数据时Local局部总线读操作时序图；

图14a、14b所示为CPCI总线写数据时Local局部总线写操作时序图；

图中具体标号如下：

101阻抗控制电路板                    102若干电子芯片

103 DB25信号连接插座                 104 CPCI总线连接器

105 3U Eurocard板卡前面板            501连接螺钉

502前面板固定钳                      601 FPGA单元

602 CPCI总线单元                     603隔离变压器单元

604逻辑电平转换单元                  605 1553B总线协议单元

606辅助电路单元                      607串行加载单元

701 CPCI总线端                       702 Local局部总线端

1101电源转换模块                     1102 FPGA配置模块

1103 CPCI总线配置模块                1104复位电路模块

1105晶振及分频模块                   1106指示测试模块

1201 FPGA芯片JTAG配置端口定义        1202 FPGA芯片AS配置端口定义

1301从模式单周期读操作时序           1302 DMA读操作时序

1401从模式单周期写操作时序           1402 DMA写操作时序

本发明一种基于CPCI总线的1553B协议数据通信及串行加载模块，其硬件 如图1所示，包括一阻抗控制电路板101、若干电子元器件102、一DB25信号 连接插座103、一标准CPCI总线连接器104、一标准3U Eurocard板卡前面板105。

本发明还包括FPGA逻辑功能的开发，以及各种配置信息的设定，最终实现 1553B协议数据通信及串行加载和CPCI总线操作。

所述阻抗控制电路板101采用标准Eurocard机械结构，3U外型，板卡尺寸 为160mm×100mm，厚度1.6mm。

所述阻抗控制电路板101采用标准FR‑4材料制板，4层PCB设计，如图2 所示，第一层(L1)为信号层1，第二层(L2)为接地层，第三层(L3)为电源层，第四 层(L4)为信号层2，各板层厚度如下表1所示。

  层号   类型   厚度(mils)

  L1   0.60

  半固化片   4.00

  L2   1.20

  芯板   51.4

  L3   1.20

  半固化片   4.00

  L4   0.60

表1

对于所述阻抗控制电路板101上信号层1和信号层2的所有信号走线，其单 端阻抗均为50Ω±10Ω。

所述的阻抗控制电路板101，具体包括以下七个单元：一FPGA单元601， 一1553B总线协议单元605，一隔离变压器单元603，一串行加载单元607，一 CPCI总线单元602，一逻辑电平转换单元604，一辅助电路单元606。

所述1553B总线协议单元605，如图9所示，采用高性能的1553B总线协议 芯片BU‑61580，用以实现1553B总线协议。BU‑61580芯片包含微处理器和 MIL‑STD‑1553B总线之间的完备的综合的接口，能实现总线控制器、远程终端 和总线监控器三种终端模式。BU‑61580芯片内部集成了双差分曼彻斯特收发器 模块、编码/解码器、1553B协议逻辑单元、处理器接口单元和中断管理模块， 此外，还提供了一个4K字大小的内部共享静态RAM以及到主处理器的缓冲接 口。为了满足不同用户的需求，该BU‑61580芯片提供了非常灵活的处理器接口 方式，能够方便地与各种类型的CPU接口进行连接。

所述隔离变压器单元603，采用高性能隔离转换芯片PM‑DB2725EX，在该 发明耦合到1553B总线上时，有两种耦合方式：直接耦合和变压器耦合，两者 的区别主要在于挂接到总线上时是否使用了耦合变压器。无论是哪种方式，隔离 变压器PM‑DB2725EX都是必须的。直接耦合时，在总线的正负端均串接了51 欧姆的耦合电阻，该电阻同时还有保护作用，防止因总线上电流过大而烧毁板卡 上的隔离变压器。在进行板卡调试和系统整合的阶段，往往不需要组成一个完整 的1553B总线系统，此时可以省略掉价格昂贵的耦合变压器和终端电阻而组成 一个相对简单的测试通道。此外，在一些仅有两个终端的实际应用场合，也可以 考虑省掉耦合变压器和终端电阻而进行直接互联，从而降低系统的成本。在上述 情况下，为了保证通信的可靠性，需要一些额外的终端电阻。如果要采用直接耦 合的方式进行板卡直接互联，要在正负端之间接39欧姆的耦合电阻；如果要采 用变压器耦合的方式进行板卡互联，则要在正负端之间接75欧姆的耦合电阻。 这些耦合电阻的作用主要有两点：一方面可以模拟总线上的终端电阻，另一方面 还可以保护板卡上的隔离变压器。

所述的串行加载单元607，如图10所示，FPGA输出个IO量，通过OC门 芯片ULN2803，将8路LVTTL信号转化为8路5V CMOS信号输出，可与本发 明进行1553B通信的另一块板卡对接，将这八个信号量分为5个地址信号量和3 个控制信号量，根据特定的协议，本发明可以通过这8个IO量串行加载另一块 板卡的RT地址，具体RT地址由5根地址信号量输出决定，这样可在1553B通 信中本发明可以随时加载控制通信板卡的RT地址，使通信更灵活、更简洁。

如图4所示，所述CPCI总线连接器104采用符合IEC‑1076国际标准高密 度气密式针孔连接器，引脚间距2mm，具有7列，25行引脚排布。所述CPCI 总线连接器104焊接在所述阻抗控制电路板101的右下方边缘。CPCI总线连接 器104引脚定义如下表2所示。

表2

如图5所示，所述3U Eurocard板卡前面板105符合IEEE11011和 IEEE1101.10标准，前面板105带有EMC密封圈以降低电磁干扰。前面板105 通过2个连接螺钉501固定在所述阻抗控制电路板101左侧边缘，靠近所述DB25 信号连接插座103一侧，同时通过前面板固定钳502固定在CPCI总线计算机的 插槽上，保证安装牢固性。

如图6所示，所述若干电子元器件102全部焊接于所述阻抗控制电路板上， 按照功能分为6个单元——FPGA单元601、CPCI总线单元602、隔离变压器单 元603、逻辑电平转换单元604、1553B总线协议单元605和辅助电路单元606。

所述FPGA单元601选用Altera公司的Cyclone I系列的芯片EP1C3T144， 使用Verilog HDL编程开发，实现MIL‑STD‑1553B协议数据收发和CPCI总线操 作。

如图7所示，所述CPCI总线单元602选用PLX公司的CPCI总线桥接芯片 PCI‑9054。用于与FPGA单元601配合实现本发明与CPCI总线计算机的数据传 输；PCI‑9054桥接芯片引脚按逻辑功能分为CPCI总线端信号和Local局部总线 端信号两部分。

所述CPCI总线端信号PCB布线符合PICMG CompactPCI specification  version1.0标准，除CLK、REQ