电流舵数模转换器及其高频线性度提升方法与流程

1.本发明涉及数模转换器技术领域，特别是涉及一种电流舵数模转换器及其高频线性度提升方法。

背景技术：

2.电流舵数模转换器由多个电流开关单元组成，每个电流开关单元由一对开关以及尾电流源组成，一对从电流舵数模转换器输入数码信号得到的差分数字信号分别控制两个开关的开断，从而确定尾电流源是流经两个开关中的哪一个。电流舵数模转换器的差分输出端由多个电流开关单元的输出端并联而成，其通常分别驱动一个负载电阻，因此，从输出端所看到的阻抗是输出阻抗与负载电阻的并联，由于输出阻抗的大小取决于开启的电流开关单元的并联数量并与输入数码相关。理想电流源的阻抗无穷大，而实际电流源的阻抗不可能是无穷大。因此，电流舵数模转换器总的有限输出阻抗会影响其线性度，从而导致谐波失真。
3.目前，通常采用共源共栅结构提高电流舵数模转换器总的输出阻抗，改进的共源共栅结构提高了输出电阻，且可减小动态性能受到来自其他晶体管的寄生电容的影响，然而，增加的共源共栅级晶体管同时也带来了来自它们自身的寄生电容，高速率变化的输入数码可通过该寄生电容，直接馈通至差分模拟输出端，产生与输入数码相关的非线性，这成为了高频下电流舵数模转换器电流开关单元输出阻抗的主要限制。
4.因此，目前亟需一种技术方案以降低电流舵数模转换器中由共源共栅级晶体管的寄生电容所引起的与输入数码相关的非线性影响。

技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电流舵数模转换器技术方案，针对电流舵数模转换器的电流开关单元，在尾电流源晶体管与开关对管之间增设串接的共源共栅级晶体管，在开关对管与电流舵数模转换器的差分模拟输出端之间增设串接的有效共源共栅级晶体管，增加电流开关单元的输出阻抗，以降低由于输出阻抗有限所带来的输入数码调制效应所引起的非线性；同时，为有效共源共栅级晶体管提供直流偏置电流，使有效共源共栅级晶体管始终保持开启，以降低由有效共源共栅级晶体管的寄生电容所引起的与输入数码相关的非线性影响。
6.为实现上述目的及其他相关目的，本发明提供的技术方案如下。
7.一种电流舵数模转换器，包括尾电流源晶体管、共源共栅级晶体管、第一开关管、第二开关管、第一有效共源共栅级晶体管、第二有效共源共栅级晶体管、直流偏置电流源及两个负载电阻，所述尾电流源晶体管的源极接地，所述尾电流源晶体管的栅极接第一偏置电压，所述尾电流源晶体管的漏极接所述共源共栅级晶体管的源极，所述共源共栅级晶体管的栅极接第二偏置电压，所述共源共栅级晶体管的漏极接所述第一开关管的源极，所述第一开关管的栅极接第一数字信号，所述第一开关管的漏极接所述第一有效共源共栅级晶
体管的源极，所述第一有效共源共栅级晶体管的源极还接所述直流偏置电流源的第一输出端，所述第一有效共源共栅级晶体管的栅极接第三偏置电压，所述第一有效共源共栅级晶体管的漏极经串接的一个所述负载电阻后接工作电压，所述第一有效共源共栅级晶体管的漏极为所述电流舵数模转换器的电流开关单元的差分模拟输出正端，所述第二开关管的源极接所述第一开关管的源极，所述第二开关管的栅极接第二数字信号，所述第二开关管的漏极接所述第二有效共源共栅级晶体管的源极，所述第二有效共源共栅级晶体管的源极还接所述直流偏置电流源的第二输出端，所述第二有效共源共栅级晶体管的栅极接所述第三偏置电压，所述第二有效共源共栅级晶体管的漏极经串接的另一个所述负载电阻后接所述工作电压，所述第二有效共源共栅级晶体管的漏极为所述电流舵数模转换器的电流开关单元的差分模拟输出负端；其中，所述直流偏置电流源为所述第一有效共源共栅级晶体管提供第一直流偏置电流，所述直流偏置电流源为所述第二有效共源共栅级晶体管提供第二直流偏置电流，使得所述第一有效共源共栅级晶体管和所述第二有效共源共栅级晶体管始终保持开启。
8.可选地，所述尾电流源晶体管、所述共源共栅级晶体管、所述第一开关管、所述第二开关管、所述第一有效共源共栅级晶体管及所述第二有效共源共栅级晶体管均为nmos管。
9.可选地，所述第一开关管的参数规格与所述第二开关管的参数规格一样，所述第一有效共源共栅级晶体管的参数规格与所述第二有效共源共栅级晶体管的参数规格一样。
10.可选地，所述第一开关管的尺寸小于所述第一有效共源共栅级晶体管的尺寸。
11.可选地，所述直流偏置电流源包括缓冲放大器、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管及第六nmos管，所述第一nmos管的源极接地，所述第一nmos管的栅极接所述第一偏置电压，所述第一nmos管的漏极接所述第三nmos管的源极，所述第三nmos管的栅极接所述第二偏置电压，所述第三nmos管的漏极接所述第五nmos管的源极，所述第五nmos管的栅极接所述缓冲放大器的输出端，所述缓冲放大器的同相输入端接第四偏置电压，所述缓冲放大器的反相输入端接所述缓冲放大器的输出端，所述第二nmos管的源极接地，所述第二nmos管的栅极接所述第一偏置电压，所述第二nmos管的漏极接所述第四nmos管的源极，所述第四nmos管的栅极接所述第二偏置电压，所述第四nmos管的漏极接所述第六nmos管的源极，所述第六nmos管的栅极接所述缓冲放大器的输出端；其中，所述第五nmos管的漏极为所述直流偏置电流源的第一输出端，所述第六nmos管的漏极为所述直流偏置电流源的第二输出端。
12.可选地，所述第一nmos管的参数规格与所述第二nmos管的参数规格一样，所述第三nmos管的参数规格与所述第四nmos管的参数规格一样，所述第五nmos管的参数规格与所述第六nmos管的参数规格一样。
13.可选地，所述第一nmos管的尺寸大于所述第三nmos管的尺寸，所述第三nmos管的尺寸大于所述第五nmos管的尺寸。
14.一种电流舵数模转换器的高频线性度提升方法，包括：
15.针对所述电流舵数模转换器的至少一个电流开关单元，在尾电流源晶体管与开关对管之间增设串接的共源共栅级晶体管，在所述开关对管与所述电流舵数模转换器的差分模拟输出端之间增设串接的有效共源共栅级晶体管，以增加所述电流开关单元的输出阻
抗；
16.针对所述电流舵数模转换器的至少一个电流开关单元，为所述有效共源共栅级晶体管提供直流偏置电流，以使所述有效共源共栅级晶体管始终保持开启。
17.如上所述，本发明提供的电流舵数模转换器及其高频线性度提升方法，至少具有以下有益效果：
18.在尾电流源晶体管与第一开关管及第二开关管之间增设串接的共源共栅级晶体管，在第一开关管与电流舵数模转换器的差分模拟输出正端之间增设串接的第一有效共源共栅级晶体管，在第二开关管与电流舵数模转换器的差分模拟输出负端之间增设串接的第二有效共源共栅级晶体管，能有效增加电流开关单元的输出阻抗，可以降低由于输出阻抗有限所带来的输入数码调制效应所引起的非线性；同时，通过直流偏置电流源为第一有效共源共栅级晶体管提供第一直流偏置电流，为第二有效共源共栅级晶体管提供第二直流偏置电流，使得第一有效共源共栅级晶体管和第二有效共源共栅级晶体管始终保持开启，能有效避免第一有效共源共栅级晶体管及第二有效共源共栅级晶体管完全断开时的寄生电容所引起的与输入数码相关的非线性影响，提升电流舵数模转换器的线性度。
附图说明
19.图1显示为传统的电流舵数模转换器电流开关单元的原理图。
20.图2显示为一个温度计译码结构的电流舵数模转换器的输出阻抗示意图。
21.图3显示为一个常规的电流舵数模转换器核单元电路的原理图。
22.图4显示为图3中电流舵数模转换器核单元的输出阻抗随信号频率变化的幅频曲线。
23.图5显示共源共栅结构电流舵数模转换器核单元电路的原理图。
24.图6显示本发明中电流舵数模转换器的局部原理图。
25.图7显示为图6中直流偏置电流源的原理图。
26.图8显示为图6中电流开关单元的动态寄生电容的示意图。
具体实施方式
27.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
28.请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
29.如前述在背景技术中所述的，电流舵数模转换器由多个电流开关单元组成，每个电流开关单元的结构如图1所示，其由一对开关s1、s2以及尾电流源io组成，一对从电流舵数模转换器输入数码信号得到的差分数字信号dn/dp分别控制开关s1、s2的开断，从而确定尾电流源io是流经开关s1或则开关s2。如图1所示，电流舵数模转换器的差分输出端v
out
由多个电流开关单元的输出端并联而成，其通常分别驱动一个负载电阻r
l
，负载电阻r
l
的一端接工作电压v
cc
，两个负载电阻r
l
的另一端分别为差分输出端v
out
的正端out
p
、负端outn。因此，从差分输出端v
out
所看到的阻抗是输出阻抗z
dac
与负载电阻r
l
的并联，由于输出阻抗z
dac
的大小取决于开启的电流开关单元的并联数量，并与电流舵数模转换器的输入数码相关。理想尾电流源io的阻抗无穷大，而实际尾电流源io的阻抗不可能是无穷大，如图1所示，尾电流源io的阻抗zo包括等效电阻ro和等效电容co两部分，其阻抗zo有限。因此，电流舵数模转换器总的有限输出阻抗会影响其线性度，从而导致谐波失真。
30.一方面，以图2所示的一个温度计译码结构的电流舵数模转换器的输出阻抗为例，其电流开关单元总数为n，图2显示了其输出阻抗与输入信号的关系，其中x表示数字输入码，zo表示电流开关单元的输出阻抗(包括等效电容co和等效电阻ro)，z
l
表负载电阻r
l
的阻抗。根据电路结构，可以计算出电流舵数模转换器的差分输出电压为：
[0031][0032]
对公式(1)进一步展开：
[0033][0034]
将公式(2)在x＝0处进行泰勒展开后可得：
[0035][0036]
按照幂级数展开后，根据三次谐波失真公式得到：
[0037][0038]
对于一个差分输出的电流舵数模转换器而言，其输出主要谐波分量为三次谐波，因此，由于电流舵数模转换器有限的输出阻抗所带来的电流舵数模转换器动态误差，其反应为sfdr(spurious free dynamic range，无杂散动态范围)：
[0039]
[0040]
在低频时，电流舵数模转换器的输出阻抗主要由等效电阻ro决定，即：
[0041][0042]
从公式(6)可以看到，在低频情况下，电流舵数模转换器的输出阻抗对sfdr的影响不随信号频率变化而变化。从这一角度而言，低频时的有限输出阻抗对电流舵数模转换器的影响可以归为静态误差inl(integral nonlinearity，积分非线性)。低频下有限输出电阻对inl的影响公式为：
[0043][0044]
从公式(7)可见，对于一个12位分辨率的电流舵数模转换器，当负载电阻r
l
为25ω时，要得到1lsb的inl需要的等效电阻ro电阻值约为100mω。
[0045]
在频率较高的情况下，电流舵数模转换器的输出阻抗则主要由其等效电容co决定，那么：
[0046][0047]
公式(8)中f
in
表示输入信号频率。从公式(8)可以看出，在高频情况下sfdr随着输入信号频率的增加以每频程-40db的速度下降，提高电流舵数模转换器动态性能的需降低尾电流源的等效电容(或者寄生电容)co的值。
[0048]
另一方面，以图3所示的一个的常规电流舵数模转换器核单元电路为例，图1中的开关s1、s2在图3中采用nmos管n1和n2实现，图1中的尾电流源io在图3中采用nmos管n3实现，假设开关管n
l
和n2的输出阻抗分别r
o1
和r
o2
，r
o1
＝r
o2
，跨导均为gm，尾电流源管n3的输出阻抗为r
o3
，在开关对管的共源点a处的寄生电容为ca。a点处的寄生电容ca包括了晶体管n3的寄生电容和相互之间的连线电容。当开关管n
l
导通，则开关电流单元的输出阻抗为z
dac(cell)
为：
[0049][0050]
根据公式(9)可以绘制出开关电流单元的输出阻抗z
dac(cell)
随输入信号f
in
频率变化的幅频曲线如图4所示，从图4可以看到电流舵数模转换器开关电流单元的输出阻抗z
dac(cell)
有一个极点l/(2πr
o3
ca)，当信号频率大于这个极点时，输出阻抗z
dac(cell)
减小，sfdr逐渐恶化。虽然可以通过合理的版图布局的方法可以减小连线寄生电容，但作用有限。
[0051]
同时，随着工艺技术的进步，沟道长度调制效应进一步明显的限制了单个晶体管的输出阻抗ro值，因此，为了提升电流舵数模转换器的精度和动态性能，需要增大电流舵数模转换器核单元的输出阻抗z
dac(cell)
。
[0052]
目前，通常采用共源共栅结构提高电流舵数模转换器总的输出阻抗，如图5所示，在电流开关单元中，于开关对管nmos管n1和n2的漏极至差分输出端v
out
之间分别串接一个nmos管n5和n6，作为电流开关单元的有效共源共栅级(active_cascode)，同时在开关对管nmos管n1和n2的源极至尾电流源晶体管n3的漏极之间串接一个nmos管n4，作为电流开关单元的共源共栅级(cascode)，简化图5和图3中所有nmos管的输出阻抗均为ro，跨导均为gm，那么，电流开关单元在低频下的输出阻抗z
dac(cell)
由原来图3的gm×ro2
，增加至图5的g
m3
×ro4
。
因此，改进的共源共栅结构提高了电流开关单元的输出电阻，且增加的有效共源共栅级可减小电流舵数模转换器动态性能受到来自n1～n4管的寄生电容的影响，然而，增加的有效共源共栅级同时也带来了来自它们自身的寄生电容(n5、n6管的c
gs
电容和c
gd
电容)，高速率变化的电流舵数模转换器输入数码可通过n5、n6管的寄生电容，直接馈通至差分模拟输出端v
out
，产生与输入数码相关的非线性，成为了高频下电流舵数模转换器电流开关单元输出阻抗的主要限制。
[0053]
其中，nmos管n1存在寄生电容c
gs1
和c
gd1
，nmos管n2存在寄生电容c
gs2
和c
gd2
，nmos管n3存在寄生电容c
gs3
和c
gd3
，nmos管n4存在寄生电容c
gs4
和c
gd4
，nmos管n5存在寄生电容c
gs5
和c
gd5
，nmos管n6存在寄生电容c
gs6
和c
gd6
。
[0054]
因此，本发明提出一种降低电流舵数模转换器中由共源共栅级晶体管的寄生电容所引起的与输入数码相关的非线性影响的技术方案：在尾电流源晶体管与开关对管之间增设串接的共源共栅级晶体管，在开关对管与电流舵数模转换器的差分模拟输出端之间增设串接的有效共源共栅级晶体管，以增加电流开关单元的输出阻抗，进而降低由于输出阻抗有限所带来的输入数码调制效应所引起的非线性；同时，通过直流偏置电流源为有效共源共栅级晶体管提供直流偏置电流，使有效共源共栅级晶体管始终保持开启，以避免有效共源共栅级晶体管完全断开时的寄生电容所引起的与输入数码相关的非线性影响，提升电流舵数模转换器的电流开关单元及电流舵数模转换器的线性度。
[0055]
首先，如图6所示，本发明提供一种电流舵数模转换器，其包括尾电流源晶体管n3、共源共栅级晶体管n4、第一开关管n1、第二开关管n2、第一有效共源共栅级晶体管n5、第二有效共源共栅级晶体管n6、直流偏置电流源i1及两个负载电阻r
l
，尾电流源晶体管n3的源极接地，尾电流源晶体管n3的栅极接第一偏置电压v
cs
，尾电流源晶体管n3的漏极接共源共栅级晶体管n4的源极，共源共栅级晶体管n4的栅极接第二偏置电压v
cas
，共源共栅级晶体管n4的漏极接第一开关管n1的源极，第一开关管n1的栅极接第一数字信号dn，第一开关管n1的漏极接第一有效共源共栅级晶体管n5的源极，第一有效共源共栅级晶体管n5的源极还接直流偏置电流源i1的第一输出端，第一有效共源共栅级晶体管n5的栅极接第三偏置电压v
cas_active
，第一有效共源共栅级晶体管n5的漏极经串接的一个负载电阻r
l
后接工作电压v
cc
，第二开关管n2的源极接第一开关管n1的源极，第二开关管n2的栅极接第二数字信号dp，第二开关管n2的漏极接第二有效共源共栅级晶体管n6的源极，第二有效共源共栅级晶体管n6的源极还接直流偏置电流源i1的第二输出端，第二有效共源共栅级晶体管n6的栅极接第三偏置电压v
cas_active
，第二有效共源共栅级晶体管n6的漏极经串接的另一个负载电阻r
l
后接工作电压v
cc
。其中，直流偏置电流源i1为第一有效共源共栅级晶体管n5提供第一直流偏置电流i
out1
，直流偏置电流源i1为第二有效共源共栅级晶体管n6提供第二直流偏置电流i
out2
，使得第一有效共源共栅级晶体管n5和第二有效共源共栅级晶体管n6始终保持开启。
[0056]
其中，尾电流源晶体管n3、共源共栅级晶体管n4、第一开关管n1、第二开关管n2、第一有效共源共栅级晶体管n5、第二有效共源共栅级晶体管n6及直流偏置电流源i1构成一个电流开关单元，整个电流舵数模转换器包括多个并联设置的电流开关单元，电流舵数模转换器的差分输出端v
out
由多个电流开关单元的输出端并联而成，且其差分输出端v
out
的两端分别驱动一个负载电阻r
l
。
[0057]
详细地，如图6所示，尾电流源晶体管n3、共源共栅级晶体管n4、第一开关管n1、所述
第二开关管n2、第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6均为nmos管。
[0058]
更详细地，如图6所示，第一偏置电压v
cs
为电流开关单元的第一输入端，第二偏置电压v
cas
为电流开关单元的第二输入端，第三偏置电压v
cas_active
为电流开关单元的第三输入端，第一数字信号dn为电流开关单元的第四输入端，第二数字信号dp为电流开关单元的第五输入端，第一有效共源共栅级晶体管n5的源极为电流开关单元的第六输入端，第二有效共源共栅级晶体管n6的源极为电流开关单元的第七输入端，第一有效共源共栅级晶体管n5的漏极为电流开关单元的第一输出端，第二有效共源共栅级晶体管n6的漏极为电流开关单元的第二输出端。
[0059]
更详细地，如图6所示，第一开关管n1的参数规格与第二开关管n2的参数规格一样，第一有效共源共栅级晶体管n5的参数规格与第二有效共源共栅级晶体管n6的参数规格一样；第一开关管n1的尺寸小于第一有效共源共栅级晶体管n5的尺寸。
[0060]
详细地，如图7所示，在本发明的一可选实施例中，直流偏置电流源i1包括缓冲放大器a1、第一nmos管n9、第二nmos管n
10
、第三nmos管n
11
、第四nmos管n
12
、第五nmos管n
13
及第六nmos管n
14
，第一nmos管n9的源极接地，第一nmos管n9的栅极接第一偏置电压v
cs
，第一nmos管n9的漏极接第三nmos管n
11
的源极，第三nmos管n
11
的栅极接第二偏置电压v
cas
，第三nmos管n
11
的漏极接第五nmos管n
13
的源极，第五nmos管n
13
的栅极接缓冲放大器a1的输出端，缓冲放大器a1的同相输入端接第四偏置电压1.2v，缓冲放大器a1的反相输入端接缓冲放大器a1的输出端，第二nmos管n
10
的源极接地，第二nmos管n
10
的栅极接第一偏置电压v
cs
，第二nmos管n
10
的漏极接第四nmos管n
12
的源极，第四nmos管n
12
的栅极接第二偏置电压v
cas
，第四nmos管n
12
的漏极接第六nmos管n
14
的源极，第六nmos管n
14
的栅极接缓冲放大器a1的输出端。
[0061]
其中，第一nmos管n9、第二nmos管n
10
为尾电流源晶体管，第三nmos管n
11
、第四nmos管n
12
为共源共栅级晶体管，第五nmos管n
13
及第六nmos管n
14
为有效共源共栅级晶体管；第一nmos管n9的栅极为直流偏置电流源i1的第一输入端，第三nmos管n
11
的栅极为直流偏置电流源i1的第二输入端，缓冲放大器a1的同相输入端为直流偏置电流源i1的第三输入端，第五nmos管n
13
的漏极为直流偏置电流源i1的第一输出端，输出第一直流偏置电流i
out1
，第六nmos管n
14
的漏极为直流偏置电流源i1的第二输出端，输出第二直流偏置电流i
out2
。
[0062]
详细地，第一nmos管n9的参数规格与第二nmos管n
10
的参数规格一样，第三nmos管n
11
的参数规格与第四nmos管n
12
的参数规格一样，第五nmos管n
13
的参数规格与第六nmos管n
14
的参数规格一样；第一nmos管n9的尺寸大于第三nmos管n
11
的尺寸，第三nmos管n
11
的尺寸大于第五nmos管n
13
的尺寸。
[0063]
在本发明的一可选实施例中，工作电压v
cc
为1.8v电源电压，第一偏置电压v
cs
的值为300mv～400mv，第二偏置电压v
cas
的值为700mv～800mv，第三偏置电压v
cas_active
的值为1.5v～1.6v，第四偏置电压的值为1.2v，电流开关单元的数码信号(即第一数字信号dn与第二数字信号dp)为1.2v/0v的互补差分数字信号。
[0064]
更详细地，如图6-图8所示，本发明中电流舵数模转换器的工作原理分析如下：
[0065]
在电流开关单元的具体设计中，尾电流源晶体管n3设计尺寸较大，w/l设计为2μ/0.4μ、栅个数16，其目的主要考虑电流源阵列的匹配性；共源共栅级晶体管n4设计尺寸稍小，w/l设计为0.8μ/0.2μ、栅个数2，其目的主要考虑能够支持第一开关管n1及第二开关管n2的工作电流；第一开关管n1及第二开关管n2的尺寸设计尽可能小，w/l设计为0.8μ/0.06μ、栅
个数1，其目的主要考虑更高的转换速率；第一有效共源共栅级晶体管n5、第二有效共源共栅级晶体管n6，w/l设计为1.0μ/0.28μ、栅个数1，其设计目的主要是考虑减小来自第一开关管n1、第二开关管n2、尾电流源晶体管n3及共源共栅级晶体管n4所带来的寄生电阻，但是，却带来了来自有效共源共栅级晶体管(即第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6)自身的寄生电容(c
gs
和c
gd
)，由于电流舵数模转换器的输入数码控制了第一开关管n1及第二开关管n2的导通或关断，高速变化的输入数码通过有效共源共栅级晶体管n5和n6的寄生电容(c
gs
和c
gd
)，直接馈通至电流舵数模转换器的差分模拟输出端v
out
，产生数码调制效应所致的非线性，成为高频下电流舵数模转换器输出阻抗的主要限制。
[0066]
为了电流舵数模转换器在高频下能够获得良好的线性特性，分析在高频下由于有限输出阻抗所导致的失真，主要是由实际上导通那部分的输出阻抗所致，任何不导通的阻抗(包括寄生电容等)，其只在电流舵数模转换器差分输出每一边固定不变，当电流舵数模转换器的输入数码信号工作在高频下，那些固定不变的阻抗不会对电流舵数模转换器的高频失真做贡献。因此，本发明在第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6的源极增加一个直流偏置电流源i1，提供第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6的直流偏置电流，目的是防止第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6的完全断开，换句话说，即使电流舵数模转换器的第一开关管n1或者第二开关管n2不导通，尾电流源io不通过第一有效共源共栅级晶体管n5或者第二有效共源共栅级晶体管n6，但由于第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6的源极设计了幅值相等的固定直流偏置电流源i1，因此，第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6始终处于开启状态，能避免由于第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6的完全断开时寄生电容在输入数码控制下的无限充电和放电过程，能消除有效共源共栅级晶体管的寄生电容随输入数码相关调制效应所致的非线性失真，第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6仍然保持主动。
[0067]
由图6可知，从电流开关单元的差分模拟输出端v
out
来看，虽然节点b和节点c处相关的寄生电容都仍然可以存在，但那些寄生电容与第一开关管n1及第二开关管n2是否处于导通或者断开状态无关，其原因是电流开关单元的开关尾电流从一边到另外一边，并不改变从输出节点所看到的有效电容，即连接到节点b和节点c处的寄生电容，而这些电容寄生对电流舵数模转换器工作在高频下的非线性失真不做贡献。
[0068]
因此，引起从电流舵数模转换器输出端所看到的动态有效电容发生变化的第一部分，是电流开关单元中第一开关管n1及第二开关管n2的c
gs
电容，图7所示的电流开关单元动态寄生电容的示意图可以更直观理解。由于第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6的源极设计了偏置小电流源i1的设计，提供了幅值相等且偏小的固定的第一直流偏置电流i
out1
和第二直流偏置电流i
out2
，使得从输出端所看到的第一部分的“动态有效”电容，为电流开关单元中第一开关管n1及第二开关管n2的c
gs
电容，其对由有限输出阻抗所致的码相关调制效应，因为第一开关管n1及第二开关管n2和第一有效共源共栅级晶体管n5及第二有效共源共栅级晶体管n6的固有增益(gm×ro
)而减小。有效共源共栅级晶体管及其晶体管固定的直流偏置电流源i1的改进设计，一起实现了在高频下电流舵数模转换器跟数码相关调制效应所致的非线性失真减小一个数量级。
[0069]
利用如图7所示的直流偏置电流源i1提供给图5中有效共源共栅级晶体管n5/n6的
直流偏置电流源，如图7所示：1.2v的第四偏置电压经过缓冲放大器a1输出，提供给第五nmos管n
13
及第六nmos管n
14
的栅偏置电压，缓冲放大器a1增益设计50db以上，第一nmos管n9及第二nmos管n
10
的栅偏置电压由外部的第一偏置电压v
cs
提供，第三nmos管n
11
及第四nmos管n
12
的栅偏置电压由外部的第二偏置电压v
cas
提供；第一nmos管n9及第二nmos管n
10
的设计尺寸，w/l设计为2μ/0.4μ、栅个数2；第三nmos管n
11
及第四nmos管n
12
的设计尺寸，w/l设计为0.8μ/0.2μ、栅个数2；第五nmos管n
13
及第六nmos管n
14
的设计尺寸，w/l设计为1.0μ/0.28μ、栅个数1，第五nmos管n
13
及第六nmos管n
14
的漏极电流分别输出第一直流偏置电流i
out1
和第二直流偏置电流i
out2
。
[0070]
其次，基于上述电流舵数模转换器的设计思路，本发明还提供一种电流舵数模转换器的高频线性度提升方法，其包括步骤：
[0071]
s1、针对电流舵数模转换器的至少一个电流开关单元，在尾电流源晶体管与开关对管之间增设串接的共源共栅级晶体管，在开关对管与电流舵数模转换器的差分模拟输出端之间增设串接的有效共源共栅级晶体管，以增加电流开关单元的输出阻抗；
[0072]
s2、针对电流舵数模转换器的至少一个电流开关单元，为有效共源共栅级晶体管提供直流偏置电流，以使有效共源共栅级晶体管始终保持开启。
[0073]
详细地，在步骤s1中，在尾电流源晶体管与开关对管之间增设串接的共源共栅级晶体管，在开关对管与电流舵数模转换器的差分模拟输出端之间增设串接的有效共源共栅级晶体管，能有效增加输出阻抗，可以降低由于输出阻抗有限所带来的输入数码调制效应所引起的非线性；在步骤s2中，为有效共源共栅级晶体管提供直流偏置电流，以使有效共源共栅级晶体管始终保持开启，能避免有效共源共栅级晶体管完全断开时的寄生电容所引起的与输入数码相关的非线性影响，提升电流舵数模转换器在高频下的线性度。
[0074]
综上所述，在本发明提供的电流舵数模转换器及其高频线性度提升方法中，在尾电流源晶体管与第一开关管及第二开关管之间增设串接的共源共栅级晶体管，在第一开关管与电流舵数模转换器的差分模拟输出正端之间增设串接的第一有效共源共栅级晶体管，在第二开关管与电流舵数模转换器的差分模拟输出负端之间增设串接的第二有效共源共栅级晶体管，能有效增加电流开关单元的输出阻抗，可以降低由于输出阻抗有限所带来的输入数码调制效应所引起的非线性；同时，通过直流偏置电流源为第一有效共源共栅级晶体管提供第一直流偏置电流，为第二有效共源共栅级晶体管提供第二直流偏置电流，使得第一有效共源共栅级晶体管和第二有效共源共栅级晶体管始终保持开启，能有效避免第一有效共源共栅级晶体管及第二有效共源共栅级晶体管完全断开时的寄生电容所引起的与输入数码相关的非线性影响，提升电流舵数模转换器的电流开关单元及电流舵数模转换器在高频下的线性度。
[0075]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

技术特征：

1.一种电流舵数模转换器，其特征在于，包括尾电流源晶体管、共源共栅级晶体管、第一开关管、第二开关管、第一有效共源共栅级晶体管、第二有效共源共栅级晶体管、直流偏置电流源及两个负载电阻，所述尾电流源晶体管的源极接地，所述尾电流源晶体管的栅极接第一偏置电压，所述尾电流源晶体管的漏极接所述共源共栅级晶体管的源极，所述共源共栅级晶体管的栅极接第二偏置电压，所述共源共栅级晶体管的漏极接所述第一开关管的源极，所述第一开关管的栅极接第一数字信号，所述第一开关管的漏极接所述第一有效共源共栅级晶体管的源极，所述第一有效共源共栅级晶体管的源极还接所述直流偏置电流源的第一输出端，所述第一有效共源共栅级晶体管的栅极接第三偏置电压，所述第一有效共源共栅级晶体管的漏极经串接的一个所述负载电阻后接工作电压，所述第一有效共源共栅级晶体管的漏极为所述电流舵数模转换器的电流开关单元的差分模拟输出正端，所述第二开关管的源极接所述第一开关管的源极，所述第二开关管的栅极接第二数字信号，所述第二开关管的漏极接所述第二有效共源共栅级晶体管的源极，所述第二有效共源共栅级晶体管的源极还接所述直流偏置电流源的第二输出端，所述第二有效共源共栅级晶体管的栅极接所述第三偏置电压，所述第二有效共源共栅级晶体管的漏极经串接的另一个所述负载电阻后接所述工作电压，所述第二有效共源共栅级晶体管的漏极为所述电流舵数模转换器的电流开关单元的差分模拟输出负端；其中，所述直流偏置电流源为所述第一有效共源共栅级晶体管提供第一直流偏置电流，所述直流偏置电流源为所述第二有效共源共栅级晶体管提供第二直流偏置电流，使得所述第一有效共源共栅级晶体管和所述第二有效共源共栅级晶体管始终保持开启。2.根据权利要求1所述的电流舵数模转换器，其特征在于，所述尾电流源晶体管、所述共源共栅级晶体管、所述第一开关管、所述第二开关管、所述第一有效共源共栅级晶体管及所述第二有效共源共栅级晶体管均为nmos管。3.根据权利要求1或2所述的电流舵数模转换器，其特征在于，所述第一开关管的参数规格与所述第二开关管的参数规格一样，所述第一有效共源共栅级晶体管的参数规格与所述第二有效共源共栅级晶体管的参数规格一样。4.根据权利要求3所述的电流舵数模转换器，其特征在于，所述第一开关管的尺寸小于所述第一有效共源共栅级晶体管的尺寸。5.根据权利要求1或2所述的电流舵数模转换器，其特征在于，所述直流偏置电流源包括缓冲放大器、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管及第六nmos管，所述第一nmos管的源极接地，所述第一nmos管的栅极接所述第一偏置电压，所述第一nmos管的漏极接所述第三nmos管的源极，所述第三nmos管的栅极接所述第二偏置电压，所述第三nmos管的漏极接所述第五nmos管的源极，所述第五nmos管的栅极接所述缓冲放大器的输出端，所述缓冲放大器的同相输入端接第四偏置电压，所述缓冲放大器的反相输入端接所述缓冲放大器的输出端，所述第二nmos管的源极接地，所述第二nmos管的栅极接所述第一偏置电压，所述第二nmos管的漏极接所述第四nmos管的源极，所述第四nmos管的栅极接所述第二偏置电压，所述第四nmos管的漏极接所述第六nmos管的源极，所述第六nmos管的栅极接所述缓冲放大器的输出端；其中，所述第五nmos管的漏极为所述直流偏置电流源的第一输出端，所述第六nmos管的漏极为所述直流偏置电流源的第二输出端。6.根据权利要求5所述的电流舵数模转换器，其特征在于，所述第一nmos管的参数规格
与所述第二nmos管的参数规格一样，所述第三nmos管的参数规格与所述第四nmos管的参数规格一样，所述第五nmos管的参数规格与所述第六nmos管的参数规格一样。7.根据权利要求6所述的电流舵数模转换器，其特征在于，所述第一nmos管的尺寸大于所述第三nmos管的尺寸，所述第三nmos管的尺寸大于所述第五nmos管的尺寸。8.一种电流舵数模转换器的高频线性度提升方法，其特征在于，包括：针对所述电流舵数模转换器的至少一个电流开关单元，在尾电流源晶体管与开关对管之间增设串接的共源共栅级晶体管，在所述开关对管与所述电流舵数模转换器的差分模拟输出端之间增设串接的有效共源共栅级晶体管，以增加所述电流开关单元的输出阻抗；针对所述电流舵数模转换器的至少一个电流开关单元，为所述有效共源共栅级晶体管提供直流偏置电流，以使所述有效共源共栅级晶体管始终保持开启。

技术总结

本发明提供一种电流舵数模转换器及其高频线性度提升方法，在尾电流源晶体管与开关对管之间增设串接的共源共栅级晶体管，在开关对管与电流舵数模转换器的差分模拟输出端之间增设串接的有效共源共栅级晶体管，能增加电流开关单元的输出阻抗，可以降低由于输出阻抗有限所带来的输入数码调制效应所引起的非线性；同时，通过直流偏置电流源为有效共源共栅级晶体管提供直流偏置电流，使得有效共源共栅级晶体管始终保持开启，能避免有效共源共栅级晶体管完全断开时的寄生电容所引起的与输入数码相关的非线性影响，提升电流舵数模转换器的电流开关单元及电流舵数模转换器在高频下的线性度。性度。性度。