磁感应器设备和方法与流程

1.本文献一般地但非限制性地涉及具有防止腐蚀的层的集成电路结构。

背景技术：

2.电压调节器是电力输送系统的组成部分。电压调节器是片外设备(即，在主板上以使得能够输送到系统的其他部件)或片上设备(即，作为片上系统的部件)。为了实现更高水平的效率，片上集成电压调节器在芯片制造和开发工业中已经成为标准。因此，集成电压调节器是电力输送网络中的构件块之一。
附图说明
3.在不一定按比例绘制的附图中，相同的附图标记可以在不同的视图中描述类似的部件。具有不同字母后缀的相同附图标记可以表示类似部件的不同实例。附图通过示例而非限制的方式一般性地示出了本文献中所讨论的各种实施例。
4.图1是用于形成同轴磁感应器回路的衬底的工艺流程的图示。
5.图2是用于形成同轴磁感应器回路的衬底的工艺流程的图示。
6.图3是用于形成同轴磁感应器回路的衬底的工艺流程的图示。
7.图4是用于形成同轴磁感应器回路的衬底的工艺流程的图示。
8.图5示出了具有与衬底耦接的芯片的衬底。
9.图6示出了系统级图，其示出了包括包含磁感应器设备的衬底的电子设备(例如，系统)的示例。
具体实施方式
10.同轴磁感应器回路(同轴mil)是形成更有效的高度集成电压调节器的一个部件。同轴mil是实现高度集成电压调节效率的关键构件块。同轴mil已经成功地实施用于具有完全集成的电压调节器效率的功率输送产品。使用具有磁性填充物的较新的磁性电介质材料(例如，铁合金)，以实现较高的电感和较低的损耗。因此，在示例中，同轴mil利用磁性电介质材料来实现更高的电感和更低的损耗。例如，当形成或制造同轴mil时，钝化剂(例如，无电镀镍钝化剂)沉积在磁性填充物(例如，铁合金填充物)上，以改进耐湿化学腐蚀性。执行该示例工艺以实现无电镀铜减材蚀刻或铜蚀刻。
11.为了使磁芯与铜层之间的腐蚀(例如，电化腐蚀(galvanic corrosion))降到最低，在铜箔的表面上设置(形成、放置、沉积)一层铜防锈材料或镍电镀抑制剂(例如，镍钝化层)的吸附。然而，即使使用抑制剂，磁性材料仍与铜紧密接触。
12.当磁性材料接近铜层时，来自磁性材料的电子可能且很可能与铜层反应并且引起电化腐蚀。用于使电化腐蚀最小的一个示例工艺是进行多遍次的电镀镍层；然而，在示例中，这些多遍次导致高成本。即使利用多遍次，一些磁性材料也例如与铜层接触。控制磁性填充物上的镍层是具有挑战性的。
13.在示例中，具有铁合金填充物的磁性电介质材料用于在较低损耗下实现较高电感。然而，控制具有钝化特性的材料(例如，无电镀镍(化学镀镍))以及在磁性材料的表面上沉积这种钝化材料是具有挑战性的。本文所述的示例工艺流程是用于形成具有防止电化腐蚀的表面的衬底的方法的示例。
14.如图1所示，衬底100包括芯110。在示例中，芯110是树脂材料。在一个示例中，树脂芯110是聚合物树脂。在示例中，也可以考虑由适合于衬底100的指定目的其他材料制成的芯。在下文中，“树脂芯”将指由树脂材料制成的芯和由另一种材料制成的芯。在示例中，树脂芯110具有遍布其中分散的玻璃或玻璃纤维。树脂芯110的厚度取决于特定的最终用途。
15.树脂芯110具有设置(形成、放置、耦接)在树脂芯110的至少一个暴露表面116上的铜层120。在示例中，铜层120是铜箔。铜层通篇一般地指出于衬底100的目的而指定的任何导电材料。
16.穿过衬底100钻出或形成至少一个第一通孔130。在下文中，“通孔”将指穿过相关联材料的路径。在示例中，多个第一通孔130(第一通孔将指多个通孔和单个通孔)形成为延伸穿过衬底100。第一通孔130形成为从铜层120的上表面112延伸，穿过树脂芯110并且穿过铜层120的下表面114。在示例中，第一通孔130形成为垂直于、接近垂直于、或歪斜于树脂芯110的纵向方向。根据衬底100的用途，以特定直径形成第一通孔130。
17.在示例中，第一通孔130填充(基本上填充、部分填充、或完全填充)有磁性材料140。磁性材料140是具有磁性性质的任何已知材料。在示例中，磁性材料140是铁、铁合金、镍锌合金、坡莫合金、硅钢、铁氧体或非晶合金。在另一示例中，磁性材料140是第一通孔130内的填塞，其中磁性材料140从铜层120的上表面112到铜层120的下表面114填充(完全填充或部分填充)通孔130。
18.在磁性材料140填充(完全填充或部分填充)通孔130之后，对铜层120的上表面112和铜层的下表面114进行蚀刻、锉磨、研磨或任何类似的工艺，以使铜层120的上表面112和铜层120的下表面114平滑(例如，几乎或完全平坦、平顺、齐平)。在示例中，铜层120和磁性材料140都被研磨、磨削、锉磨或任何类似的工艺以制造平滑(例如，几乎或完全平坦、平顺、齐平)的上表面112和下表面114。在示例中，通孔130内的磁性材料140的暴露表面是具有铜层120的平滑(例如，几乎或完全平坦、平顺、齐平)表面。在示例中，磁性材料140延伸、突出或暴露到第一通孔130的外部，在第一通孔130外部的距离基本上等于铜层120的厚度。
19.如图1所示，在磁性材料140填充(完全填充或部分填充)在第一通孔130内之后，在指定位置(例如，选择位置、整个表面)处从树脂芯110的表面对铜层120进行蚀刻、锉磨、研磨或任何类似的工艺。在一些示例中，可以对树脂芯的暴露表面116进行研磨、锉磨或任何类似的工艺或以其他方式处理以形成平滑(例如，几乎或完全平坦、平顺、齐平)表面。在另一示例中，没有对暴露表面116采取行动来使暴露表面116平滑或以其他方式处理暴露表面。当从树脂芯110对铜层120进行蚀刻、锉磨、研磨或任何类似的工艺时，磁性材料140暴露在树脂芯110的外部。在示例中，磁性材料140暴露、突出或延伸到第一通孔130的外部与铜层120的厚度相同或类似的距离。在另一示例中，磁性材料140暴露、突出或延伸到第一通孔130的外部小于铜层120的厚度的距离。
20.电介质层150设置(沉积、形成、放置、耦接)在至少一个暴露表面116上。在示例中，电介质层150是电介质材料，例如聚合物、聚合物树脂、橡胶、玻璃、无机氮化物钝化物、或金
属氧化物。在另一示例中，电介质层150是在暴露表面116上形成层并且不与磁性材料140反应的堆积(build-up)材料。在另一示例中，电介质层150是电介质材料，例如ajinomoto堆积膜(abf)。电介质层150在树脂芯110的暴露表面116和磁性材料140的暴露表面118之上延伸。在示例中，电介质层150是在电介质层上方和下方层覆的至少两种材料之间的间隔体。电介质层150是树脂芯110和磁性材料140之上的平滑(例如，几乎或完全平坦、平顺、齐平)的上表面152和下表面154。在示例中，电介质层150覆盖磁性材料140附近和周围的指定区域。
21.至少一个第二通孔132(或路径)延伸穿过电介质层150和树脂芯110。在示例中，第二通孔132是芯通孔。第二通孔132在远离具有磁性材料140的区域的衬底100的区域中、从电介质层的上表面152延伸穿过树脂芯110以及电介质层150的下表面154。第二通孔132形成为垂直于、接近垂直于、或歪斜于树脂芯110的纵向方向。在示例中，第二通孔132接近包含磁性材料140的区域。
22.在电介质层150覆盖树脂芯110的暴露表面116和磁性材料140之后，在磁性材料140内形成第三通孔134(或路径)。第三通孔134从电介质层150的上表面152延伸穿过磁性材料140并且穿过下表面154。第三通孔134形成为垂直于、接近垂直于、或歪斜于树脂芯110的纵向方向。当形成第三通孔134时，暴露磁性材料140的内圆周表面144。根据期望的应用指定第三通孔134的直径。在形成第三通孔134之后，磁性材料140的相对于树脂芯110突出或延伸的部分保持被电介质层150覆盖。
23.镍层160设置(沉积、形成、放置、耦接)在磁性材料140的暴露的内圆周表面144上。在第三通孔134内形成(沉积、设置、放置、耦接)镍(在下文中，镍将被广义地解释为包括任何钝化材料)的内圆周表面162。例如，钝化材料160选择性地形成在磁性材料140的几乎全部或全部内圆周表面144上。镍层160是不阻碍磁性材料140的导电材料或不与磁性材料140的导电材料反应的任何指定材料。在示例中，镍层160是无电镀沉积物。在示例中，镍层160为无电镀镍。
24.使用镍层160来覆盖磁性材料140基本上防止了磁性材料140的颗粒在清洁通孔134时(例如)浸出到溶液中。在另一示例中，使用镍层160保护磁性材料140免于来自放置在磁性材料140附近的其他材料的后续化学物质。
25.第二铜层122设置(沉积、形成、放置、耦接)在电介质层150的暴露表面上表面152和下表面154上。在示例中，第二铜层122是化学镀铜或电解铜中的至少一种。在示例中，第二铜层122也设置(沉积、形成、放置、耦接)在镍层160的内圆周表面162上。电镀在镍层160的内圆周表面162上的第二铜层122形成第三通孔134内的铜124的内圆周表面。在示例中，第二铜层122设置(沉积、形成、放置、耦接)在衬底100的基本上所有暴露的表面上。在另一示例中，根据期望目的将第二铜层122设置在衬底100的指定位置或区域上。
26.电介质层150与镍层160组合将第二铜层122与磁性材料140分离。第二铜层122与磁性材料140的分离基本上防止磁性材料140与第二铜层122相互作用。
27.具有铜124的内圆周表面的第三通孔134(路径)被填塞或填充有针对期望目的指定的填充物142。例如，填充物142是聚合物树脂或电介质材料中的至少一种。衬底100的暴露表面被研磨、蚀刻或以其他方式处理以形成平滑(例如，几乎或完全平坦、平顺、齐平)表面。盖板146设置在填充物142的外表面上。在示例中，盖板146是铜材料。从衬底100的指定
区域去除或蚀刻掉第二铜层122。在一些示例中，第二铜层122保留为盖层或覆盖层。在示例中，剩余的第二铜层122至少部分地保留在电介质层150的上表面152和下表面154之上。
28.示例成品衬底100包括例如树脂芯110，其中电介质层150在上表面113和下表面115上。衬底100具有填充(部分填充或完全填充)有磁性材料140的至少一个第一通孔130(路径)。磁性材料140形成有延伸穿过的第三通孔134(路径)。镍层160在磁性材料140的内圆周表面144上。至少一个第二通孔132(路径)在衬底100上的指定位置处、或者远离或接近包含磁性材料140的区域。在示例中，第二通孔132和第三通孔134中的每一个包含填充物142。在另一示例中，第二通孔132和第三通孔134可任选地包含填充物142。铜层122例如至少针对第二通孔132和填充物142作为帽层设置在电介质层150的上表面152和下表面154上。铜层122也可以在电介质层150的上表面152和下表面154上延伸指定距离。
29.图2示出了用于形成半导体衬底200的工艺流程的第二示例。在适用的情况下，图2中的一些元件与图1中的元件和附图标记类似。在图2所示的示例中，半导体衬底200具有树脂芯110，其中铜层120设置(形成、放置、耦接)在树脂芯110的至少一个暴露表面116上。在示例中，铜层120是铜箔。铜层一般地指出于衬底200的目的而指定的任何导电材料。
30.至少一个第一通孔130在半导体衬底200内延伸。与图1类似，“通孔”将指穿过相关联材料的路径。在示例中，多个第一通孔130(第一通孔将指多个通孔和单个通孔)延伸穿过衬底200。至少一个第一通孔130从铜层120的上表面112延伸，穿过树脂芯110并且穿过铜层120的下表面114。在示例中，第一通孔130形成为垂直于、接近垂直于、或歪斜于树脂芯110的纵向方向。根据衬底200的用途，以特定直径形成第一通孔130。
31.在示例中，第一通孔130填充(基本上填充、部分填充或完全填充)有磁性材料140。例如，磁性材料140从铜层120的上表面112到下表面114填充第一通孔130。在另一示例中，磁性材料140是第一通孔130内的填塞。磁性材料140是具有磁性性质的任何已知材料。在示例中，磁性材料140是铁、铁合金、镍锌合金、坡莫合金、硅钢、铁氧体或非晶合金。在示例中，磁性材料140是铁合金，例如铁氧体或具有聚合物树脂的铁氧体。
32.在磁性材料140填充第一通孔130之后，对铜层120的上表面112和下表面114进行研磨、锉磨或任何类似的工艺，以使铜层的上表面112和下表面114平滑(例如，几乎或完全平坦、平顺、齐平)。在示例中，对铜层120和磁性材料140的暴露表面118都进行研磨、锉磨或任何类似的工艺以制造平滑(例如，几乎或完全平坦、平顺、齐平)的上表面112和下表面114。在示例中，第一通孔130内的磁性材料140的至少一个暴露表面118是具有铜层120的平滑(例如，几乎或完全平坦、平顺或齐平)表面。在示例中，磁性材料延伸、突出或暴露到第一通孔130的外部，在第一通孔130外部的距离基本上等于铜层120的厚度。
33.如图2所示，在磁性材料140填充在第一通孔130内之后，在指定(例如，选择位置、整个表面)位置处从树脂芯110的表面蚀刻掉或去除铜层120。在一些示例中，可以对树脂芯110的暴露表面116进行研磨、锉磨或任何类似的工艺或以其他方式处理以制成平滑(例如，几乎或完全平坦、平顺、齐平)表面。在另一示例中，没有对暴露表面116采取进一步的行动来使暴露表面116平滑或以其他方式处理暴露表面116。当从树脂芯110蚀刻掉铜层120时，磁性材料140暴露在树脂芯110的外部。在示例中，磁性材料140暴露、突出或延伸到第一通孔130的外部与铜层120的厚度相同或类似的距离。在另一示例中，磁性材料140暴露、突出或延伸到第一通孔130的外部小于铜层120的厚度的距离。
34.在图2所示的示例中，电介质层150设置(沉积、形成、放置、耦接)在树脂芯110的暴露表面116和磁性材料140的暴露表面118上。在示例中，电介质层150是在电介质层上方和下方层覆的至少两种材料之间的间隔体。电介质层150例如是衬底200上的上表面152和下表面154中的至少一个的(几乎或完全)平坦表面。在示例中，电介质层150覆盖磁性材料140附近或周围的指定区域。
35.在图2的示例工艺流程中，第二铜层220设置(沉积、形成、放置、耦接)在电介质层150的暴露的上表面152和暴露的下表面154上。在示例中，第二铜层220设置为至少部分地覆盖电介质层150的上表面152和下表面154的指定区域。在另一示例中，第二铜层220几乎完全覆盖上表面152并且几乎完全覆盖电介质层150的下表面154。
36.在图2所示的示例工艺流程中，至少一个第二通孔232(路径)延伸穿过衬底200。在示例中，第二通孔232是芯通孔。在示例中，第二通孔232从第二铜层220的上表面222延伸，穿过电介质层150、树脂芯110并且穿过第二铜层220的下表面224。第二通孔232形成为垂直于、接近垂直于、或歪斜于树脂芯110的纵向方向。在示例中，第二通孔232远离包含磁性材料140的区域。在另一示例中，第二通孔232接近包含磁性材料140的区域。在示例中，第二通孔232是芯通孔。
37.至少一个第三通孔234(路径)延伸穿过包含磁性材料140的区域。至少一个第三通孔234从铜层的上表面222延伸穿过包含磁性材料140的区域、穿过电介质层150、穿过磁性材料140、穿过电介质层150的下表面154、并且穿过第二铜层220的下表面224。在示例中，至少一个第三通孔234形成在磁性材料140的中心。在另一示例中，至少一个第三通孔234偏离中心形成在磁性材料140内。第三通孔234形成为垂直于、接近垂直于、或歪斜于树脂芯110的纵向方向。第三通孔234的直径由第三通孔234的用途来指定。
38.镍层160(也称为钝化层)沉积在磁性材料140的内圆周表面244上。在示例中，镍层160沉积在磁性材料140上。例如，电介质层150用作磁性材料140、镍层160与第二铜层220之间的阻挡层(或间隔体)。在示例中，镍层160最小程度地沉积在电介质层150上，同时仍然保持镍层160的末端与第二铜层220之间的间隔。
39.第三铜层240设置(沉积、形成、放置、耦接)在第二铜层220上。在示例中，第三铜层240设置(沉积、形成、放置、耦接)在第二铜层220的上表面222、至少一个第三通孔234的内圆周表面223、以及第二铜层220的下表面224上。
40.与图1的工艺流程类似，第三通孔234和第二通孔232被填塞或填充有针对期望目的指定的填充物142。例如，填充物142是聚合物树脂或电介质材料中的至少一种。固化衬底200。然后，在指定位置处从电介质层150的上表面152和下表面154蚀刻、研磨、锉磨或以其他方式去除第二铜层220和第三铜层240。盖板146设置在填充物142的外表面上。在示例中，盖板146是与第二铜层220或第三铜层240中的至少一个的铜材料类似的铜材料。
41.示例成品衬底200包括例如树脂芯110，其中电介质层150在树脂芯110的上表面113和下表面115上。第二铜层220和第三铜层240设置在电介质层150的上表面152和下表面154上。衬底200还包括例如填充有磁性材料140的至少一个第一通孔。磁性材料140具有在其内延伸的第三通孔234(路径)、以及在磁性材料的内圆周表面244上层覆或沉积的镍层160。衬底200在衬底中的指定位置处、或在远离或接近磁性材料140的指定位置处具有至少一个第二通孔232(路径)。至少一个第二铜层220围绕或接近第二通孔232和第三通孔234。
第二通孔232和第三通孔234中的至少一个填充有填充物142。填充物142可任选地覆盖有铜层，该铜层至少基本上与分别围绕第二通孔232和第三通孔234的铜连续。
42.图3示出了用于形成半导体衬底300的第三示例工艺流程。在工艺流程的该第三示例和所得的衬底300中，提供了与关于图1描述的树脂芯类似的树脂芯310。在图3所示的示例中，设置树脂芯310，其中在上表面312或下表面314上没有铜层或任何其他材料。电介质层350设置(沉积、形成、放置、耦接)在例如树脂芯310的上表面312和下表面314上。在示例中，电介质层350是在电介质层上方和下方层覆的至少两种材料之间的间隔体。在示例中，树脂芯310和电介质层350是与针对图1和2描述的那些材料类似的材料。
43.至少一个第一通孔330(路径)在衬底300内延伸。在下文中，“通孔”将指穿过相关联材料的路径。在示例中，至少一个第一通孔330从电介质层350的上表面352延伸，穿过树脂芯310并且穿过电介质层350的下表面354。根据其用途，以特定的直径形成至少一个第一通孔330。在示例中，第一通孔330垂直于、接近垂直于或歪斜于、树脂芯310的纵向方向而形成。
44.至少一个第一通孔330填充(完全填充或部分填充)有与图1中所示的工艺流程的磁性材料类似的磁性材料340。磁性材料340被填充(例如)为从电介质层的下表面354延伸到上表面352。在示例中，电介质层350的上表面352和下表面354中的至少一个与磁性材料340的暴露表面348是平滑的(例如，几乎或完全平坦、平顺、齐平)。在另一示例中，电介质层350的上表面352和下表面354中的至少一个与磁性材料340的暴露表面348是几乎平滑的(例如，粗糙、不平顺)。
45.第二通孔332(路径)在磁性材料340内延伸。在示例中，第二通孔332是电路径。在示例中，第二通孔332在磁性材料340的至少一个区域中的每一个区域内延伸。第二磁通孔332例如形成在磁性材料340的区域的中心。在另一示例中，第二通孔332形成为偏离磁性材料340的区域的中心。在示例中，第二通孔332形成为垂直于、接近垂直于、或歪斜于树脂芯310的纵向方向。
46.在图3所示的示例衬底300和工艺流程中，镍层(钝化层)360设置(沉积、形成、放置、耦接)在第二通孔332的内圆周表面343上。图3中所示的镍层360类似于参考图1所使用的镍层。在示例中，镍层360以其延伸超过电介质层350的上表面352和下表面354的方式设置(沉积、形成、放置、耦接)在第二通孔332的内圆周表面343上。在示例中，镍层360设置(沉积、形成、放置、耦接)在电介质层350的上表面352或下表面354中的至少一个处的磁性材料340的暴露表面345上，由此在磁性材料的暴露表面345上形成镍层360。
47.铜层320设置(沉积、形成、放置、耦接)为至少部分地覆盖电介质层350的上表面352、以及电介质层350的下表面354。在示例中，铜层320覆盖镍层360的暴露表面。例如，铜层320至少部分地覆盖第二通孔332内的镍层360、以及例如在第二通孔332外部的磁性材料340的暴露表面345上的镍层360。在图3所示的示例中，通过电介质层350和镍层360中的至少一个来保护磁性材料340不与铜层320相互作用。
48.在一个示例中，至少一个第三通孔(路径)334远离包含磁性材料340的衬底300的区域延伸。在另一示例中，第三通孔334形成为接近包含磁性材料340的衬底300的区域。在示例中，第三通孔334是芯通孔。在另一示例中，第三通孔是电路径。第三通孔334例如从铜层320的上表面322延伸，穿过电介质层350、树脂芯310，并且延伸穿过铜层320的下表面
324。在示例中，第三通孔330垂直于、接近垂直于、或歪斜于树脂芯310的纵向方向而形成。
49.在示例中，铜层326沉积在芯通孔370内。
50.与图1的工艺流程类似，第二通孔332和第三通孔334中的至少一个被填塞、或填充有针对期望目的指定的填充物142。例如，填充物142是聚合物树脂或电介质材料中的至少一种。固化衬底300。然后，以类似的方法蚀刻、研磨、填充或去除铜层320。在示例中，铜层320根据目的保留在衬底上的指定位置中。盖板146设置在填充物142的外表面上。在示例中，盖板146是铜材料。
51.示例衬底300包括例如树脂芯310，其中电介质层350设置(沉积、形成、放置、耦接)在树脂芯310的上表面312和下表面314上。例如，磁性材料340在至少一个第一通孔内从电介质层350的下表面354延伸到上表面352。磁性材料的暴露表面345例如与电介质层350平滑(例如，几乎或完全平坦、平顺、齐平)。第二通孔332(路径)在磁性材料340内延伸。第二通孔332例如在磁性材料340内形成内圆周表面343。镍层360至少设置(沉积、形成、放置、耦接)在磁性材料340的内圆周表面343上。在示例中，镍层360也沉积设置(沉积、形成、放置、耦接)在磁性材料340的暴露表面345上。铜层320至少设置在电介质层350的上表面352和下表面354上的特定位置处。在示例中，铜层320设置在磁性材料340的在第二通孔332外部的暴露表面345上的镍层360上。第三通孔334(路径)例如从铜层320的上表面322延伸，穿过电介质层350，穿过芯310，穿过电介质层350的下表面354，并且穿过铜层320的下表面324。例如，衬底300还包括在第二通孔332和第三通孔334中的至少一个内的填充物142。盖板146盖住或覆盖填充物142。在示例中，盖板146是铜帽。
52.图4是第四工艺流程和所得衬底400的示例。在图4的示例中，树脂芯410被提供有设置(沉积、形成、放置、耦接)在树脂芯410的上表面412和下表面414上的电介质层450。在示例中，电介质层450是在电介质层上方和下方层覆的至少两种材料之间的间隔体。树脂芯410和电介质层450是与先前关于前述附图中的每一个所述的类似物质。
53.如图4所示，至少一个第一通孔430(路径)在衬底400内延伸。在示例中，多个第一通孔430(通孔将指多个通孔和单个通孔)在衬底400内延伸。至少一个第一通孔430例如从电介质层450的上表面452延伸穿过树脂芯410、并且穿过电介质层450的下表面454。在示例中，第一通孔430形成为垂直于、接近垂直于、或歪斜于树脂芯410的纵向方向。根据衬底的用途，以特定直径形成第一通孔430。
54.至少一个第一通孔430填充有(完全填充或部分填充)磁性材料440，磁性材料440类似于如前述图中所描述的工艺流程和所得衬底的磁性材料。磁性材料440被填充为从电介质层的上表面452延伸到电介质层450的下表面454。在示例中，电介质层450的上表面452和下表面454中的至少一个与磁性材料440的暴露表面445是平滑(例如，几乎或完全平坦、平顺、齐平)的。在另一示例中，电介质层450的上表面452和下表面454中的至少一个与磁性材料440的暴露表面445是几乎平滑(例如，粗糙、不平顺)的。
55.第二电介质层455设置(沉积、形成、放置、耦接)在第一电介质层450的上表面452和第一电介质层450的下表面454上。第二电介质层455至少部分地覆盖磁性材料440的暴露表面445。根据目的来指定第二层455的厚度。在示例中，第二电介质层455的上表面452a和下表面454b中的至少一个是平滑的(例如，几乎或完全平坦、平顺、齐平)。在另一示例中，第二电介质层455的上表面452a和下表面454b中的至少一个是几乎平滑(例如，粗糙、不平坦)
的。
56.至少一个第二通孔432(路径)在衬底400内延伸。在示例中，第二通孔432是芯通孔。在示例中，第二通孔是电路径。在示例中，第二通孔432被设置为接近包含磁性材料440的区域。在另一示例中，根据衬底400的目的，第二通孔432被放置为远离磁性材料440指定距离。第二通孔432从电介质层间隔体层450的第二层455的上表面452a延伸、穿过树脂芯410、并且穿过第二电介质层455的下表面454b。在示例中，第二通孔432形成为垂直于、接近垂直于、或歪斜于树脂芯410的纵向方向。根据衬底的用途，以特定直径形成第二通孔432。
57.至少一个第三通孔434(路径)在磁性材料440内延伸。在示例中，第三通孔434是同轴通孔。在示例中，第三通孔434是电路径。第三通孔434例如形成在磁性材料440的中心。在另一示例中，第三通孔434形成为偏离磁性材料440的中心。第三通孔434从电介质层的第二层455的上表面452a延伸穿过磁性材料440、并且穿过电介质层的第二层455的下表面454b。在示例中，第三通孔432形成为垂直于、接近垂直于、或歪斜于树脂芯410的纵向方向。根据衬底的用途以特定直径形成第三通孔434。
58.在示例中，、铜层460形成(沉积、延伸、放置、耦接)在磁性材料440的内圆周表面444上。设置(沉积、延伸、放置、耦接)在磁性材料440的内圆周表面444上的铜层460类似于图1所述的钝化层。
59.如图4所示，例如，铜层420至少设置(沉积、延伸、放置、耦接)以下中的一个上：在电介质层的第二层455的上表面452a和下表面454b、钝化层460、以及第二通孔432的内表面433。
60.与图1的工艺流程类似，第三通孔434和第二通孔432被填塞或填充有针对期望目的指定的填充物142。例如，填充物142是聚合物树脂或电介质材料中的至少一种。对暴露的铜层420进行蚀刻、锉磨、研磨或任何类似工艺。在一些示例中，铜层420保留在衬底上的指定位置处。并且盖板146设置在填充物142的外表面上。在示例中，盖板146是铜材料。
61.示例衬底400包括树脂芯410，其中电介质层450沉积在树脂芯410的上表面412和下表面414上。衬底400具有至少一个第一通孔430，至少一个第一通孔430从电介质层450的上表面452延伸穿过芯、并且穿过电介质层450的下表面454b。磁性材料440填充至少一个第一通孔430，使得在一个示例中，磁性材料440和电介质层450形成几乎平滑的表面。衬底400具有设置在电介质层450的上表面452和下表面454b上的第二电介质层455，并且第二电介质层455覆盖例如磁性材料440的暴露表面445。衬底400在由衬底400的目的指定的位置处具有至少一个第二通孔432(路径)。在示例中，第二通孔432接近包含磁性材料440的区域。在另一示例中，第二通孔432远离磁性材料440。衬底400具有第三通孔(路径)434，第三通孔434从上表面452a延伸、分别穿过第一电介质层450和第二电介质层455、穿过磁性材料440、并且穿过第一电介质层450和第二电介质层455的下部两层。第二通孔432和第三通孔434中的至少一个具有设置在其内的填充物142。在示例中，盖板146覆盖填充物142。
62.上述示例中的每一个示例是作为半导体设备的部件部分的衬底的示例。在示例中，上述衬底耦接到半导体芯片。
63.在上述示例中的每一个示例中，存在在磁性材料内延伸的通孔和非磁性的通孔两者。在一些示例中，通孔的这种组合是磁环的部件。在另一示例中，通孔的这种组合是感应器的部件。在另一示例中，衬底的部件(例如通孔，磁性的和非磁性的)是嵌入在衬底内的电
压调节器电路的一部分。在上述示例中的每一个示例中，通孔是例如电路径。
64.图5示出了具有与衬底500耦接的芯片510的衬底500。衬底500是例如任何上述衬底，其用作半导体设备的元件耦接在其上的支撑材料。
65.图6示出了系统级图，其示出了电子设备(例如，系统)的示例，该电子设备可以包括包含磁性感应器设备的衬底，并且该电子设备例如由上述示例工艺流程中的任何一个形成。在一个实施例中，系统600包括但不限于台式计算机、膝上型计算机、上网本、平板计算机、笔记本计算机、个人数字助理(pda)、服务器、工作站、蜂窝电话、移动计算设备、智能电话、因特网装置或任何其他类型的计算设备。在一些实施例中，系统600包括片上系统(soc)系统。
66.在一个实施例中，处理器610具有一个或多个处理器内核612和612n，其中612n表示处理器610内的第n个处理器内核，其中n是正整数。在一个实施例中，系统600包括多个处理器，包括610和605，其中处理器605具有与处理器610的逻辑相似或相同的逻辑。在一些实施例中，处理内核612包括但不限于用于提取指令的预提取逻辑、用于解码指令的解码逻辑、用于执行指令的执行逻辑等。在一些实施例中，处理器610具有高速缓存存储器616以高速缓存用于系统600的指令和/或数据。高速缓存存储器616可以被组织成包括一级或多级高速缓存存储器的层级结构。
67.在一些实施例中，处理器610包括存储器控制器614，存储器控制器614可操作用于执行使处理器610能够访问包括易失性存储器632和/或非易失性存储器634的存储器630并且与该存储器630通信的功能。在一些实施例中，处理器610与存储器630和芯片组620耦接。处理器610还可耦接到无线天线678以与被配置为传送和/或接收无线信号的任何设备通信。在一个实施例中，用于无线天线678的接口根据但不限于ieee 802.11标准及其相关系列、家庭插头av(hpav)、超宽带(uwb)、蓝牙、wimax或任何形式的无线通信协议来操作。
68.在一些实施例中，易失性存储器632包括但不限于同步动态随机存取存储器(sdram)、动态随机存取存储器(dram)、rambus动态随机存取存储器(rdram)和/或任何其他类型的随机存取存储器设备。非易失性存储器634包括但不限于闪存存储器、相变存储器(pcm)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)或任何其他类型的非易失性存储器设备。
69.存储器630存储信息和要由处理器610执行的指令。在一个实施例中，存储器630还可以在处理器610执行指令时存储临时变量或其他中间信息。在所示实施例中，芯片组620经由点对点(ptp或p-p)接口617和622与处理器610连接。芯片组620使得处理器610能够连接到系统600中的其他元件。在示例系统的一些实施例中，接口617和622根据诸如quickpath interconnect(qpi)等的ptp通信协议操作。在其他实施例中，可以使用不同的互连。
70.在一些实施例中，芯片组620可操作用于与处理器610、605n、显示设备640和其他设备通信，其他设备包括总线桥672、智能tv 676、i/o设备674、非易失性存储器660、存储介质(例如，一个或多个大容量存储设备)662、键盘/鼠标664、网络接口666和各种形式的消费电子设备677(例如，pda、智能电话、平板计算机等)等。在一个实施例中，芯片组620通过接口624与这些设备耦接。芯片组620还可以耦接到无线天线678，以与被配置为传送和/或接收无线信号的任何设备通信。在一个示例中，芯片组中的部件的任何组合可以由如本公开
中描述的连续柔性屏蔽分离。
71.芯片组620经由接口626连接到显示设备640。显示器640可以是例如液晶显示器(lcd)、发光二极管(led)阵列、有机发光二极管(oled)阵列或任何其他形式的视觉显示设备。在示例系统的一些实施例中，处理器610和芯片组620合并成单个soc。另外，芯片组620连接到一条或多条总线650和655，这些总线互连各种系统元件，例如i/o设备674、非易失性存储器660、存储介质662、键盘/鼠标664和网络接口666。总线650和655可以经由总线桥672互连在一起。
72.在一个实施例中，大容量存储设备662包括但不限于固态驱动器、硬盘驱动器、通用串行总线闪存存储器驱动器或任何其他形式的计算机数据存储介质。在一个实施例中，网络接口666由任何类型的公知网络接口标准实施，这些网络接口标准包括但不限于以太网接口、通用串行总线(usb)接口、外围部件互连(pci)快速接口、无线接口和/或任何其他合适类型的接口。在一个实施例中，无线接口根据但不限于ieee 802.11标准及其相关系列、家庭插头av(hpav)、超宽带(uwb)、蓝牙、wimax或任何形式的无线通信协议操作。
73.虽然图6所示的模块被示出为系统600内的分离的块，但是由这些块中的一些执行的功能可以被集成在单个半导体电路内或者可以使用两个或更多个分离的集成电路来实施。例如，尽管高速缓存存储器616被示出为处理器610内的分离的块，但是高速缓存存储器616(或616的所选方面)可以被并入到处理器内核612中。
74.各种注释和方面
75.方面1可以包括一种半导体衬底，该半导体衬底包括芯、电介质层和至少一个电传输路径。电传输路径至少延伸穿过电介质层和芯。路径具有磁性材料，其中，第二电传输路径在该磁性材料内延伸。然后在第二路径中沉积镍层。铜层设置在镍层上。镍层和电介质间隔体将铜层与磁性材料分离。
76.方面2可以包括或者可以可选地结合方面1的主题，以可选地包括：第一路径和第二路径是感应器的部件。
77.方面3可以包括或者可以可选地结合方面1的主题，以可选地包括：第一路径和第二路径作为磁感应器回路的部件。
78.方面4可以包括或者可选地结合方面1的主题，以可选地包括：电介质层是以下中的一种：聚合物、聚合物树脂、橡胶、玻璃、无机氮化物钝化物、或金属氧化物。
79.方面5可以包括或者可选地结合方面1的主题，以可选地包括：镍层是无电镀镍。
80.方面6可以包括或者可选地结合方面1的主题，以可选地包括：磁性材料是以下中的至少一种：铁、铁合金、镍锌合金、坡莫合金、硅钢、铁氧体、或非晶合金。
81.方面7可以包括或者可选地结合方面1的主题，以可选地包括：镍层在路径外部的磁性材料上。
82.方面8可以包括或者可选地结合方面1的主题，以可选地包括：磁性材料在芯层和电介质层上的路径内。
83.方面9可以包括或者可选地结合方面1的主题，以可选地包括：镍层沉积在从半导体衬底的上表面延伸到半导体衬底的下表面的磁性材料上。
84.方面10可以包括或者可选地结合方面1的主题，以可选地包括：镍层沉积在路径内以及在半导体衬底的接近路径的上表面和下表面上。
85.方面11可以包括或者可选地结合方面1的主题，以可选地包括：铜层设置在第二路径内以及在半导体衬底的上表面和下表面上。
86.方面12可以包括或者可选地结合方面1的主题，以可选地包括：铜层设置在路径内的电介质层上和镍层上。
87.方面13可以包括一种具有耦接到封装衬底的半导体芯片和至少部分地嵌入在封装衬底内的电压调节器电路的半导体设备。该电压调节器电路包括：具有芯的电传输路径、固定在芯的下表面和上表面上的电介质层、以及在芯中的至少一个电传输路径。电传输通孔具有设置在至少一个路径的内圆周表面上的磁性材料、沉积在至少在路径内的磁性材料的内圆周表面上的镍层、以及设置在镍层上的铜层。电介质间隔体将铜层与磁性材料分离。
88.方面14可以包括或可选地结合方面13的主题，以可选地包括：电介质层是以下中的至少一种：聚合物、聚合物树脂、橡胶、玻璃、无机氮化物钝化物、或金属氧化物。
89.方面15可以包括或可选地结合方面13的主题，以可选地包括：镍层是无电镀镍。
90.方面16可以包括或可选地结合方面13的主题，以可选地包括：磁性材料是选自以下中的至少一种的填充物：铁、铁合金、镍锌合金、坡莫合金、硅、钢、铁氧体、或非晶合金。
91.方面17可以包括或可选地结合方面13的主题，以可选地包括：路径是感应器的部件。
92.方面18可以包括或可选地结合方面13的主题，以可选地包括：镍层在路径外部并且在电传输路径的上表面和下表面上延伸。
93.方面19可以包括或可选地结合方面13的主题，以可选地包括：铜层设置在电传输路径的上表面和下表面上。
94.方面20可以包括一种通过形成穿过具有上表面和下表面的芯的至少一个第一路径来形成半导体衬底的方法。用磁性材料填充路径。在芯的上表面和下表面上形成电介质层。形成穿过电介质间隔体和磁性填充物的至少一个第二路径。用镍层至少涂覆路径内的磁性材料的内圆周表面。在镍层和电介质层中的至少一个的暴露层上电镀铜层。
95.方面21可以包括或可选地结合方面20的主题，以可选地包括：在形成第一路径之前，在芯上形成铜层。
96.方面22可以包括或可选地结合方面20的主题，以可选地包括：在形成至少一个第一路径和用磁性材料填充路径之后，从芯中的至少一个蚀刻掉铜层。
97.方面23可以包括或可选地结合方面20的主题，以可选地包括：在形成第一路径之前，将电介质层固定到芯的上表面和下表面。
98.方面24可以包括或可选地结合方面20的主题，以可选地包括：涂覆镍层以延伸到电介质层的在路径外部的暴露表面上。
99.方面25可以包括或可选地结合方面20的主题，以可选地包括：将铜层几乎连续地电镀在镍层和电介质层的暴露表面上。
100.方面26可以包括或可选地结合方面20的主题，以可选地包括：从暴露的电介质层的远离路径的暴露表面蚀刻掉铜层。
101.方面27可以包括或可选地结合方面20的主题，以可选地包括：在芯上形成电介质层和铜层之后，形成至少一个第二路径。
102.这些非限制性方面中的每一个可以独立存在，或可以与其他方面中的一个或多个
以各种排列或组合来组合。
103.以上描述包括对附图的参考，附图形成具体实施方式的一部分。附图通过图示的方式示出了其中可以实践实施例的特定实施例。这些实施例在本文中也被称为“方面”或“示例”。这些方面或示例可以包括除了所示出或描述的元件之外的元件。然而，本发明人还设想了其中仅提供了所示出或描述的那些元件的方面或示例。此外，本发明人还设想了使用或者关于特定方面或示例(或其一个或多个特征)、或者关于本文所示或所述的其他方面(或其一个或多个特征)的，所示或所述的那些元件(或其一个或多个特征)的任何组合或排列的方面或示例。
104.在本文献与通过引用并入本文的任何文献之间的不一致使用的情况下，以本文献中的使用为准。
105.在本文献中，如在专利文献中常见的，术语“一”被用于包括一个或多于一个，而与“至少一个”或“一个或多个”的任何其他实例或使用无关。在本文献中，术语“或”用于指非排他性的、或者使得“a或b”包括“a但不是b”、“b但不是a”以及“a和b”，除非另有说明。在本文献中，术语“包括”和“在其中”用作相应术语“包含”和“其中”的普通英语等价物。另外，在以下权利要求中，术语“包括”和“包含”是开放式的，即，包括除了在权利要求中的此类术语之后列出的那些元件之外的元件的系统、设备、制品、成分、制剂或工艺仍被视为落在该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并且不旨在对其对象施加数值要求。
106.几何术语(例如“平行”、“垂直”、“圆形”或“方形”)不旨在要求绝对的数学精度，除非上下文另有说明。相反，这样的几何术语允许由于制造或等效功能而引起的变化。例如，如果元件被描述为“圆形”或“大致圆形”，则不是精确圆形的部件(例如，略微椭圆或多边多边形的部件)仍然被本说明书涵盖。
107.以上描述旨在是说明性而非约束性的。例如，以上描述的方面或示例(或其一个或多个方面)可以与彼此组合使用。可以使用其他实施例，例如由本领域普通技术人员在回顾以上描述时使用。提供摘要以遵守37c.f.r.
§
1.72(b)，以允许读者快速查明技术公开内容的实质。提出以下理解：其将不用于解释或限制权利要求的范围或含义。而且，在以上具体实施方式中，各种特征可以成组在一起以流线化本公开。这不应当解释为未要求保护的公开特征对任何权利要求是必要的意图。而是，发明主题可以在于少于特定公开实施例的全部特征。因此，随附权利要求作为方面、示例、或实施例而特此并入到具体实施方式中，其中每一个权利要求独立作为分离的实施例，并且设想到，这样的实施例可以以各种组合或排列而与彼此组合。实施例的范围应当参考随附权利要求连同这样的权利要求被授予的等同物的完整范围来确定。

技术特征：

1.一种半导体衬底，包括：芯；电介质层，所述电介质层固定在所述芯上；以及至少一个第一电传输路径，所述至少一个第一电传输路径延伸穿过所述电介质层和所述芯中的至少一个，所述至少一个第一电传输路径包括：磁性材料，所述磁性材料设置在所述至少一个第一电传输路径的所述芯内；至少一个第二电传输路径，所述至少一个第二电传输路径延伸穿过所述磁性材料；镍层，所述镍层设置在所述磁性材料的至少在所述至少一个第二电传输路径内的内圆周表面上；以及铜层，所述铜层至少设置在所述至少一个第二电传输路径内的所述电介质层上，其中：所述电介质层或所述镍层将所述铜层与所述磁性材料分离；以及至少一个第三路径，所述至少一个第三路径延伸穿过所述电介质层和所述芯中的至少一个，所述至少一个第三路径与所述至少一个第一电传输路径或所述至少一个第二电传输路径分离。2.根据权利要求1所述的半导体衬底，其中，所述至少一个第一电传输路径和所述至少一个第二电传输路径是磁感应器回路的部件。3.根据权利要求1或权利要求2中任一项所述的半导体衬底，其中，所述镍层在所述至少一个第二电传输路径外部的所述磁性材料上。4.根据权利要求1-3中任一项所述的半导体衬底，其中，所述磁性材料设置在延伸穿过所述电介质层和所述芯的所述至少一个第一电传输路径内。5.根据权利要求1-4中任一项所述的半导体衬底，其中，所述镍层在从所述半导体衬底的上表面延伸到所述半导体衬底的下表面的所述磁性材料上。6.根据权利要求1-5中任一项所述的半导体衬底，其中，所述镍层设置在所述至少一个第二电传输路径内、并且在所述半导体衬底的接近所述至少一个第二电传输路径的上表面和下表面上。7.根据权利要求1-6中任一项所述的半导体衬底，其中，所述铜层设置在所述至少一个第二电传输路径以及所述至少一个第三路径中的至少一个内，并且设置在所述半导体衬底的上表面和下表面上。8.根据权利要求1-7中任一项所述的半导体衬底，其中，所述铜层在所述至少一个第二电传输路径内的所述电介质层上和所述镍层上。9.根据权利要求1-8中任一项所述的半导体衬底，其中，所述电介质层是以下中的至少一种：聚合物、聚合物树脂、橡胶、玻璃、无机氮化物钝化物、或金属氧化物。10.根据权利要求1-9中任一项所述的半导体衬底，其中，所述镍层是无电镀镍。11.根据权利要求1-10中任一项所述的半导体衬底，其中，所述磁性材料是选自以下中的至少一种的填充物：铁、铁合金、镍锌合金、坡莫合金、硅、钢、铁氧体、或非晶合金。12.根据权利要求1-11中任一项所述的半导体衬底，其中，所述至少一个第一电传输路径是感应器的部件。13.根据权利要求1-12中任一项所述的半导体衬底，其中，所述镍层在所述至少一个第二电传输路径外部以及所述磁性材料的上表面和下表面上延伸。
14.根据权利要求1-13中任一项所述的半导体衬底，其中，所述铜层设置在所述至少一个第一电传输路径的上表面和下表面上。15.根据权利要求1-14中任一项所述的半导体衬底，其中，所述半导体衬底是半导体设备的部件，所述部件包括：半导体芯片，所述半导体芯片耦接到封装衬底；以及电压调节器电路，所述电压调节器电路至少部分地嵌入在所述封装衬底内，所述电压调节器电路。16.一种形成半导体衬底的方法，包括：形成穿过具有上表面和下表面的芯的至少一个第一路径；用磁性材料填充所述至少一个第一路径；在所述芯的所述上表面和所述下表面上形成电介质层；形成穿过所述电介质层和所述磁性材料的至少一个第二路径；在所述磁性材料的至少内圆周表面上形成镍层；形成至少与所述至少一个第一路径或所述至少一个第二路径分离的第三路径；以及在所述镍层和所述电介质层中的至少一个的暴露层上形成铜层。17.根据权利要求16所述的方法，还包括：在形成所述至少一个第一路径之前，在所述芯上形成所述铜层。18.根据权利要求16或权利要求17所述的方法，还包括：在形成所述至少一个第一路径和用磁性材料填充所述第二路径之后，从所述芯的至少一部分去除所述铜层。19.根据权利要求16-18中任一项所述的方法，还包括：在形成所述至少一个第一路径之前，在所述芯的所述上表面和所述下表面上形成所述电介质层。20.根据权利要求16-19中任一项所述的方法，还包括：涂覆所述镍层以延伸到所述电介质层的在所述至少一个第二路径外部的暴露表面上。21.根据权利要求16-20中任一项所述的方法，其中，所述铜层连续地设置在所述镍层和所述电介质层的所述暴露层上。22.根据权利要求16-21中任一项所述的方法，还包括：从所述电介质层的远离所述至少一个第一路径和所述至少一个第二路径中的至少一个的暴露表面蚀刻掉所述铜层。23.根据权利要求16-22中任一项所述的方法，其中，在所述芯上形成所述电介质层和所述铜层之后，形成所述至少一个第二路径。

技术总结

显示了衬底中的传输路径和相关联的方法。示例传输路径包括：具有芯的半导体衬底、固定在芯上的电介质层、延伸穿过电介质层和芯中的至少一个的至少一个第一电传输路径。第一路径包括：设置在至少一个第一电传输路径的至少芯内的磁性材料、延伸穿过磁性材料的至少一个第二电传输路径、设置在至少第二电传输路径内的磁性材料的内圆周表面上的镍层、设置在第二电传输路径内的至少镍层上的铜层。电介质间隔体或镍层将铜层与磁性材料分离。至少一个第三路径延伸穿过电介质层和芯中的至少一个，至少一个第三路径与至少一个电传输路径分离。个第三路径与至少一个电传输路径分离。个第三路径与至少一个电传输路径分离。