首页 > 专利技术

用于使用激活时段控制方法执行激活操作的半导体系统与流程

用于使用激活时段控制方法执行激活操作的半导体系统
1.相关申请的交叉引用
2.本技术要求于2021年9月17日提交的韩国申请第10-2021-0124925号的优先权，其整体通过引用并入本文。
技术领域
3.本公开的实施例大体上涉及半导体系统，且更具体地，涉及一种使用激活时段控制方法来执行激活操作的半导体系统，该激活时段控制方法根据激活命令的输入计数来控制激活时段。

背景技术：

4.半导体器件包括用于在其中存储数据的多个存储单元。存储单元中的每一个由单元电容器和单元晶体管组成。半导体器件通过对单元电容器进行充电或放电的操作来存储数据，并且存储在单元电容器中的电荷量需要始终保持不变。然而，存储在单元电容器中的电荷量由于来自外围电路的电压差而改变。当存储在单元电容器中的电荷量改变时，其指示存储在单元电容器中的数据改变。换言之，其指示数据丢失。为了防止这种数据丢失，半导体器件执行刷新操作。
5.随着处理技术的发展，半导体器件的集成度已逐渐提高。因此，存储单元之间的距离已收缩，且耦接到相应存储单元的字线之间的距离已收缩。当字线之间的距离收缩时，在相邻字线之间可能会发生干扰效应，这可能使得难以保持存储在耦接到对应字线的存储单元中的数据。即，数据将丢失的概率增加。

技术实现要素：

6.在一个实施例中，半导体系统可以包括：操作时段调整电路，被配置为：当在测试模式时段期间的激活命令的输入计数等于或大于预设计数时，生成用于调整操作时段的操作信息；以及，命令生成电路，被配置为通过基于操作信息调整操作时段来调整在预设时段期间施加到半导体器件的激活命令的输入计数。
7.在另一实施例中，半导体系统可以包括：激活计数电路，被配置为：存储在测试模式时段期间通过对激活命令被输入的次数进行计数而生成的计数信号，以及，当激活命令的输入计数等于或大于预设计数时，生成用于调整操作时段的操作控制信号；操作信息生成电路，被配置为：接收操作控制信号，以及，生成用于调整操作时段的操作信息；以及，测试控制电路，被配置为在测试模式时段结束时生成用于复位计数信号的复位信号。
8.在另一实施例中，半导体系统可以包括：控制器，被配置为基于命令生成施加到半导体器件的激活命令；以及半导体器件，被配置为：当在测试模式时段期间的激活命令的输入计数等于或大于预设计数时，调整其中与内部地址相邻的字线被附加地激活的智能刷新时段。
9.在另一实施例中，半导体系统可以包括：刷新控制电路，被配置为：当在测试模式
时段期间的激活命令的输入计数等于或大于预设计数时，生成用于调整刷新时段的刷新信息；以及，命令生成电路，被配置为：基于命令生成施加到半导体器件的激活命令，以及，基于刷新信息调整施加到半导体器件的刷新命令的输入周期。
10.在另一实施例中，激活时段控制方法可以包括：当用于设置测试模式时段的时段信号的脉冲被生成时，检测激活命令的输入计数；当激活命令的输入计数等于或大于预设计数时，调整操作时段；以及，当激活命令的输入计数小于预设计数时，对激活命令的输入计数进行复位。
11.在另一实施例中，激活时段控制方法可以包括：当用于设置测试模式时段的时段信号的脉冲被生成时，对激活命令的输入计数进行复位；检测输入计数的复位之前的激活命令的输入计数；以及，当激活命令的输入计数等于或大于预设计数时，调整操作时段。
12.在另一实施例中，刷新时段控制方法可以包括：当用于设置测试模式时段的时段信号的脉冲被生成时，检测激活命令的输入计数；当激活命令的输入计数等于或大于预设计数时，调整刷新命令的输入周期；以及，当激活命令的输入计数小于预设计数时，对激活命令的输入计数进行复位。
13.在另一实施例中，刷新时段控制方法可以包括：当用于设置测试模式时段的时段信号的脉冲被生成时，对激活命令的输入计数进行复位；检测输入计数被复位之前的激活命令的输入计数；以及，当激活命令的输入计数等于或大于预设计数时，调整刷新命令的输入周期。
附图说明
14.图1是示出根据实施例的半导体系统的配置的框图。
15.图2是示出基于包括在图1所示的半导体系统中的控制器的示例的配置的框图。
16.图3是示出基于包括在图2所示的控制器中的操作时段调整电路的示例的配置的框图。
17.图4是示出基于包括在图3所示的操作时段调整电路中的激活计数电路的示例的配置的框图。
18.图5是根据实施例的用于描述根据激活命令的输入计数而被调整的操作时段的表。
19.图6是示出基于包括在图2所示的控制器中的操作时段调整电路的另一示例的配置的框图。
20.图7是用于描述图2所示的操作时段调整电路的操作的时序图。
21.图8是示出基于包括在图1所示的半导体系统中的半导体器件的示例的配置的框图。
22.图9是示出基于包括在图8所示的半导体器件中的智能刷新控制电路的示例的配置的框图。
23.图10和图11是用于描述根据实施例的半导体系统的激活时段控制操作的流程图。
24.图12是示出根据另一实施例的半导体系统的配置的框图。
25.图13是示出基于包括在图12所示的半导体系统中的控制器的示例的配置的框图。
26.图14是示出基于包括在图13所示的控制器中的刷新控制电路的示例的配置的框
图。
27.图15是根据实施例的用于描述根据激活命令的输入计数被调整的刷新命令的输入计数的表。
28.图16是示出基于包括在图13所示的控制器中的刷新控制电路的另一示例的配置的框图。
29.图17和图18是用于描述根据另一实施例的半导体系统的刷新时段控制操作的流程图。
具体实施方式
30.术语“预设”表示当在处理或算法中使用参数时在先前决定了该参数的值。根据实施例，可以在处理或算法开始时或者在执行处理或算法时设置参数的值。
31.诸如“第一”和“第二”的用于区分各种组件的术语不受组件的限制。例如，第一组件可以被称为第二组件，反之亦然。
32.当一个组件被称为“耦接”或“连接”到另一组件时，其可以指示这些组件彼此直接耦接或连接，或者通过介于它们之间的另外的组件彼此耦接或连接。另一方面，当一个组件被称为“直接耦接”或“直接连接”到另一组件时，其可以指示这些组件彼此直接耦接或连接，而没有介于它们之间的另外的组件。
[0033]“逻辑高电平”和“逻辑低电平”用于描述信号的逻辑电平。具有“逻辑高电平”的信号与具有“逻辑低电平”的信号不同。例如，当具有第一电压的信号对应于“逻辑高电平”时，具有第二电压的信号可对应于“逻辑低电平”。根据实施例，“逻辑高电平”可以被设置为高于“逻辑低电平”的电压。根据实施例，信号的逻辑电平可以被设置为不同的逻辑电平或相反的逻辑电平。例如，根据实施例，可以将具有逻辑高电平的信号设置为具有逻辑低电平，并且根据实施例，可以将具有逻辑低电平的信号设置为具有逻辑高电平。
[0034]
在下文中，将描述实施例的示例。这些实施例仅用于例示本公开，并且本公开的范围不受这些实施例的限制。
[0035]
本公开的一些实施例涉及这样一种半导体系统，其可以在激活命令的输入计数等于或大于预设计数时减少激活命令的输入计数，从而减少相邻字线之间的干扰。
[0036]
此外，本公开的一些实施例涉及这样一种半导体系统，其可在激活命令的输入计数等于或大于预设计数时增加刷新命令的输入周期，从而减少相邻字线之间的干扰。
[0037]
根据一些实施例，当激活命令的输入计数等于或大于预设计数时，半导体系统可减少激活命令的输入计数，从而减少相邻字线之间的干扰。
[0038]
此外，在一些实施例中，半导体系统可根据激活命令的输入计数来调整激活命令的输入计数，从而防止数据丢失。
[0039]
此外，在一些实施例中，当激活命令的输入计数等于或大于预设计数时，半导体系统可增加刷新命令的输入周期，从而减少相邻字线之间的干扰。
[0040]
此外，在一些实施例中，半导体系统可根据激活命令的输入计数来调整刷新命令的输入周期，从而防止数据丢失。
[0041]
如图1所示，根据实施例的半导体系统1可以包括主机11、控制器13和半导体器件15。
[0042]
主机11可以包括第一主机引脚11_1、第二主机引脚11_2和第三主机引脚11_3。控制器13可以包括第一控制引脚13_1、第二控制引脚13_2、第三控制引脚13_3、第四控制引脚13_4、第五控制引脚13_5、第六控制引脚13_6和第七控制引脚13_7。半导体器件15可以包括第一器件引脚15_1、第二器件引脚15_2、第三器件引脚15_3和第四器件引脚15_4。
[0043]
主机11可以通过耦接在第一主机引脚11_1和第一控制引脚13_1之间的第一传输线12_1向控制器13发送命令cmd。第一主机引脚11_1、第一传输线12_1和第一控制引脚13_1各自可以实现为根据命令cmd中包含的比特位数量的多个引脚或线。主机11可以通过耦接在第二主机引脚11_2和第二控制引脚13_2之间的第二传输线12_2向控制器13发送地址add。第二主机引脚11_2、第二传输线12_2和第二控制引脚13_2可以各自被实现为根据地址add中包含的比特位数量的多个引脚或线。主机11可以通过耦接在第三主机引脚11_3和第三控制引脚13_3之间的第三传输线12_3将外部数据ed输出到控制器13或从控制器13接收外部数据ed。第三主机引脚11_3、第三传输线12_3和第三控制引脚13_3可以各自被实现为根据外部数据ed中包含的比特位数量的多个引脚或线。
[0044]
控制器13可以通过耦接在第四控制引脚13_4和第一器件引脚15_1之间的第四传输线12_4向半导体器件15发送激活命令act。控制器13可以通过耦接在第五控制引脚13_5和第二器件引脚15_2之间的第五传输线12_5向半导体器件15发送预充电命令pcg。控制器13可以通过耦接在第六控制引脚13_6和第三器件引脚15_3之间的第六传输线12_6向半导体器件15发送内部地址iadd。第六控制引脚13_6、第六传输线12_6和第三器件引脚15_3可以各自被实现为根据内部地址iadd中包含的比特位数量的多个引脚或线。控制器13可以通过耦接在第七控制引脚13_7和第四器件引脚15_4之间的第七传输线12_7向半导体器件15输出内部数据id或从半导体器件15接收内部数据id。第七控制引脚13_7、第七传输线12_7和第四器件引脚15_4可以各自被实现为根据内部数据id中包含的比特位数量的多个引脚或线。
[0045]
控制器13可以包括命令生成电路131和操作时段调整电路132。
[0046]
命令生成电路131可以基于命令cmd生成激活命令act和预充电命令pcg。命令生成电路131可以基于由操作时段调整电路132生成的操作信息(图2的op《1:m》)来控制与从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段相对应的操作时段。在预设时段期间，命令生成电路131可基于受控的操作时段来调整施加到半导体器件15的激活命令act的输入计数。
[0047]
操作时段调整电路132可在测试模式时段期间检测激活命令act的输入计数。当在测试模式时段期间的激活命令act的输入计数等于或大于预设计数时，操作时段调整电路132可生成用于控制操作时段的操作信息op《1:m》。
[0048]
半导体器件15可以包括第一至第四存储体bk1至bk4。半导体器件15可以接收激活命令act，以及对第一至第四存储体bk1至bk4中的被内部地址iadd激活的至少一个存储体执行激活操作。半导体器件15可以接收预充电命令pcg，以及对第一至第四存储体bk1至bk4中的被执行了激活操作的存储体执行预充电操作。半导体器件15可以通过第一至第四存储体bk1至bk4中的被内部地址iadd激活的至少一个存储体来输入/输出内部数据id。半导体器件15被实现为包括第一至第四存储体bk1至bk4。然而，在实施例中，半导体器件15可以被实现为包括各种数量的存储体。
[0049]
图2是示出基于包括在图1所示的半导体系统1中的控制器13的示例的配置的框图。控制器13可以包括命令生成电路131、操作时段调整电路132、写控制电路133、读控制电路134、存储体检测电路135、内部地址生成电路136和数据输入/输出电路137。
[0050]
命令生成电路131可以基于命令cmd生成激活命令act和预充电命令pcg。命令生成电路131可以基于第一至第m操作信息op《1:m》来控制生成激活命令act和预充电命令pcg的时间点。命令生成电路131可以通过基于第一至第m操作信息op《1:m》控制的操作时段来控制生成激活命令act和预充电命令pcg的时间点。命令生成电路131可以通过基于第一至第m操作信息op《1:m》控制的操作时段来调整在预设时段期间施加到半导体器件15的激活命令act的输入计数。操作时段可以被设置为从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段tras。随着操作时段增大，从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段tras可以增大。例如，当生成第一操作信息《op1》时，命令生成电路131可以不控制操作时段，但是生成激活命令act和预充电命令pcg。当生成第二操作信息《op2》时，命令生成电路131可以延长操作时段，从而延长从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段。当生成第三操作信息《op3》时，命令生成电路131可以延长从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段。在这种情况下，该时间段可以相比生成第二操作信息《op2》时延长得更多。命令生成电路131可以通过受控的操作时段来调整在预设时段期间施加到半导体器件15的激活命令act的输入计数。例如，由于从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段tras随着操作时段的延长而增大，因此可以减少在与时间段tras相等的预设时段期间的激活命令act的输入计数。预设时段可以被设置为用于执行刷新操作的时段。命令生成电路131被实现为生成激活命令act和预充电命令pcg。然而，在实施例中，命令生成电路131可被实现为调度器，其通过写控制电路133和读控制电路134来决定写操作和读操作的优先级，以及生成用于执行写操作和读操作的命令。
[0051]
操作时段调整电路132可检测在测试模式时段期间的激活命令act的输入计数。当在测试模式时段期间的激活命令act的输入计数等于或大于预设计数时，操作时段调整电路132可生成用于控制操作时段的第一至第m操作信息op《1:m》。
[0052]
写控制电路133可基于命令cmd来检测半导体器件15的写操作。当命令cmd具有用于执行写操作的逻辑电平组合时，写控制电路133可以检测半导体器件15的写操作。写控制电路133可以实现为通用写入排队电路。
[0053]
读控制电路134可基于命令cmd来检测半导体器件15的读操作。当命令cmd具有用于执行读操作的逻辑电平组合时，读控制电路134可以检测半导体器件15的读操作。读控制电路134可以实现为通用读取排队电路。
[0054]
存储体检测电路135可监视被执行写操作或读操作的第一至第四存储体bk1至bk4的状态。存储体检测电路135可以基于地址add监视第一至第四存储体bk1至bk4中的被执行写操作或读操作的存储体。存储体检测电路135可以监视用于执行写操作或读操作的命令是否可以被输入到第一至第四存储体bk1至bk4中的未被执行写操作或读操作的存储体。存储体检测电路135可以实现为存储体仲裁器，其检测第一至第四存储体bk1至bk4的操作状态，以及根据检测结果监视是否可以输入附加命令。
[0055]
内部地址生成电路136可基于地址add生成内部地址iadd。内部地址生成电路136
可通过解码地址add来生成内部地址iadd。地址add和内部地址iadd可各自包括多个比特位。地址add和内部地址iadd可各自包括用于激活第一至第四存储体bk1至bk4的比特位以及用于激活包括在第一至第四存储体bk1至bk4中的多个字线(图8的wl1至wln)的比特位。
[0056]
在写操作期间，数据输入/输出电路137可以接收从主机11输入的外部数据ed，以及生成内部数据id。数据输入/输出电路137可在写操作期间将内部数据id输出到半导体器件15。在读操作期间，数据输入/输出电路137可接收从半导体器件15输入的内部数据id，以及生成外部数据ed。数据输入/输出电路137可在读操作期间将外部数据ed输出到主机11。数据输入/输出电路137可以被实现为用于在写操作/读操作期间在主机11和半导体器件15之间输入/输出数据的通用缓冲器电路。
[0057]
图3是示出基于包括在图2所示的控制器13中的操作时段调整电路132的示例的操作时段调整电路132a的配置的框图。操作时段调整电路132a可以包括测试控制电路132_1、激活计数电路132_2和操作信息生成电路132_3。
[0058]
测试控制电路132_1可以基于时钟clk的脉冲来生成时段信号prs和复位信号rst。测试控制电路132_1可生成时段信号prs，该时段信号prs是每当时钟clk的输入脉冲的数量对应于测试模式时段中的输入脉冲的数量时生成的。当时钟clk的输入脉冲的数量对应于测试模式时段中的输入脉冲的数量时，测试控制电路132_1可以生成时段信号prs的第一脉冲，然后当在生成第一脉冲之后的时钟clk的输入脉冲的数量对应于测试模式时段中的输入脉冲的数量时，生成时段信号prs的第二脉冲。测试控制电路132_1可以生成复位信号rst，该复位信号rst包括在生成时段信号prs时生成的脉冲。测试模式时段可以被设置为其中根据实施例各种数量的时钟脉冲被输入的时段。例如，测试模式时段可以被设置为其中时钟脉冲被输入10次的恒定时间段。
[0059]
基于时段信号prs的脉冲，激活计数电路132_2可以通过对激活命令act被输入的次数进行计数来生成第一至第m操作控制信号op_ctr《1:m》。从时段信号prs的第一脉冲被输入的时间点到时段信号prs的第二脉冲被输入的时间点，激活计数电路132_2可以对激活命令act被输入的次数进行计数。当激活命令act的输入计数变得等于或大于预设计数时，激活计数电路132_2可以生成第一至第m操作控制信号op_ctr《1:m》。当复位信号rst的脉冲被输入时，激活计数电路132_2可以对激活命令act的输入计数进行复位。根据实施例，第一至第m操作控制信号op_ctr《1:m》可以被配置为具有各种数量的比特位。第一至第m操作控制信号op_ctr《1:m》可以包括激活命令act的输入计数时段信息。将参照图5描述包括激活命令act的输入计数时段信息的第一至第m操作控制信号op_ctr《1:m》。
[0060]
操作信息生成电路132_3可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m操作信息op《1:m》。操作信息生成电路132_3可以输出第一至第m操作控制信号op_ctr《1:m》作为第一至第m操作信息op《1:m》。根据实施例，可以将用于调整激活命令act的输入计数的第一至第m操作信息op《1:m》中包含的比特位的数量设置为各种值。
[0061]
图4是示出基于包括在图3所示的操作时段调整电路132a中的激活计数电路132_2的示例的配置的框图。激活计数电路132_2可以包括计数器132_21和比较电路132_22。
[0062]
计数器132_21可以基于时段信号prs的脉冲来生成第一至第l计数信号cnt《1:l》，该第一至第l计数信号cnt《1:l》是根据激活命令act的输入计数被计数的。从时段信号prs的第一脉冲被输入的时间点到时段信号prs的第二脉冲被输入的时间点，计数器132_21可
以生成每当激活命令act被输入时顺序地被计数的第一至第l计数信号cnt《1:l》。计数器132_21可以存储第一至第l计数信号cnt《1:l》。计数器132_21可以基于复位信号rst的脉冲对第一至第l计数信号cnt《1:l》进行复位。每当复位信号rst的脉冲被输入时，计数器132_21可以对第一至第l计数信号cnt《1:l》进行复位。
[0063]
比较电路132_22可以通过将第一至第l计数信号cnt《1:l》与第一至第l比较信号cmp《1:l》进行比较来生成第一至第m操作控制信号op_ctr《1:m》。第一至第l比较信号cmp《1:l》可以被设置为包括当激活命令act的输入计数对应于预设计数时的信息的信号。
[0064]
图5是用于描述根据激活命令act的输入计数被控制的操作时段tras的表。
[0065]
当激活命令act的输入计数对应于预设计数max的30％时，不调整操作时段tras。此时，可以将施加到半导体器件15的激活命令act的输入计数调整为1,200k。此时，当激活命令act的输入计数对应于预设计数max的30％时，激活计数电路132_2可生成第一操作控制信号op_ctr《1》。
[0066]
当激活命令act的输入计数对应于预设计数max的50％时，将操作时段tras调整为(tras+10n)。“n”是纳秒，且“n”表示十亿分之一秒。换言之，当激活命令act的输入计数对应于预设计数max的50％时，操作时段tras可延长10n。此时，可以将施加到半导体器件15的激活命令act的输入计数调整为1,000k。“k”是千,“k”表示103。当激活命令act的输入计数对应于预设计数max的50％时，激活计数电路132_2可生成第二操作控制信号op_ctr《2》。
[0067]
当激活命令act的输入计数对应于预设计数max的70％时，可以将操作时段tras调整为(tras+20n)。当激活命令act的输入计数对应于预设计数max的70％时，操作时段tras可延长20n。此时，可以将施加到半导体器件15的激活命令act的输入计数调整为857k。当激活命令act的输入计数对应于预设计数max的70％时，激活计数电路132_2可以生成第三操作控制信号op_ctr《3》。
[0068]
当激活命令act的输入计数对应于预设计数max的90％时，操作时段tras被控制为(tras+30n)。当激活命令act的输入计数对应于预设计数max的90％时，操作时段tras可以延长30n。此时，可以将施加到半导体器件15的激活命令act的输入计数调整为750k。当激活命令act的输入计数对应于预设计数max的90％时，激活计数电路132_2可生成第四操作控制信号op_ctr《4》。
[0069]
当激活命令act的输入计数对应于预设计数max时，操作时段tras被控制为(tras+40n)。当激活命令act的输入计数对应于预设计数max时，操作时段tras可以延长40n。此时，可以将施加到半导体器件15的激活命令act的输入计数调整为667k。当激活命令act的输入计数对应于预设计数max时，激活计数电路132_2可以生成第五操作控制信号op_ctr《5》。
[0070]
图6是示出基于包括在图2所示的控制器13中的操作时段调整电路132的另一示例的操作时段调整电路132b的配置的框图。操作时段调整电路132b可以包括刷新控制电路132_4、激活计数电路132_5和操作信息生成电路132_6。
[0071]
刷新控制电路132_4可以基于时钟clk的脉冲来生成刷新时段信号rfs和复位信号rst。每当时钟clk的输入脉冲的数量对应于刷新时段中的输入脉冲的数量时，刷新控制电路132_4可以生成刷新时段信号rfs。当时钟clk的输入脉冲的数量对应于刷新时段中的输入脉冲的数量时，刷新控制电路132_4可以生成刷新时段信号rfs的第一脉冲，然后当第一脉冲生成之后的时钟clk的输入脉冲的数量对应于刷新时段中的输入脉冲的数量时，生成
刷新时段信号rfs的第二脉冲。刷新控制电路132_4可以生成复位信号rst，该复位信号rst包括当刷新时段信号rfs被生成时生成的脉冲。
[0072]
激活计数电路132_5可以基于刷新时段信号rfs的脉冲通过对激活命令act被输入的次数进行计数来生成第一至第m操作控制信号op_ctr《1:m》。从刷新时段信号rfs的第一脉冲被输入的时间点到刷新时段信号rfs的第二脉冲被输入的时间点，激活计数电路132_5可以对激活命令act被输入的次数进行计数。当激活命令act的输入计数等于或大于预设计数时，激活计数电路132_5可以生成第一至第m操作控制信号op_ctr《1:m》。当复位信号rst的脉冲被输入时，激活计数电路132_5可以对激活命令act的输入计数进行复位。
[0073]
操作信息生成电路132_6可以基于第一至第m操作控制信号op_ctr《1:m》来生成第一至第m操作信息op《1:m》。操作信息生成电路132_6可以输出第一至第m操作控制信号op_ctr《1:m》作为第一至第m操作信息op《1:m》。根据实施例，可以将用于调整激活命令act的输入计数的第一至第m操作信息op《1:m》中包含的比特位的数量设置为各种值。
[0074]
图7是用于描述根据实施例的操作时段调整电路132a的操作的时序图。
[0075]
测试控制电路132_1在时间t1基于时钟clk的脉冲来生成时段信号prs的第一脉冲和复位信号rst，然后在时间t2基于时钟clk的脉冲来生成时段信号prs的第二脉冲和复位信号rst。从生成时段信号prs的第一脉冲的时间点(时间t1)到生成时段信号prs的第二脉冲的时间点(时间t2)的时间段被设置为测试模式时段td。
[0076]
当复位信号rst的脉冲被输入时，激活计数电路132_2对指示激活命令act的输入计数的第一至第l计数信号cnt《1:l》进行复位。在从时段信号prs的第一脉冲被输入的时间点(时间t1)到时段信号prs的第二脉冲被输入的时间点(时间t2)的时间段期间，激活计数电路132_2通过对激活命令act被输入的次数进行计数来生成第一至第l计数信号cnt《1:l》。激活计数电路132_2通过将第一至第l计数信号cnt《1:l》与第一至第l比较信号cmp《1:l》进行比较来生成第一至第m操作控制信号op_ctr《1:m》。当第一至第l计数信号cnt《1:l》和第一至第l比较信号cmp《1:l》具有相同的组合时，激活计数电路132_2生成第一至第m操作控制信号op_ctr《1:m》。
[0077]
操作信息生成电路132_3基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m操作信息op《1:m》。操作信息生成电路132_3输出第一至第m操作控制信号op_ctr《1:m》作为第一至第m操作信息op《1:m》。
[0078]
命令生成电路131基于第一至第m操作信息op《1:m》延长操作时段tras，从而延长从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段。由于从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段tras被延长，因此可以减少与时间段tras相等的预设时段期间的激活命令act的输入计数。
[0079]
由于图6所示的操作时段调整电路132b仅生成刷新时段信号rfs而不是时段信号prs，并且执行与图7所示的操作时段调整电路132a的操作相同的操作，因此将省略对其的详细描述。
[0080]
图8是示出基于包括在图1所示的半导体系统1中的半导体器件15的另一实施例的配置的框图。半导体器件15可以包括智能刷新控制电路151、第一存储体bk1、第二存储体bk2、第三存储体bk3和第四存储体bk4。
[0081]
智能刷新控制电路151可以根据激活命令act的输入计数来生成用于执行智能刷
新操作的智能刷新信号sr。智能刷新控制电路151可以生成智能刷新信号sr，该智能刷新信号sr具有根据激活命令act的输入计数被调整的生成周期。当激活命令act的输入计数等于或大于预设计数时，智能刷新控制电路151可以缩短用于执行智能刷新操作的智能刷新信号sr的周期。
[0082]
第一存储体bk1可包括多个字线wl1至wln。第一存储体bk1可接收激活命令act，并且对多个字线wl1至wln之中的被内部地址iadd激活的字线执行激活操作。第一存储体bk1可接收预充电命令pcg，并且对多个字线wl1至wln之中的被内部地址iadd激活的字线执行预充电操作。第一存储体bk1可接收智能刷新信号sr，并且执行智能刷新操作以附加地激活多个字线wl1至wln之中的与被内部地址iadd激活的字线相邻的字线。例如，第一存储体bk1可接收智能刷新信号sr，并且当第二字线wl2被内部地址iadd激活时来执行智能刷新操作以附加地激活第一字线wl1和第三字线wl3。在写操作期间，第一存储体bk1可将内部数据id存储到多个字线wl1至wln之中的被内部地址iadd激活的字线中。在读操作期间，第一存储体bk1可输出存储在多个字线wl1至wln之中的被内部地址iadd激活的字线中的内部数据id。
[0083]
由于第二至第四存储体bk2至bk4被实现为具有与第一存储体bk1相同的结构并执行与第一存储体bk1相同的操作，因此这里将省略对其的详细描述。
[0084]
图9是示出基于包含在图8所示的半导体器件15中的智能刷新控制电路151的实施例的配置的框图。智能刷新控制电路151可以包括激活计数器151_1、智能刷新控制信号生成电路151_2和智能刷新信号生成电路151_3。
[0085]
激活计数器151_1可以生成根据激活命令act的输入计数被计数的第一至第l计数信号cnt《1:l》。激活计数器151_1可以生成每当激活命令act被输入时被顺序地计数的第一至第l计数信号cnt《1:l》。在实施例中，激活计数器151_1可以生成每当在测试模式时段期间激活命令act被输入时被顺序计数的第一至第l计数信号cnt《1:l》。激活计数器151_1可以存储第一至第l计数信号cnt《1:l》。激活计数器151_1可以基于复位信号rst的脉冲对第一至第l计数信号cnt《1:l》进行复位。在实施例中，激活计数器151_1可以在测试模式时段之后对第一至第l计数信号cnt《1:l》进行复位。每当复位信号rst的脉冲被输入时，激活计数器151_1可以对第一至第l计数信号cnt《1:l》进行复位。
[0086]
智能刷新控制信号生成电路151_2可以通过将第一至第l计数信号cnt《1:l》与第一至第l比较信号cmp《1:l》进行比较来生成智能刷新控制信号sr_ctr。当第一至第l计数信号cnt《1:l》和第一至第l比较信号cmp《1:l》具有相同的组合时，智能刷新控制信号生成电路151_2可以生成智能刷新控制信号sr_ctr。第一至第l比较信号cmp《1:l》可以被设置为包括在激活命令act的输入计数等于预设计数的情况下的信息的信号。智能刷新控制信号生成电路151_2实现为生成一个智能刷新控制信号sr_ctr。然而，智能刷新控制信号生成电路151_2可以实现为生成包括多个比特位的智能刷新控制信号sr_ctr。
[0087]
智能刷新信号生成电路151_3可以基于智能刷新控制信号sr_ctr调整智能刷新信号sr的生成周期。当智能刷新控制信号sr_ctr被输入时，智能刷新信号生成电路151_3可以生成具有缩短的生成周期的智能刷新信号sr。当智能刷新控制信号sr_ctr未被输入时，智能刷新信号生成电路151_3可以生成具有相同生成周期的智能刷新信号sr。智能刷新信号生成电路151_3可以生成包括当生成智能刷新信号sr时生成的脉冲的复位信号rst。
[0088]
图10和图11是用于描述根据实施例的激活时段控制方法的流程图。
[0089]
参照图10，下面将描述根据本实施例的激活时段控制方法。
[0090]
激活时段控制方法可以包括命令地址输入步骤s11、时段检测步骤s12、比较步骤s13、操作时段调整步骤s14、复位步骤s15、激活检测步骤s16和计数步骤s17。
[0091]
命令地址输入步骤s11可以被设置为其中主机11将命令cmd和地址add施加到控制器13的步骤。
[0092]
时段检测步骤s12可以被设置为其中测试控制电路132_1检测基于时钟clk的脉冲生成的时段信号prs的脉冲的步骤。当在时段检测步骤s12中生成时段信号prs的脉冲(是)时，该过程可以进行到比较步骤s13。当在时段检测步骤s12中未生成时段信号prs的脉冲(否)时，该过程可以进行到激活检测步骤s16。
[0093]
比较步骤s13可以被设置为检测在测试模式时段期间从命令cmd生成的激活命令act被输入的次数的步骤。当在比较步骤s13中激活命令act的输入计数等于或大于预设计数(是)时，该过程可以进行到操作时段调整步骤s14。在比较步骤s13中，从时段信号prs的第一脉冲被输入的时间点到时段信号prs的第二脉冲被输入的时间点，激活计数电路132_2可以对激活命令act被输入的次数进行计数。当激活命令act的输入计数等于或大于预设计数时，激活计数电路132_2可以生成第一至第m操作控制信号op_ctr《1:m》。当在比较步骤s13中激活命令act的输入计数小于预设计数(否)时，该过程可以进行到复位步骤s15。
[0094]
当激活命令act的输入计数等于或大于预设计数(是)时，操作时段调整步骤s14可以被设置为调整从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段tras的步骤。在操作时段调整步骤s14中，操作信息生成电路132_3可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m操作信息op《1:m》。在操作时段调整步骤s14中，命令生成电路131可以基于第一至第m操作信息op《1:m》增大从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段。
[0095]
复位步骤s15可以被设置为对激活命令act的输入计数进行复位的步骤。在复位步骤s15中，测试控制电路132_1可以生成包括当生成时段信号prs时生成的脉冲的复位信号rst。在复位步骤s15中，当复位信号rst的脉冲被输入时，激活计数电路132_2可以对激活命令act的输入计数进行复位。在激活命令act的输入计数在复位步骤s15中被复位之后，该过程可以返回到命令地址输入步骤s11。
[0096]
激活检测步骤s16可以被设置为检测基于命令cmd生成了激活命令act的步骤。当在激活检测步骤s16中生成激活命令act(是)时，该过程可以进行到计数步骤s17。在激活检测步骤s16中，命令生成电路131可以基于命令cmd生成激活命令act。当在激活检测步骤s16中未生成激活命令act(否)时，该过程可以返回到命令地址输入步骤s11。
[0097]
计数步骤s17可以被设置为对激活命令act被输入的次数进行计数的步骤。在计数步骤s17中，激活计数电路132_2可以将激活命令act的输入计数向上加1。在于计数步骤s17中将激活命令act的输入计数向上加1之后，该过程可以返回到命令地址输入步骤s11。
[0098]
根据本实施例的激活时段控制方法可以在激活命令的输入计数等于或大于预设计数时减少激活命令的输入计数，从而减少相邻字线之间的干扰。此外，根据本实施例的激活时段控制方法可以根据激活命令的输入计数来调整激活命令的输入计数，从而防止数据丢失。
[0099]
接下来，将参照图11如下描述根据实施例的激活时段控制方法。
[0100]
激活时段控制方法可以包括命令地址输入步骤s21、时段检测步骤s22、复位步骤s23、第一比较步骤s24、第一操作时段调整步骤s25、激活检测步骤s26、计数步骤s27、第二比较步骤s28和第二操作时段调整步骤s29。
[0101]
命令地址输入步骤s21可以被设置为其中主机11将命令cmd和地址add施加到控制器13的步骤。
[0102]
时段检测步骤s22可以被设置为其中测试控制电路132_1检测基于时钟clk的脉冲生成的时段信号prs的脉冲的步骤。当在时段检测步骤s22中生成时段信号prs的脉冲(是)时，该过程可以进行到复位步骤s23。当在时段检测步骤s22中未生成时段信号prs的脉冲(否)时，该过程可以进行到激活检测步骤s26。
[0103]
复位步骤s23可以被设置为对激活命令act的输入计数进行复位的步骤。在复位步骤s23中，测试控制电路132_1可以生成包括在生成时段信号prs时生成的脉冲的复位信号rst。在复位步骤s23中，当复位信号rst的脉冲被输入时，激活计数电路132_2可以对激活命令act的输入计数进行复位。在激活命令act的输入计数在复位步骤s23中被复位之后，该过程可以进行到第一比较步骤s24。
[0104]
第一比较步骤s24可以被设置为检测在复位步骤s23中的输入计数的复位之前的激活命令act的输入计数的步骤。当在第一比较步骤s24中在复位步骤s23中的输入计数的复位之前的激活命令act的输入计数等于或大于预设计数(是)时，该过程可以进行到第一操作时段调整步骤s25。在第一比较步骤s24中，当在复位步骤s23中的输入计数的复位之前的激活命令act的输入计数等于或大于预设计数时，激活计数电路132_2可以生成第一至第m操作控制信号op_ctr《1:m》。当在第一比较步骤s24中激活命令act的输入计数小于预设计数(否)时，该过程可以返回到命令地址输入步骤s21。
[0105]
第一操作时段调整步骤s25可以被设置为在激活命令act的输入计数等于或大于预设计数(是)时调整从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段tras的步骤。在第一操作时段调整步骤s25中，操作信息生成电路132_3可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m操作信息op《1:m》。在第一操作时段调整步骤s25中，命令生成电路131可以基于第一至第m操作信息op《1:m》来增大从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段。在第一操作时段调整步骤s25结束之后，该过程可以返回到命令地址输入步骤s21。
[0106]
激活检测步骤s26可以被设置为检测基于命令cmd生成了激活命令act的步骤。当在激活检测步骤s26中生成激活命令act(是)时，该过程可以进行到计数步骤s27。在激活检测步骤s26中，命令生成电路131可以基于命令cmd生成激活命令act。当在激活检测步骤s26中未生成激活命令act(否)时，该过程可以返回到命令地址输入步骤s21。
[0107]
计数步骤s27可以被设置为对激活命令act被输入的次数进行计数的步骤。在计数步骤s27中，激活计数电路132_2可以将激活命令act的输入计数向上加1。在于计数步骤s27中将激活命令act的输入计数向上加1之后，该过程可以进行到第二比较步骤s28。
[0108]
第二比较步骤s28可以被设置为检测计数步骤s27中的激活命令act的输入计数的步骤。当在第二比较步骤s28中计数步骤s27中的激活命令act的输入计数等于或大于的预设计数(是)时，该过程可以进行到第二操作时段调整步骤s29。在第二比较步骤s28中，当在
计数步骤s27中被调整的激活命令act的输入计数等于或大于预设计数时，激活计数电路132_2可以生成第一至第m操作控制信号op_ctr《1:m》。当在第二比较步骤s28中激活命令act的输入计数小于预设计数(否)时，该过程可以返回到命令地址输入步骤s21。
[0109]
第二操作时段调整步骤s29可以被设置为当激活命令act的输入计数等于或大于预设计数(是)时来调整从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段tras的步骤。在第二操作时段调整步骤s29中，操作信息生成电路132_3可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m操作信息op《1:m》。在第二操作时段调整步骤s29中，命令生成电路131可以基于第一至第m操作信息op《1:m》增大从生成激活命令act的时间点到生成预充电命令pcg的时间点的时间段。在第二操作时段调整步骤s29结束之后，该过程可以返回到命令地址输入步骤s21。
[0110]
根据本实施例的激活时段控制方法可以在激活命令的输入计数等于或大于预设计数时减少激活命令的输入计数，从而减少相邻字线之间的干扰。此外，根据本实施例的激活时段控制方法可以根据激活命令的输入计数来调整激活命令的输入计数，从而防止数据丢失。
[0111]
如图12所示，根据另一实施例的半导体系统2可以包括主机21、控制器23和半导体器件25。
[0112]
主机21可以包括第一主机引脚21_1、第二主机引脚21_2和第三主机引脚21_3。控制器23可以包括第一控制引脚23_1、第二控制引脚23_2、第三控制引脚23_3、第四控制引脚23_4、第五控制引脚23_5、第六控制引脚23_6和第七控制引脚23_7。半导体器件25可以包括第一器件引脚25_1、第二器件引脚25_2、第三器件引脚25_3和第四器件引脚25_4。
[0113]
主机21可以通过耦接在第一主机引脚21_1和第一控制引脚23_1之间的第一传输线22_1向控制器23发送命令cmd。第一主机引脚21_1、第一传输线22_1和第一控制引脚23_1可以各自被实现为根据命令cmd中包含的比特位数量的多个引脚或线。主机21可以通过耦接在第二主机引脚21_2和第二控制引脚23_2之间的第二传输线22_2向控制器23发送地址add。第二主机引脚21_2、第二传输线22_2和第二控制引脚23_2可以各自被实现为根据地址add中包含的比特位数量的多个引脚或线。主机21可以通过耦接在第三主机引脚21_3和第三控制引脚23_3之间的第三传输线22_3将外部数据ed输出到控制器23或从控制器23接收外部数据ed。第三主机引脚21_3、第三传输线22_3和第三控制引脚23_3可以各自被实现为根据外部数据ed中包含的比特位数量的多个引脚或线。
[0114]
控制器23可以通过耦接在第四控制引脚23_4和第一器件引脚25_1之间的第四传输线22_4向半导体器件25发送激活命令act。控制器23可以通过耦接在第五控制引脚23_5和第二器件引脚25_2之间的第五传输线22_5向半导体器件25发送刷新命令ref。控制器23可以通过耦接在第六控制引脚23_6和第三器件引脚25_3之间的第六传输线22_6向半导体器件25发送内部地址iadd。第六控制引脚23_6、第六传输线22_6和第三器件引脚25_3可以各自被实现为根据内部地址iadd中包含的比特位数量的多个引脚或线。控制器23可以通过耦接在第七控制引脚23_7和第四器件引脚25_4之间的第七传输线22_7向半导体器件25输出内部数据id或从半导体器件25接收内部数据id。第七控制引脚23_7、第七传输线22_7和第四器件引脚25_4可以各自被实现为根据内部数据id中包含的比特位数量的多个引脚或线。
[0115]
控制器23可以包括命令生成电路231和刷新控制电路232。
[0116]
命令生成电路231可以基于命令cmd生成激活命令act和刷新命令ref。命令生成电路231可基于由刷新控制电路232生成的刷新信息(图13的rp《1:m》)来调整刷新命令ref的输入周期。
[0117]
刷新控制电路232可在测试模式时段期间检测激活命令act的输入计数。当在测试模式时段期间的激活命令act的输入计数等于或大于预设计数时，刷新控制电路232可以生成用于控制刷新时段的刷新信息rp《1:m》。
[0118]
半导体器件25可以包括第一至第四存储体bk1至bk4。半导体器件25可以接收激活命令act，并且对第一至第四存储体bk1至bk4中的被内部地址iadd激活的至少一个存储体执行激活操作。半导体器件25可以接收刷新命令ref，并对第一至第四存储体bk1至bk4执行刷新操作。半导体器件25可以通过第一至第四存储体bk1至bk4中的被内部地址iadd激活的至少一个存储体来输入/输出内部数据id。半导体器件25被实现为包括第一至第四存储体bk1至bk4。然而，在实施例中，半导体器件15可以被实现为包括各种数量的存储体。
[0119]
图13是示出基于包括在图12所示的半导体系统2中的控制器23的示例的配置的框图。控制器23可以包括命令生成电路231、刷新控制电路232、写控制电路233、读控制电路234、存储体检测电路235、内部地址生成电路236和数据输入/输出电路237。
[0120]
命令生成电路231可以基于命令cmd生成激活命令act和刷新命令ref。命令生成电路231可以基于第一至第m刷新信息rp《1:m》来调整刷新命令ref的输入周期。命令生成电路231可基于第一至第m刷新信息rp《1:m》来调整施加到半导体器件15的刷新命令ref的输入周期。例如，当生成第一刷新信息rp《1》时，命令生成电路231可能不调整刷新命令ref的输入周期。当生成第二刷新信息rp《2》时，命令生成电路231可以相比于当生成第一刷新信息rp《1》时将刷新命令ref的输入周期增大更多。当生成第三刷新信息rp《3》时，命令生成电路231可以相比于当生成第二刷新信息rp《2》时将刷新命令ref的输入周期增大更多。命令生成电路231被实现为生成激活命令act和刷新命令ref。然而，在实施例中，命令生成电路231可实现为调度器，其通过写控制电路233和读控制电路234来决定写操作和读操作的优先级，并且生成用于执行写操作和读操作的命令。
[0121]
刷新控制电路232可以检测在测试模式时段期间的激活命令act的输入计数。当在测试模式时段期间的激活命令act的输入计数等于或大于预设计数时，刷新控制电路232可生成用于调整刷新命令ref的输入周期的第一至第m刷新信息rp《1:m》。
[0122]
由于写控制电路233、读控制电路234、存储体检测电路235、内部地址生成电路236和数据输入/输出电路237以与图2所示的写控制电路133、读控制电路134、存储体检测电路135、内部地址生成电路136和数据输入/输出电路137相同的方式实现和操作，因此这里将省略其详细描述。
[0123]
图14是示出基于包括在图13所示的控制器23中的刷新控制电路232的示例的刷新控制电路232a的配置的框图。刷新控制电路232a可以包括测试控制电路232_1、激活计数电路232_2和刷新信息生成电路232_3。
[0124]
测试控制电路232_1可以基于时钟clk的脉冲来生成时段信号prs和复位信号rst。每当时钟clk的输入脉冲的数量对应于测试模式时段中的输入脉冲的数量时，测试控制电路232_1可生成时段信号prs。当时钟clk的输入脉冲的数量对应于测试模式时段中的输入
脉冲的数量时，测试控制电路232_1可以生成时段信号prs的第一脉冲，然后当第一脉冲生成之后时钟clk的输入脉冲的数量对应于测试模式时段中的输入脉冲的数量时，生成时段信号prs的第二脉冲。测试控制电路232_1可以生成复位信号rst，该复位信号rst包括当生成时段信号prs时生成的脉冲。测试模式时段可以被设置为其中根据实施例各种数量的时钟脉冲被输入的时段。
[0125]
激活计数电路232_2可以通过基于时段信号prs的脉冲对激活命令act被输入的次数进行计数来生成第一至第m操作控制信号op_ctr《1:m》。从时段信号prs的第一脉冲被输入的时间点到时段信号prs的第二脉冲被输入的时间点，激活计数电路232_2可以对激活命令act被输入的次数进行计数。当激活命令act的输入计数等于或大于预设计数时，激活计数电路232_2可以生成第一至第m操作控制信号op_ctr《1:m》。当复位信号rst的脉冲被输入时，激活计数电路232_2可以对激活命令act的输入计数进行复位。根据实施例，第一至第m操作控制信号op_ctr《1:m》可以被设置为各种数量的比特位。第一至第m操作控制信号op_ctr《1:m》可以包括激活命令act的输入计数时段信息。由于激活计数电路232_2以与图4所示的激活计数电路132_2相同的方式来实现和操作，因此这里将省略对其的详细描述。
[0126]
刷新信息生成电路232_3可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m刷新信息rp《1:m》。刷新信息生成电路232_3可以输出第一至第m操作控制信号op_ctr《1:m》作为第一至第m刷新信息rp《1:m》。根据实施例，用于调整刷新命令ref的输入周期的第一至第m刷新信息rp《1:m》中包含的比特位的数量可以被设置为各种值。
[0127]
图15是用于描述根据激活命令act的输入计数被调整的刷新命令ref的输入周期tref的表。
[0128]
当激活命令act的输入计数对应于预设计数max的30％时，不调整刷新命令ref的输入周期tref。此时，施加到半导体器件25的刷新命令ref基于64ms(毫秒)的第一刷新窗口每64ms地被输入，并且基于32ms的第二刷新窗口每32ms地被输入。此时，当激活命令act的输入计数对应于预设计数max的30％时，激活计数电路232_2可生成第一操作控制信号op_ctr《1》。
[0129]
当激活命令act的输入计数对应于预设计数max的50％时，刷新命令ref的输入周期tref可被调整为(tref)*0.9。此时，施加到半导体器件25的刷新命令ref基于64ms的第一刷新窗口每57.6ms地被输入，并且基于32ms的第二刷新窗口每28.8ms地被输入。当激活命令act的输入计数对应于预设计数max的50％时，激活计数电路232_2可生成第二操作控制信号op_ctr《2》。
[0130]
当激活命令act的输入计数对应于预设计数max的70％时，刷新命令ref的输入周期tref可被调整为(tref)*0.8。此时，施加到半导体器件25的刷新命令ref基于64ms的第一刷新窗口每51.2ms地被输入，并且基于32ms的第二刷新窗口每25.6ms地被输入。当激活命令act的输入计数对应于预设计数max的70％时，激活计数电路232_2可生成第三操作控制信号op_ctr《3》。
[0131]
当激活命令act的输入计数对应于预设计数max的90％时，刷新命令ref的输入周期tref可被调整为(tref)*0.6。此时，施加到半导体器件25的刷新命令ref基于64ms的第一刷新窗口每38.4ms地被输入，并且基于32ms的第二刷新窗口每19.2ms地被输入。当激活命令act的输入计数对应于预设计数max的90％时，激活计数电路232_2可生成第四操作控制
信号op_ctr《4》。
[0132]
当激活命令act的输入计数对应于预设计数max时，刷新命令ref的输入周期tref可被调整为(tref)*0.5。此时，施加到半导体器件25的刷新命令ref基于64ms的第一刷新窗口每32ms地被输入，并且基于32ms的第二刷新窗口每16ms地被输入。当激活命令act的输入计数对应于预设计数max时，激活计数电路232_2可以生成第五操作控制信号op_ctr《5》。
[0133]
图16是示出基于包括在图13所示的控制器23中的刷新控制电路232的另一示例的刷新控制电路232b的配置的框图。刷新控制电路232b可以包括激活计数电路232_4和刷新信息生成电路232_5。
[0134]
激活计数电路232_4可以基于刷新命令ref的脉冲通过对激活命令act被输入的次数进行计数来生成第一至第m操作控制信号op_ctr《1:m》。从刷新命令ref的第一脉冲被输入的时间点到刷新命令ref的第二脉冲被输入的时间点，激活计数电路232_4可以对激活命令act被输入的次数进行计数。当激活命令act的输入计数等于或大于预设计数时，激活计数电路232_4可以生成第一至第m操作控制信号op_ctr《1:m》。
[0135]
刷新信息生成电路232_5可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m刷新信息rp《1:m》。刷新信息生成电路232_5可以输出第一至第m操作控制信号op_ctr《1:m》作为第一至第m刷新信息rp《1:m》。根据实施例，用于调整刷新命令ref的输入计数的第一至第m操作信息op《1:m》中所包含的比特位的数量可以被设置为各种值。
[0136]
图17和图18是用于描述根据实施例的刷新时段控制方法的流程图。
[0137]
下面将参照图17描述根据本实施例的刷新时段控制方法。
[0138]
刷新时段控制方法可以包括命令地址输入步骤s31、时段检测步骤s32、比较步骤s33、刷新时段调整步骤s34、复位步骤s35、激活检测步骤s36和计数步骤s37。
[0139]
命令地址输入步骤s31可以被设置为其中主机21将命令cmd和地址add施加到控制器23的步骤。
[0140]
时段检测步骤s32可以被设置为其中测试控制电路232_1检测基于时钟clk的脉冲生成的时段信号prs的脉冲的步骤。当在时段检测步骤s32中生成时段信号prs的脉冲(是)时，该过程可以进行到比较步骤s33。当在时段检测步骤s22中未生成时段信号prs的脉冲(否)时，该过程可以进行到激活检测步骤s36。
[0141]
比较步骤s33可以被设置为检测在测试模式时段期间从命令cmd生成的激活命令act被输入的次数的步骤。当在比较步骤s33中激活命令act的输入计数等于或大于预设计数(是)时，该过程可以进行到刷新时段调整步骤s34。在比较步骤s33中，从时段信号prs的第一脉冲被输入的时间点到时段信号prs的第二脉冲被输入的时间点，激活计数电路232_2可以对激活命令act被输入的次数进行计数。当激活命令act的输入计数等于或大于预设计数时，激活计数电路232_2可以生成第一至第m操作控制信号op_ctr《1:m》。当在比较步骤s33中激活命令act的输入计数小于预设计数(否)时，该过程可以进行到复位步骤s35。
[0142]
当激活命令act的输入计数等于或大于预设计数(是)时，刷新时段调整步骤s34可以被设置为调整刷新命令ref的输入周期tref的步骤。在刷新时段调整步骤s34中，刷新信息生成电路232_3可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m刷新信息rp《1:m》。在刷新时段调整步骤s34中，命令生成电路231可以基于第一至第m刷新信息rp《1:m》来增大刷新命令ref的输入周期。
[0143]
复位步骤s35可以被设置为对激活命令act的输入计数进行复位的步骤。在复位步骤s35中，测试控制电路232_1可以生成复位信号rst，该复位信号rst包括当生成时段信号prs时生成的脉冲。在复位步骤s35中，当复位信号rst的脉冲被输入时，激活计数电路232_2可以对激活命令act的输入计数进行复位。在激活命令act的输入计数在复位步骤s35中被复位之后，该过程可以返回到命令地址输入步骤s31。
[0144]
激活检测步骤s36可以被设置为检测基于命令cmd生成了激活命令act的步骤。当在激活检测步骤s36中生成激活命令act(是)时，该过程可以进行到计数步骤s37。在激活检测步骤s36中，命令生成电路231可以基于命令cmd生成激活命令act。当在激活检测步骤s36中未生成激活命令act(否)时，该过程可以返回到命令地址输入步骤s31。
[0145]
计数步骤s37可以被设置为对激活命令act的输入进行计数的步骤。在计数步骤s37中，激活计数电路232_2可以将激活命令act的输入向上加1。在计数步骤s37中将激活命令act的输入向上加1之后，该过程可以返回到命令地址输入步骤s31。
[0146]
根据本实施例的刷新时段控制方法可在激活命令的输入计数等于或大于预设计数时增大刷新命令的输入周期，从而减少相邻字线之间的干扰。此外，根据本实施例的刷新时段控制方法可以根据激活命令的输入计数来调整刷新命令的输入周期，从而防止数据丢失。
[0147]
下面将参照图18描述根据本实施例的刷新时段控制方法。
[0148]
刷新时段控制方法可以包括命令地址输入步骤s41、时段检测步骤s42、复位步骤s43、第一比较步骤s44、第一刷新时段调整步骤s45、激活检测步骤s46、计数步骤s47、第二比较步骤s48和第二刷新时段调整步骤s49。
[0149]
命令地址输入步骤s41可以被设置为其中主机21将命令cmd和地址add施加到控制器23的步骤。
[0150]
时段检测步骤s42可以被设置为测试控制电路232_1检测基于时钟clk的脉冲生成的时段信号prs的脉冲的步骤。当在时段检测步骤s42中生成时段信号prs的脉冲(是)时，该过程可以进行到复位步骤s43。当在时段检测步骤s42中未生成时段信号prs的脉冲(否)时，该过程可以进行到激活检测步骤s46。
[0151]
复位步骤s43可以被设置为对激活命令act的输入计数进行复位的步骤。在复位步骤s43中，测试控制电路232_1可以生成复位信号rst，该复位信号rst包括当生成时段信号prs时生成的脉冲。在复位步骤s43中，当复位信号rst的脉冲被输入时，激活计数电路232_2可以对激活命令act的输入计数进行复位。在激活命令act的输入计数在复位步骤s43中被复位之后，该过程可以进行到第一比较步骤s44。
[0152]
第一比较步骤s44可以被设置为检测在复位步骤s43中的输入计数的复位之前的激活命令act的输入计数的步骤。当在第一比较步骤s44中在复位步骤s43中的输入计数的复位之前的激活命令act的输入计数等于或大于的预设计数(是)时，该过程可以进行到第一刷新时段调整步骤s45。在第一比较步骤s44中，当在复位步骤s43中的输入计数的复位之前的激活命令act的输入计数等于或大于预设计数时，激活计数电路232_2可以生成第一至第m操作控制信号op_ctr《1:m》。当在第一比较步骤s44中激活命令act的输入计数小于预设计数(否)时，该过程可以返回到命令地址输入步骤s41。
[0153]
第一刷新时段调整步骤s45可以被设置为在激活命令act的输入计数等于或大于
预设计数(是)时调整刷新命令ref的输入周期tref的步骤。在第一刷新时段调整步骤s45中，刷新信息生成电路232_3可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m刷新信息rp《1:m》。在第一刷新时段调整步骤s45中，命令生成电路231可以基于第一至第m刷新信息rp《1:m》来增大刷新命令ref的输入周期。在第一刷新时段调整步骤s45结束之后，该过程可以返回到命令地址输入步骤s41。
[0154]
激活检测步骤s46可以被设置为检测基于命令cmd生成了激活命令act的步骤。当在激活检测步骤s46中生成激活命令act(是)时，该过程可以进行到计数步骤s47。在激活检测步骤s46中，命令生成电路231可以基于命令cmd生成激活命令act。当在激活检测步骤s46中未生成激活命令act(否)时，该过程可以返回到命令地址输入步骤s41。
[0155]
计数步骤s47可以被设置为对激活命令act的输入进行计数的步骤。在计数步骤s47中，激活计数电路232_2可以将激活命令act的输入向上加1。在于计数步骤s47中将激活命令act的输入向上加1之后，该过程可以进行到第二比较步骤s48。
[0156]
第二比较步骤s48可以被设置为检测计数步骤s47中的激活命令act的输入计数的步骤。当在第二比较步骤s48中计数步骤s47中的激活命令act的输入计数等于或大于的预设计数(是)时，该过程可以进行到第二刷新时段调整步骤s49。在第二比较步骤s48中，当计数步骤s47中的激活命令act的输入计数等于或大于预设计数时，激活计数电路232_2可以生成第一至第m操作控制信号op_ctr《1:m》。当在第二比较步骤s48中激活命令act的输入计数小于预设计数(否)时，该过程可以返回到命令地址输入步骤s41。
[0157]
当激活命令act的输入计数等于或大于预设计数(是)时，第二刷新时段调整步骤s49可以被设置为调整刷新命令ref的输入周期tref的步骤。在第二刷新时段调整步骤s49中，刷新信息生成电路232_3可以基于第一至第m操作控制信号op_ctr《1:m》生成第一至第m刷新信息rp《1:m》。在第二刷新时段调整步骤s49中，命令生成电路231可以基于第一至第m刷新信息rp《1:m》来增大刷新命令ref的输入周期。在第二刷新时段调整步骤s49结束之后，该过程可以返回到命令地址输入步骤s41。
[0158]
根据本实施例的刷新时段控制方法可在激活命令的输入计数等于或大于预设计数时增大刷新命令的输入周期，从而减少相邻字线之间的干扰。此外，根据本实施例的刷新时段控制方法可以根据激活命令的输入计数来调整刷新命令的输入周期，从而防止数据丢失。
[0159]
尽管已经出于说明的目的公开了实施例，但是本领域的技术人员将理解，在不脱离如所附权利要求所限定的实施例的范围和精神的情况下，各种修改、添加和替换是可能的。

技术特征：

1.一种半导体系统，包括：操作时段调整电路，其：当在测试模式时段期间的激活命令的输入计数等于或大于预设计数时，生成用于调整操作时段的操作信息；以及命令生成电路，其通过基于所述操作信息调整所述操作时段来调整在预设时段期间施加到半导体器件的所述激活命令的所述输入计数。2.根据权利要求1所述的半导体系统，其中，所述预设时段被设置为所述半导体器件执行刷新操作的周期。3.根据权利要求1所述的半导体系统，其中，所述操作时段被设置为从生成所述激活命令的时间点到生成预充电命令的时间点的时间段。4.根据权利要求1所述的半导体系统，其中，所述操作时段调整电路包括：测试控制电路，其通过对时钟的脉冲进行计数来生成用于设置所述测试模式时段的时段信号；激活计数电路，其生成操作控制信号，所述操作控制信号在从所述时段信号的第一脉冲被输入的时间点到所述时段信号的第二脉冲被输入的时间点的所述激活命令的所述输入计数等于或大于所述预设计数时被生成；以及操作信息生成电路，其基于所述操作控制信号来生成用于调整所述操作时段的所述操作信息。5.根据权利要求4所述的半导体系统，其中，当所述时钟的输入脉冲的数量对应于所述预设时段中的输入脉冲的数量时，所述测试控制电路生成所述时段信号的所述第一脉冲，然后当在所述第一脉冲的生成之后的所述时钟的输入脉冲的数量对应于所述预设时段中的输入脉冲的数量时，所述测试控制电路生成所述时段信号的所述第二脉冲。6.根据权利要求4所述的半导体系统，其中，所述激活计数电路包括：计数器，其从所述时段信号的所述第一脉冲被输入的所述时间点到所述时段信号的所述第二脉冲被输入的所述时间点通过对所述激活命令被输入的次数进行计数来生成计数信号；以及比较电路，其通过将所述计数信号与比较信号相比较来生成所述操作控制信号。7.根据权利要求6所述的半导体系统，其中，所述比较信号包括关于所述激活命令的所述输入计数等于所述预设计数的信息。8.根据权利要求1所述的半导体系统，其中，所述操作时段调整电路包括：刷新控制电路，其通过对所述时钟的脉冲进行计数来生成用于设置刷新时段的刷新时段信号；激活计数电路，其生成操作控制信号，所述操作控制信号在从所述刷新时段信号的第一脉冲被输入的时间点到所述刷新时段信号的第二脉冲被输入的时间点的所述激活命令的所述输入计数等于或大于所述预设计数时被生成；以及操作信息生成电路，其基于所述操作控制信号来生成用于调整所述操作时段的所述操作信息。9.根据权利要求8所述的半导体系统，其中，当所述时钟的输入脉冲的数量对应于所述刷新时段中的输入脉冲的数量时，所述刷新控制电路生成所述刷新时段信号的所述第一脉冲，然后当在所述第一脉冲的生成之后的所述时钟的输入脉冲的数量对应于所述刷新时段
中的输入脉冲的数量时，所述刷新控制电路生成所述刷新时段信号的所述第二脉冲。10.一种半导体系统，包括：激活计数电路，其：存储在测试模式时段期间通过对激活命令被输入的次数进行计数而生成的计数信号，以及，当所述激活命令的输入计数等于或大于预设计数时，生成用于调整操作时段的操作控制信号；操作信息生成电路，其：接收所述操作控制信号，以及，生成用于调整所述操作时段的操作信息；以及测试控制电路，其在所述测试模式时段结束时生成用于复位所述计数信号的复位信号。11.根据权利要求10所述的半导体系统，其中，所述测试模式时段被设置为恒定时间段。12.根据权利要求10所述的半导体系统，其中，所述激活计数电路包括：计数器，其：从时段信号的第一脉冲被输入的时间点到所述时段信号的第二脉冲被输入的时间点通过对所述激活命令被输入的次数进行计数来生成计数信号，存储所生成的计数信号，以及，在所述复位信号被输入时复位所述计数信号；以及比较电路，其通过将所述计数信号与比较信号相比较来生成所述操作控制信号。13.根据权利要求10所述的半导体系统，其中，所述测试控制电路生成用于设置所述测试模式时段的所述时段信号的脉冲。14.一种半导体系统，包括：控制器，其基于命令来生成施加到半导体器件的激活命令；以及所述半导体器件，其调整智能刷新操作的时段，当在测试模式时段期间的所述激活命令的输入计数等于或大于预设计数时，与内部地址相邻的字线在所述智能刷新操作中被附加地激活。15.根据权利要求14所述的半导体系统，其中，所述测试模式时段被设置为恒定时间段。16.根据权利要求14所述的半导体系统，其中，所述半导体器件包括：智能刷新控制电路，其生成智能刷新信号，所述智能刷新信号具有通过在所述测试模式时段期间的所述激活命令的所述输入计数被调整的生成周期；以及存储体，其在所述智能刷新信号被输入时执行附加地激活与所述内部地址相邻的字线的所述智能刷新操作。17.根据权利要求16所述的半导体系统，其中，所述智能刷新控制电路包括：激活计数器，其：在所述测试模式时段期间通过对所述激活命令被输入的次数进行计数来生成计数信号，存储所生成的计数信号，以及，在所述测试模式时段之后复位所述计数信号；智能刷新控制信号生成电路，其通过将所述计数信号与比较信号相比较来生成智能刷新控制信号；以及智能刷新信号生成电路，其生成具有基于所述智能刷新控制信号被调整的生成周期的所述智能刷新信号。18.一种半导体系统，包括：
刷新控制电路，其：当在测试模式时段期间的激活命令的输入计数等于或大于预设计数时，生成用于调整刷新时段的刷新信息；以及命令生成电路，其：基于命令来生成施加到半导体器件的所述激活命令，以及，基于所述刷新信息来调整施加到所述半导体器件的刷新命令的输入周期。19.根据权利要求18所述的半导体系统，其中，所述刷新控制电路包括：测试控制电路，其通过对时钟的脉冲进行计数来生成用于设置所述测试模式时段的时段信号；激活计数电路，其：在从所述时段信号的第一脉冲被输入的时间点到所述时段信号的第二脉冲被输入的时间点的所述激活命令的输入计数等于或大于所述预设计数时，生成操作控制信号；以及刷新信息生成电路，其基于所述操作控制信号来生成用于调整所述刷新命令的所述输入周期的所述刷新信息。20.根据权利要求19所述的半导体系统，其中，所述激活计数电路包括：计数器，其从所述时段信号的所述第一脉冲被输入的所述时间点到所述时段信号的所述第二脉冲被输入的所述时间点通过对所述激活命令被输入的次数进行计数来生成计数信号；以及比较电路，其通过将所述计数信号与比较信号相比较来生成所述操作控制信号。21.根据权利要求18所述的半导体系统，其中，所述刷新控制电路包括：激活计数电路，其：在从所述刷新命令的第一脉冲被输入的时间点到所述刷新命令的第二脉冲被输入的时间点的所述激活命令的所述输入计数等于或大于所述预设计数时，生成操作控制信号；以及刷新信息生成电路，其基于所述操作控制信号来生成用于调整所述刷新命令的输入周期的所述刷新信息。22.根据权利要求21所述的半导体系统，其中，所述激活计数电路包括：计数器，其从所述刷新命令的所述第一脉冲被输入的所述时间点到所述刷新命令的所述第二脉冲被输入的所述时间点通过对所述激活命令被输入的次数进行计数来生成计数信号；以及比较电路，其通过将所述计数信号与比较信号相比较来生成所述操作控制信号。23.一种激活时段控制方法，包括：当用于设置测试模式时段的时段信号的脉冲被生成时，检测激活命令的输入计数；当所述激活命令的所述输入计数等于或大于预设计数时，调整操作时段；以及当所述激活命令的所述输入计数小于所述预设计数时，对所述激活命令的所述输入计数进行复位。24.根据权利要求23所述的激活时段控制方法，其中，所述操作时段被设置为从生成所述激活命令的时间点到生成预充电命令的时间点的时间段。25.根据权利要求23所述的激活时段控制方法，进一步包括：当用于设置所述测试模式时段的所述时段信号的所述脉冲未被生成时，检测所述激活命令被生成；以及对所述激活命令被输入的次数进行计数。
26.一种激活时段控制方法，包括：当用于设置测试模式时段的时段信号的脉冲被生成时，对激活命令的输入计数进行复位；检测在所述输入计数复位之前的所述激活命令的所述输入计数；以及当所述激活命令的所述输入计数等于或大于预设计数时，调整操作时段。27.根据权利要求26所述的激活时段控制方法，进一步包括：当用于设置所述测试模式时段的所述时段信号的所述脉冲未被生成时，检测所述激活命令被生成；对所述激活命令被输入的次数进行计数；检测所述激活命令的所述输入计数；以及当所述激活命令的所述输入计数等于或大于所述预设计数时，调整所述操作时段。28.一种刷新时段控制方法，包括：当用于设置测试模式时段的时段信号的脉冲被生成时，检测激活命令的输入计数；当所述激活命令的所述输入计数等于或大于预设计数时，调整刷新命令的输入周期；以及当所述激活命令的所述输入计数小于所述预设计数时，对所述激活命令的所述输入计数进行复位。29.根据权利要求28所述的刷新时段控制方法，进一步包括：当用于设置所述测试模式时段的所述时段信号的所述脉冲未被生成时，检测所述激活命令被生成；以及对所述激活命令被输入的次数进行计数。30.一种刷新时段控制方法，包括：当用于设置测试模式时段的时段信号的脉冲被生成时，对激活命令的输入计数进行复位；检测所述输入计数被复位之前的所述激活命令的所述输入计数；以及当所述激活命令的所述输入计数等于或大于预设计数时，调整刷新命令的输入周期。31.根据权利要求30所述的刷新时段控制方法，进一步包括：当用于设置所述测试模式时段的所述时段信号的所述脉冲未被生成时，检测所述激活命令被生成；对所述激活命令被输入的次数进行计数；检测所述激活命令的所述输入计数；以及当所述激活命令的所述输入计数等于或大于所述预设计数时，调整所述刷新命令的所述输入周期。

技术总结

公开了用于使用激活时段控制方法执行激活操作的半导体系统。该半导体系统包括：操作时段调整电路，被配置为：当在测试模式时段期间的激活命令的输入计数等于或大于预设计数时，生成用于调整操作时段的操作信息；以及命令生成电路，被配置为通过基于操作信息调整操作时段来调整在预设时段期间施加到半导体器件的激活命令的输入计数。件的激活命令的输入计数。件的激活命令的输入计数。