显示电路装置、显示装置以及电子设备的制作方法

1.本发明涉及显示电路装置、显示装置以及电子设备。

背景技术：

2.如专利文献1所示，在从上游侧的电路向下游侧的电路发送图像数据的情况下，使用crc(cyclic redundancy check：循环冗余校验)，针对上游侧的电路发送的图像数据，检测下游侧的电路接收到的图像数据是否产生错误的技术正在普及。
3.专利文献1：日本特开2012-35677号公报
4.然而，在专利文献1所记载的技术中，虽然能够进行图像数据的错误的检测，但无法检测从上游侧的电路向下游侧的电路发送的命令数据的错误。因此，即使在命令数据中发生错误，也会漏掉该错误，有可能导致下游侧的电路的误动作。

技术实现要素：

5.显示电路装置具备处理装置、显示控制电路以及驱动电路，该驱动电路从所述处理装置被输入命令数据，并且从所述显示控制电路被输入图像数据，基于所述图像数据以及所述命令数据来驱动显示面板，所述驱动电路具有：第一生成电路，其生成作为从所述处理装置输入的所述命令数据的crc值的第一crc值；以及第一发送电路，其将所述第一crc值发送到所述处理装置，所述处理装置具有：第一期待值生成电路，其生成作为输入到所述驱动电路之前的所述命令数据的crc值的第一crc期待值；第一接收电路，其接收所述第一发送电路所发送的所述第一crc值；第一比较电路，其对所述第一期待值生成电路生成的所述第一crc期待值和所述第一接收电路接收到的所述第一crc值进行比较；以及控制电路，其进行基于所述第一比较电路对所述第一crc期待值与所述第一crc值的比较结果的控制。
6.显示电路装置具备处理装置、显示控制电路以及驱动电路，该驱动电路从所述处理装置被输入命令数据，并且从所述显示控制电路被输入图像数据，基于所述图像数据以及所述命令数据来驱动显示面板，所述驱动电路具有：第一生成电路，其生成作为从所述处理装置输入的所述命令数据的crc值的第一crc值；以及第一发送电路，其将所述第一crc值发送到所述显示控制电路，所述显示控制电路具有：第一期待值生成电路，其生成作为输入到所述驱动电路之前的所述命令数据的crc值的第一crc期待值；第一接收电路，其接收所述第一发送电路发送的所述第一crc值；以及第一比较电路，其对由第一期待值生成电路生成的所述第一crc期待值与由所述第一接收电路接收到的所述第一crc值进行比较，所述处理装置具有控制电路，该控制电路进行基于所述第一比较电路对所述第一crc期待值与所述第一crc值的比较结果的控制。
7.显示装置具备上述的显示电路装置和所述显示面板。
8.电子设备具备上述的显示装置。
附图说明
9.图1是示出电光装置的结构的框图。
10.图2是像素电路的电路图。
11.图3是示出第一实施方式的显示电路装置的结构的框图。
12.图4是示出显示电路装置的动作的一例的时序图。
13.图5是示出第二实施方式的显示电路装置的结构的框图。
14.图6是示出第三实施方式的显示电路装置的结构的框图。
15.图7是示出第四实施方式的显示电路装置的结构的框图。
16.图8是示出其他实施方式的显示电路装置的结构的框图。
17.图9是示出其他实施方式的显示电路装置的结构的框图。
18.图10是示出其他实施方式的显示电路装置的结构的框图。
19.图11是作为应用例的投射型显示装置的示意图。
20.图12是作为应用例的个人计算机的立体图。
21.图13是示出作为应用例的便携信息终端的结构例的图。
22.图14是示出作为应用例的移动体的结构例的图。
23.标号说明
24.1、1r、1g、1b：电光装置；10：电光面板；21：扫描线；22：数据线；24：像素电极；25：液晶；30：公共电极；100：扫描线驱动电路；200：数据线驱动电路；201：图像数据接收电路；202：数据信号生成电路；300：电压供给电路；400：驱动信号生成电路；401：命令寄存器；402：第一数据选择电路；403：第一生成电路；404：第一发送电路；413：第二生成电路；414：第二发送电路；500：显示控制电路；501：数据接收电路；502：数据缓冲器；503：数据发送电路；504、602：第二数据选择电路；505、603：第一期待值生成电路；506、604：第一接收电路；507、605：第一错误检测电路；507a、605a：第一比较电路；508、606：错误信号发送电路；515、613：第二期待值生成电路；516、614：第二接收电路；517、615：第二错误检测电路；517a、615a：第二比较电路；600：cpu；601：控制电路；1000：显示电路装置；3100：投射型显示装置；3101：照明光学系统；3102：照明装置；3103：投射光学系统；3104：投射面；3200：个人计算机；3201：电源开关；3202：键盘；3210：主体部；3300：信息便携终端；3301：操作按钮；3302：电源开关；3400：汽车；3401：车体；3402：车轮；px：像素电路；cl：液晶元件；tr：写入晶体管；vcom：公共电压；vsync：垂直同步信号；hsync：水平同步信号；g：扫描信号；vd：数据信号；cda、cdb、cdc、cdd、cca、ccb、ccc、ccd、cpa、cpb、cpc、cpd：代码；clk0、clk0c、clk0p、clk1、clk1c、clk1p：时钟；de：数据使能信号；da：输入图像数据；dc0、dc1、dc2：命令数据；do1、do2：对象数据；dp0、dp1：图像数据；err、err1、err1c、err1p：错误信号；tcc1、tcc2、tcp、tec、tep、toc1、toc2、top：期间。
具体实施方式
25.以下，参照附图对实施方式进行说明。但是，在各图中，各部分的尺寸以及比例尺与实际的尺寸以及比例尺适当地不同。另外，以下所述的实施方式附加了技术上优选的各种限定，但实施方式不限于这些方式。
26.a.第一实施方式
27.图1是表示作为显示装置的电光装置1的结构的框图。电光装置1具备电光面板10和使电光面板10显示图像的显示电路装置1000。电光面板10是使用通过电能而改变光学特性的电光物质的显示面板。作为电光物质，液晶、有机电致发光、电泳元件中使用的带电物质等符合。在本实施方式中，对使用液晶作为电光物质的电光面板10进行叙述。
28.在电光面板10中，将沿着扫描线21的轴设为x轴，将与x轴正交的轴设为y轴。在电光面板10形成有沿着x轴延伸的第一行至第m行的m条扫描线21和沿着y轴延伸的第一列至第n列的n条数据线22。这里，m和n是自然数。在电光面板10，与扫描线21和数据线22的各交叉处对应地，构成像素的像素电路px排列成纵m行
×
横n列的矩阵状。
29.如图1所示，显示电路装置1000包括作为处理装置的cpu 600、显示控制电路500和作为驱动电路的驱动信号生成电路400。在显示电路装置1000中，cpu 600对显示控制电路500供给输入图像数据da、控制信号以及命令数据dc0。在此，输入图像数据da包含规定应由各像素电路px显示的灰度的数据。例如，输入图像数据da也可以是以8比特规定应在各像素中显示的灰度的数字数据。另外，在控制信号中包含垂直同步信号vsync、水平同步信号hsync等同步信号。另外，命令数据dc0是用于设定驱动信号生成电路400的动作的数据，经由显示控制电路500输出到驱动信号生成电路400。驱动信号生成电路400根据所供给的命令数据dc0，实施例如显示的接通/断开、调的调整、驱动电源的设定、显示定时的设定等。此外，命令数据dc0也可以不经由显示控制电路500而从cpu 600直接供给至驱动信号生成电路400。在本实施方式中，cpu 600具备通过crc(cyclic redundancy check：循环冗余校验)来检测向驱动信号生成电路400供给的各种数据的错误的功能。另外，关于该错误检测功能的详细内容在后面叙述。
30.垂直同步信号vsync是指示垂直扫描期间的开始的同步信号，是在垂直扫描期间的开始具有1个脉冲的垂直起始脉冲信号。另外，水平同步信号hsync是指示水平扫描期间的开始的同步信号，是在水平扫描期间的开始具有1个脉冲的水平起始脉冲信号。
31.显示控制电路500基于从cpu 600供给的同步信号，产生各种控制信号，进行驱动信号生成电路400的控制。另外，显示控制电路500基于从cpu 600供给的输入图像数据da，生成表示应显示于电光面板10的图像的图像数据dp0，并向驱动信号生成电路400输出。
32.驱动信号生成电路400是进行生成对电光面板10进行驱动的驱动信号的信号生成处理的电路。驱动信号生成电路400基于从显示控制电路500输入的图像数据dp0和从cpu 600输入的命令数据dc0来生成驱动信号，将所生成的驱动信号供给至电光面板10，由此驱动电光面板10来显示图像。驱动信号生成电路400包括扫描线驱动电路100、数据线驱动电路200和电压供给电路300。
33.电压供给电路300是供给针对电光面板10的公共电极30的公共电压vcom、对扫描线驱动电路100的电源电压、对数据线驱动电路200的电源电压等各种电压作为驱动信号的电路。
34.扫描线驱动电路100是驱动电光面板10中的m条扫描线21的电路。显示控制电路500将从cpu 600接收到的垂直同步信号vsync和水平同步信号hsync提供给扫描线驱动电路100。扫描线驱动电路100每当被提供垂直同步信号vsync时，与水平同步信号hsync同步地依次选择m条扫描线21，将针对所选择的扫描线21的扫描信号g[i]设为有效电平。这里，i是从1到m的自然数。
[0035]
数据线驱动电路200是对电光面板10中的n条数据线22进行驱动的电路。显示控制电路500将从cpu 600接收到的垂直同步信号vsync和水平同步信号hsync提供给数据线驱动电路200。数据线驱动电路200每当被提供垂直同步信号vsync时，从显示控制电路500接收1帧的量的图像数据dp0。另外，数据线驱动电路200反复进行如下动作：在接收1帧的量的图像数据dp0的过程中，每当被提供水平同步信号hsync时，对构成1帧的量的图像数据dp0的m行量的图像数据中的1行的量的图像数据进行d/a转换，并作为模拟的数据信号vd[n]输出到n条数据线22。在此，n是从1到n的自然数。
[0036]
图2是设置于电光面板10的各像素电路px的电路图。如该图所示，各像素电路px包含液晶元件cl和写入晶体管tr。液晶元件cl包括公共电极30、像素电极24、以及设置在公共电极30与像素电极24之间的液晶25。在此，公共电极30与电光面板10上的所有像素的像素电极24对置。从电压供给电路300供给的公共电压vcom施加于该公共电极30。液晶元件cl的液晶25根据施加于液晶元件cl的电压，更准确而言，根据施加于公共电极30与像素电极24之间的电压，使其透射率变化。
[0037]
在本实施方式中，写入晶体管tr是栅极与扫描线21连接的n沟道晶体管，设置在液晶元件cl与数据线22之间，控制两者的电连接。即，控制使液晶元件cl与数据线22之间导通还是非导通。当作为驱动信号的扫描信号g[i]被设为有效电平时，第i行的各像素电路px中的写入晶体管tr同时转变为导通状态。
[0038]
在与像素电路px对应的扫描线21被选择、该像素电路px的写入晶体管tr被控制为导通状态的定时，从数据线22向该像素电路px供给作为驱动信号的数据信号vd[n]。其结果，该像素电路px的液晶25被设定为与数据信号vd[n]对应的透过率，因此与该像素电路px对应的像素显示与数据信号vd[n]对应的灰度。
[0039]
图3是示出第一实施方式的显示电路装置1000的结构的框图。此外，在该图中，驱动信号生成电路400所包含的扫描线驱动电路100以及电压供给电路300的图示被省略。
[0040]
cpu 600包括控制电路601。控制电路601向显示控制电路500发送输入图像数据da、垂直同步信号vsync以及水平同步信号hsync，并且经由显示控制电路500向驱动信号生成电路400发送命令数据dc0。关于控制电路601以外的结构，在后面叙述。
[0041]
显示控制电路500包括数据接收电路501、数据缓冲器502和数据发送电路503。数据接收电路501从cpu 600接收输入图像数据da，并存储于数据缓冲器502。数据发送电路503在每次产生垂直同步信号vsync时，从数据缓冲器502中取出1帧的量的图像数据，并作为表示电光面板10的显示对象的图像数据dp0而发送至驱动信号生成电路400。另外，显示控制电路500将垂直同步信号vsync以及水平同步信号hsync发送至驱动信号生成电路400。
[0042]
驱动信号生成电路400除了具备上述的扫描线驱动电路100、数据线驱动电路200以及电压供给电路300以外，还具有命令寄存器401、第一数据选择电路402、第一生成电路403以及第一发送电路404。此外，数据线驱动电路200具有图像数据接收电路201和数据信号生成电路202。每当产生垂直同步信号vsync时，图像数据接收电路201从显示控制电路500接收1帧的量的图像数据dp0。在电光面板10由m行n列的像素构成的情况下，该1帧的量的图像数据dp0是表示在与m条扫描线21的各扫描线21对应的各像素中显示的灰度的m行的量的图像数据。另外，1行的量的图像数据是表示使与1条扫描线21对应的n个像素显示的灰度的n个像素的量的图像数据。
[0043]
数据信号生成电路202与水平同步信号hsync同步地反复进行生成向n条数据线22输出的数据信号vd[n]的动作。进一步详述，每当产生水平同步信号hsync时，数据信号生成电路202对由图像数据接收电路201接收到的图像数据dp0中的最新的1行的量、即n个像素的量的图像数据进行d/a转换，生成向n条数据线22输出的数据信号vd[n]。
[0044]
命令寄存器401存储从控制电路601输入的命令数据dc0。驱动信号生成电路400根据被存储于命令寄存器401中的命令数据dc0而进行各种设定。
[0045]
向第一数据选择电路402输入图像数据接收电路201接收到的1帧的量的图像数据dp0、从控制电路601输出并存储于命令寄存器401之前的命令数据dc0、以及存储于命令寄存器401之后从命令寄存器401读出的命令数据dc0。
[0046]
另外，输入到第一数据选择电路402的图像数据dp0本来是与从数据缓冲器502读出的图像数据dp0相同的数据，但有时产生错误而不同，因此为了区分两者，以后将输入到第一数据选择电路402的图像数据dp0称为图像数据dp1。同样地，输入到第一数据选择电路402的命令数据dc0也是本来与从控制电路601输出的命令数据dc0相同的数据，但有时产生错误而不同。因此，为了区分它们，以下，将存储于命令寄存器401之前的命令数据dc0称为命令数据dc1，将从命令寄存器401读出的命令数据dc0称为命令数据dc2。第一数据选择电路402根据从产生垂直同步信号vsync起的经过时间来选择图像数据dp1、命令数据dc1以及命令数据dc2中的1个数据，并作为对象数据do1输出到第一生成电路403。命令数据dc1相当于第一命令数据，命令数据dc2相当于第二命令数据。另外，第一数据选择电路402相当于选择并输出命令数据dc1以及命令数据dc2中的一方的第一选择电路，并且相当于选择并输出命令数据dc1、dc2以及图像数据dp1中的任1个的第二选择电路。
[0047]
第一生成电路403根据从第一数据选择电路402输出的对象数据do1生成错误检测用的crc值即代码cdb。即，第一生成电路403在第一数据选择电路402选择了命令数据dc1的情况下，生成命令数据dc1的crc值作为代码cdb，在第一数据选择电路402选择了命令数据dc2的情况下，生成命令数据dc2的crc值作为代码cdb，在第一数据选择电路402选择了图像数据dp1的情况下，生成图像数据dp1的crc值作为代码cdb。另外，在第一生成电路403生成命令数据dc1、dc2的crc值时，所生成的代码cdb相当于第一crc值，在第一生成电路403生成图像数据dp1的crc值时，所生成的代码cdb相当于第二crc值。
[0048]
每当第一生成电路403生成代码cdb时，第一发送电路404将该代码cdb转换为作为串行比特串的代码cdc，并使构成该代码cdc的各比特与时钟clk0同步地发送至cpu 600。另外，代码cdc和时钟clk0也可以经由显示控制电路500发送到cpu 600。
[0049]
接着，返回到cpu 600的结构的说明。cpu 600除了控制电路601之外，还包括第二数据选择电路602、第一期待值生成电路603、第一接收电路604、第一错误检测电路605和错误信号发送电路606。在第二数据选择电路602中，从显示控制电路500的数据缓冲器502被输入作为发送对象的1帧的量的图像数据dp0，并且被输入向驱动信号生成电路400输出的命令数据dc0。第二数据选择电路602根据从产生垂直同步信号vsync起的经过时间，选择图像数据dp0以及命令数据dc0中的一方，并作为对象数据do2向第一期待值生成电路603输出。第二数据选择电路602相当于选择并输出命令数据dc0以及图像数据dp0中的一方的第三选择电路。
[0050]
第一期待值生成电路603根据从第二数据选择电路602输入的对象数据do2生成作
为crc值的代码cda。即，第一期待值生成电路603在第二数据选择电路602选择了命令数据dc0的情况下，生成命令数据dc0的crc值作为代码cda，在第二数据选择电路602选择了图像数据dp0的情况下，生成图像数据dp0的crc值作为代码cda。另外，在第一期待值生成电路603生成命令数据dc0的crc值时，生成的代码cda相当于第一crc期待值，在第一期待值生成电路603生成图像数据dp0的crc值时，生成的代码cda相当于第二crc期待值。
[0051]
第一接收电路604通过与时钟clk0同步地取入构成代码cdc的各比特来接收代码cdc，转换为作为并行数据的代码cdd并输出。第一接收电路604输出的代码cdd是对在驱动信号生成电路400内得到的代码cdb进行并行串行转换，进而进行串行并行转换而得到的，本来其内容应该与代码cdb一致。即，代码cdb以及代码cdd表示相同的crc值。此外，关于代码cdc，虽然数据的形态不同，但也是表示与代码cdb以及代码cdd相同的crc值的代码。
[0052]
在本实施方式中，第一期待值生成电路603生成代码cda的算法与第一生成电路403生成代码cdb的算法相同。因此，在用于生成代码cdb的数据与用于生成代码cda的数据相同的情况下，即，在驱动信号生成电路400无错误地接收到数据的情况下，代码cdb、cdd与代码cda一致。另一方面，在产生了驱动信号生成电路400的输入端子的异常、图像数据接收电路201的异常、从显示控制电路500到数据线驱动电路200的信号线的异常、命令寄存器401的异常等的情况下，代码cdb、cdd与代码cda不一致。
[0053]
第一错误检测电路605包括第一比较电路605a。第一比较电路605a对第一期待值生成电路603生成的代码cda和从第一接收电路604输出的代码cdd进行比较，根据该比较结果检测错误。更详细地说，第一比较电路605a根据在从第一接收电路604输出代码cdd的定时起经过了规定时间的定时产生的时钟clk1，对代码cda和代码cdd进行比较，在两者不一致的情况下输出错误信号err1。这样，第一比较电路605a将第一期待值生成电路603生成的命令数据dc0的crc值与从第一接收电路604输出的命令数据dc1、dc2的crc值进行比较，进而，将第一期待值生成电路603生成的图像数据dp0的crc值与从第一接收电路604输出的图像数据dp1的crc值进行比较。
[0054]
错误信号发送电路606基于由第一错误检测电路605生成的错误信号err1和关于驱动信号生成电路400生成的其他错误信号，生成综合错误信号err，并向控制电路601发送。在一个优选的方式中，错误信号发送电路606发送错误信号err1和其他错误信号的逻辑或作为综合错误信号err。在另一优选的方式中，错误信号发送电路606发送通过对错误信号err1和其他错误信号进行时间复用而获得的信号作为综合错误信号err。另外，在本实施方式中，省略其他错误信号的详细叙述。
[0055]
在控制电路601中，基于错误信号err，检测在驱动信号生成电路400等中产生的异常，执行与异常对应的处理。关于与该异常对应的处理，可以考虑各种方式，例如，也可以求出错误信号err的每单位时间的产生频度，在产生频度超过了规定的阈值的情况下，控制电路601进行将表示在驱动信号生成电路400中产生了异常的意思的错误消息显示于电光面板10的控制。通过这样，从而能够将驱动信号生成电路400的异常通知给用户，使其进行该电路的修理、更换等所需的作业。这样，控制电路601根据第一比较电路605a的比较结果等，控制显示电路装置1000的动作。
[0056]
图4是示出本实施方式的显示电路装置1000的动作的一例的时序图。以下，参照图3以及图4，对本实施方式的动作进行说明。
[0057]
在显示控制电路500中，每当产生负的脉冲即垂直同步信号vsync时，数据发送电路503从数据缓冲器502读出1帧的量的图像数据，作为图像数据dp0发送到数据线驱动电路200。另外，数据发送电路503在发送该1帧的量的图像数据dp0的期间，对数据线驱动电路200发送表示图像数据dp0有效的h电平的数据使能信号de。另外，在显示控制电路500中，每当产生垂直同步信号vsync时，从数据缓冲器502对cpu 600发送图像数据dp0。
[0058]
在cpu 600中，向第二数据选择电路602输入从控制电路601发送的命令数据dc0和从数据缓冲器502发送的图像数据dp0。第二数据选择电路602根据从产生垂直同步信号vsync起的经过时间，依次选择命令数据dc0和图像数据dp0，将选择出的数据作为对象数据do2向第一期待值生成电路603发送。第一期待值生成电路603根据所发送的对象数据do2依次生成代码cda。
[0059]
在图4所示的例子中，与第一个垂直同步信号vsync的产生同步地，由第二数据选择电路602选择图像数据dp0，由第一期待值生成电路603生成ffffh作为1帧的量的图像数据dp0的代码cda。之后，由第二数据选择电路602选择命令数据dc0，由第一期待值生成电路603生成000fh作为命令数据dc0的代码cda。在此，h表示16进制标记。另外，代码cda是16比特的并行数据。进而，与第二个垂直同步信号vsync的产生同步地，再次由第二数据选择电路602选择图像数据dp0，由第一期待值生成电路603生成0f0fh作为下一个1帧的量的图像数据dp0的代码cda。之后，由第二数据选择电路602选择命令数据dc0，由第一期待值生成电路603生成000fh作为命令数据dc0的代码cda。此后也重复上述动作。
[0060]
另外，在图4中，期间tec是第一期待值生成电路603生成命令数据dc0的crc值作为代码cda的期间。另外，期间tep是第一期待值生成电路603生成图像数据dp0的crc值作为代码cda的期间。
[0061]
在驱动信号生成电路400中，每当产生垂直同步信号vsync时，图像数据接收电路201在数据使能信号de为h电平的期间，接收从显示控制电路500发送来的1帧的量的图像数据dp0。另外，命令寄存器401从cpu 600经由显示控制电路500接收命令数据dc0。
[0062]
第一数据选择电路402根据从产生垂直同步信号vsync起的经过时间，依次选择来自图像数据接收电路201的图像数据dp1、存储于命令寄存器401之前的命令数据dc1、以及从命令寄存器401读出的命令数据dc2，并作为对象数据do1发送给第一生成电路403。第一生成电路403每当从第一数据选择电路402接收到对象数据do1时，生成代码cdb。与代码cda同样地，代码cdb是16比特的并行数据。
[0063]
每当第一生成电路403生成代码cdb时，第一发送电路404将代码cdb转换为16比特的串行比特串即代码cdc，并使该代码cdc的各比特与时钟clk0同步地发送到cpu 600。
[0064]
在图4所示的例子中，与第一个垂直同步信号vsync的产生同步地，由第一数据选择电路402选择命令数据dc1，由第一生成电路403生成000fh作为代码cdb。接着，由第一数据选择电路402选择图像数据dp1，由第一生成电路403生成ffffh作为1帧的量的图像数据dp1的代码cdb。之后，由第一数据选择电路402选择命令数据dc2，由第一生成电路403生成000fh作为代码cdb。同样地，与第二个垂直同步信号vsync的产生同步地，由第一数据选择电路402选择命令数据dc1，由第一生成电路403生成00ffh作为代码cdb。接着，由第一数据选择电路402选择图像数据dp1，由第一生成电路403生成0f0fh作为下一个1帧的量的图像数据dp1的代码cdb。之后，由第一数据选择电路402选择命令数据dc2，由第一生成电路403
生成000fh作为代码cdb。此后也重复上述动作。由第一生成电路403生成的代码cdb由第一发送电路404转换为作为串行比特串的代码cdc。
[0065]
此外，在图4中，期间toc1、toc2是第一生成电路403生成命令数据dc1、dc2的crc值作为代码cdb的期间。另外，期间top是第一生成电路403生成图像数据dp1的crc值作为代码cdb的期间。此外，期间toc1、toc2中的期间toc1是第一生成电路403生成被存储在命令寄存器401中之前的命令数据dc1的crc值作为代码cdb的期间，期间toc2是第一生成电路403生成已存储在命令寄存器401中的命令数据dc2的crc值作为代码cdb的期间。
[0066]
在cpu 600中，第一接收电路604通过与时钟clk0同步地取入构成代码cdc的各比特来接收代码cdc，并作为16比特的并行数据即代码cdd输出。该代码cdd与驱动信号生成电路400的第一生成电路403所生成的代码cdb对应。
[0067]
在图4所示的例子中，与第一个垂直同步信号vsync的产生同步地，从第一接收电路604输出作为命令数据dc1的crc值的000fh来作为代码cdd，接着，输出作为图像数据dp1的crc值的ffffh，接着，输出作为命令数据dc2的crc值的000fh。同样地，与第二个垂直同步信号vsync的产生同步地，从第一接收电路604输出作为命令数据dc1的crc值的00ffh作为代码cdd，接着，输出作为图像数据dp1的crc值的0f0fh，接着，输出作为命令数据dc2的crc值的000fh。此后也重复上述动作。
[0068]
第一错误检测电路605的第一比较电路605a通过被提供时钟clk1，对第一期待值生成电路603输出的代码cda和第一接收电路604输出的代码cdd进行比较，在两者不一致的情况下输出h电平的错误信号err1。
[0069]
在图4所示的例子中，第一比较电路605a在从输出命令数据dc1的代码cdd起的期间tcc1中，对命令数据dc0的代码cda与命令数据dc1的代码cdd进行比较，接着，在从输出图像数据dp1的代码cdd起的期间tcp中，对图像数据dp0的代码cda与图像数据dp1的代码cdd进行比较。进而，第一比较电路605a在从输出命令数据dc2的代码cdd起的期间tcc2，对命令数据dc0的代码cda和命令数据dc2的代码cdd进行比较。并且，在第二个期间tcc1的比较中，第一期待值生成电路603输出的代码cda为000fh，与此相对，第一接收电路604输出的代码cdd为00ffh，两者不一致，因此，第一比较电路605a输出h电平的错误信号err1。该错误信号err1的内容通过来自错误信号发送电路606的错误信号err被通知给控制电路601。这样，在本实施方式中，当在驱动信号生成电路400接收到的图像数据dp1以及命令数据dc1、dc2中产生错误时，该错误被通知给控制电路601，由控制电路601进行与错误的内容对应的控制。
[0070]
如以上说明的那样，根据本实施方式的显示电路装置1000，使用crc针对命令数据dc1、dc2检测错误，因此能够抑制由命令数据dc1、dc2的错误引起的误动作。
[0071]
另外，根据本实施方式的显示电路装置1000，对存储于命令寄存器401之前的命令数据dc1和已存储于命令寄存器401的命令数据dc2双方检测错误，因此能够区别地检测命令数据dc0到达命令寄存器401为止的路径的异常和命令寄存器401本身的异常。
[0072]
另外，根据本实施方式的显示电路装置1000，对于图像数据dp1也使用crc来检测错误，因此能够抑制由图像数据dp1的错误引起的显示的紊乱。
[0073]
另外，根据本实施方式的显示电路装置1000，使用共用的电路进行命令数据dc1、dc2的错误检测和图像数据dp1的错误检测，因此能够抑制电路的大型化。
[0074]
b.第二实施方式
[0075]
第二实施方式的显示电路装置1000与第一实施方式的不同之处在于，用于检测错误的结构不是cpu 600，而是显示控制电路500所具有的结构。
[0076]
图5是示出第二实施方式的显示电路装置1000的结构的框图。
[0077]
如图5所示，本实施方式的显示控制电路500除了数据接收电路501、数据缓冲器502、数据发送电路503之外，还具备第二数据选择电路504、第一期待值生成电路505、第一接收电路506、第一错误检测电路507以及错误信号发送电路508。它们分别具有与第一实施方式中的第二数据选择电路602、第一期待值生成电路603、第一接收电路604、第一错误检测电路605以及错误信号发送电路606相同的功能。另外，第一错误检测电路507包含第一比较电路507a，该第一比较电路507a具有与第一实施方式中的第一比较电路605a同样的功能。
[0078]
即使是这样的结构，也能够得到与第一实施方式相同的效果。
[0079]
c.第三实施方式
[0080]
第三实施方式的显示电路装置1000与第一实施方式同样，在cpu 600中具备用于检测错误的结构，但关于驱动信号生成电路400中的crc值的生成以及cpu 600中的错误的检测，图像数据dp1和命令数据dc1、dc2利用不同的电路这一点上与第一实施方式不同。
[0081]
图6是示出第三实施方式的显示电路装置1000的结构的框图。
[0082]
如图6所示，在本实施方式的驱动信号生成电路400中，除了第一实施方式中的命令寄存器401、第一数据选择电路402、第一生成电路403以及第一发送电路404之外，还具备第二生成电路413以及第二发送电路414。向第二生成电路413输入图像数据接收电路201接收到的图像数据dp1。第二生成电路413根据图像数据dp1生成错误检测用的crc值即代码cpb。每当第二生成电路413生成代码cpb时，第二发送电路414将该代码cpb转换为作为串行比特串的代码cpc，并使构成该代码cpc的各比特与时钟clk0p同步地发送至cpu 600。由第二生成电路413生成的代码cpb相当于第二crc值。
[0083]
另外，在本实施方式的第一数据选择电路402中，被输入存储于命令寄存器401之前的命令数据dc1和已存储于命令寄存器401并从命令寄存器401读出的命令数据dc2，不被输入图像数据dp1。然后，第一数据选择电路402根据从产生垂直同步信号vsync起的经过时间来选择命令数据dc1和命令数据dc2中的一方，并作为对象数据do1输出到第一生成电路403。第一生成电路403根据从第一数据选择电路402输出的对象数据do1生成错误检测用的crc值即代码ccb。每当第一生成电路403生成代码ccb时，第一发送电路404将该代码ccb转换为作为串行比特串的代码ccc，并使构成该代码ccc的各比特与时钟clk0c同步地向cpu 600发送。由第一生成电路403生成的代码ccb相当于第一crc值。
[0084]
在本实施方式的cpu 600中，除了上述的控制电路601、第一期待值生成电路603、第一接收电路604、第一错误检测电路605和错误信号发送电路606以外，还具备第二期待值生成电路613、第二接收电路614和第二错误检测电路615。另外，cpu 600不具备第二数据选择电路602。
[0085]
第二期待值生成电路613从数据缓冲器502取得1帧的量的图像数据dp0，生成作为crc值的代码cpa。第二接收电路614通过与时钟clk0p同步地取入构成代码cpc的各比特来接收代码cpc，转换为作为并行数据的代码cpd并输出。该代码cpd是对在驱动信号生成电路400内得到的代码cpb进行并行串行转换，进而进行串行并行转换而得到的，本来其内容应
该与代码cpb一致。另外，由第二期待值生成电路613生成的代码cpa相当于第二crc期待值。
[0086]
第二错误检测电路615包括第二比较电路615a。第二比较电路615a对第二期待值生成电路613生成的代码cpa和从第二接收电路614输出的代码cpd进行比较，根据该比较结果检测错误。更详细地说，第二比较电路615a根据在从第二接收电路614输出代码cpd的定时起经过了规定时间的定时产生的时钟clk1p，对代码cpa和代码cpd进行比较，在两者不一致的情况下输出错误信号err1p。
[0087]
另外，本实施方式的第一期待值生成电路603取得向驱动信号生成电路400输出的命令数据dc0，生成作为crc值的代码cca。代码cca相当于第一crc期待值。第一接收电路604通过与时钟clk0c同步地取入构成代码ccc的各比特来接收代码ccc，转换为作为并行数据的代码ccd并输出。该代码ccd是对在驱动信号生成电路400内得到的代码ccb进行并行串行转换，进而进行串行并行转换而得到的，本来其内容应该与代码ccb一致。
[0088]
第一错误检测电路605包括第一比较电路605a。第一比较电路605a对第一期待值生成电路603生成的代码cca和从第一接收电路604输出的代码ccd进行比较，根据该比较结果检测错误。更详细地说，第一比较电路605a根据在从第一接收电路604输出代码ccd的定时起经过了规定时间的定时产生的时钟clk1c，对代码cca和代码ccd进行比较，在两者不一致的情况下输出错误信号err1c。
[0089]
错误信号发送电路606基于由第一错误检测电路605生成的错误信号err1c、由第二错误检测电路615生成的错误信号err1p、以及关于驱动信号生成电路400生成的其他错误信号，生成综合错误信号err，并发送给控制电路601。控制电路601基于错误信号err，检测在驱动信号生成电路400等中产生的异常，执行与异常对应的处理。这样，控制电路601根据第一比较电路605a的比较结果以及第二比较电路615a的比较结果等，进行显示电路装置1000的动作的控制。
[0090]
即使是这样的结构，也能够得到与第一实施方式相同的效果。
[0091]
d.第四实施方式
[0092]
第四实施方式的显示电路装置1000与第三实施方式同样地，关于图像数据dp1和命令数据dc1、dc2利用不同的电路来进行crc值的生成以及错误的检测，但在显示控制电路500具备用于检测错误的结构这一点上与第三实施方式不同。
[0093]
图7是示出第四实施方式的显示电路装置1000的结构的框图。
[0094]
如图7所示，本实施方式的驱动信号生成电路400具有与第三实施方式的驱动信号生成电路400相同的结构。
[0095]
此外，本实施方式的显示控制电路500除了包括数据接收电路501、数据缓冲器502、数据发送电路503以外，还包括第一期待值生成电路505、第一接收电路506、第一错误检测电路507、错误信号发送电路508、第二期待值生成电路515、第二接收电路516以及第二错误检测电路517。它们分别具有与第三实施方式中的第一期待值生成电路603、第一接收电路604、第一错误检测电路605、错误信号发送电路606、第二期待值生成电路613、第二接收电路614以及第二错误检测电路615相同的功能。另外，第一错误检测电路507包括第一比较电路507a，第二错误检测电路517包括第二比较电路517a。并且，第一比较电路507a和第二比较电路517a分别具有与第三实施方式中的第一比较电路605a和第二比较电路615a相同的功能。
[0096]
即使是这样的结构，也能够得到与第一实施方式相同的效果。
[0097]
e.其他实施方式
[0098]
以上，对实施方式进行了说明，但也可以存在其他实施方式。例如如下所述。
[0099]
(1)在上述实施方式中，也可以是，关于驱动信号生成电路400中的crc值的生成，对于图像数据dp1和命令数据dc1、dc2使用共用的电路，另一方面，关于错误的检测，对图像数据dp1和命令数据dc1、dc2利用不同的电路。例如，在图8中示出了显示控制电路500具备检测图像数据dp1的错误的电路和检测命令数据dc1、dc2的错误的电路这双方的结构。另外，虽然省略了图示，但也可以是cpu 600具备检测图像数据dp1的错误的电路和检测命令数据dc1、dc2的错误的电路这双方的结构。另外，在图9中示出了显示控制电路500中具备检测图像数据dp1的错误的电路、cpu 600中具备检测命令数据dc1、dc2的错误的电路的结构。此外，虽然省略了图示，但也可以是，关于驱动信号生成电路400中的crc值的生成，对图像数据dp1和命令数据dc1、dc2利用不同的电路，另一方面，关于错误的检测，对图像数据dp1和命令数据dc1、dc2利用共用的电路。
[0100]
(2)在上述实施方式中，命令数据dc1的crc值和命令数据dc2的crc值由共用的第一生成电路403生成，由共用的第一发送电路404发送，但也可以构成为针对命令数据dc1和命令数据dc2分别具备生成电路和发送电路。如果在命令数据dc1、dc2和图像数据dp1利用不同的生成电路等的第三、第四实施方式中采用该结构，则不需要第一数据选择电路402。
[0101]
(3)在上述实施方式中，示出了能够检测命令数据dc1和命令数据dc2双方的错误的结构，但也可以设为仅能够检测任意一方的错误的结构。例如，在图10中示出了在第三实施方式的显示电路装置1000中仅能够检测从命令寄存器401读出的命令数据dc2的错误的结构。这样，如果在第三、第四实施方式中采用该结构，则不需要第一数据选择电路402。
[0102]
(4)在上述实施方式中，检测图像数据dp1的错误的结构不是必需的结构，只要是能够检测命令数据dc1、dc2的错误的结构即可。
[0103]
(5)在上述实施方式中，也可以是驱动信号生成电路400不将从控制电路601输入的命令数据dc0存储于命令寄存器401，而是基于输入的命令数据dc0进行各种设定的方式。在该情况下，不需要命令寄存器401。
[0104]
(6)在上述实施方式中，以1帧为单位根据图像数据dp0、dp1生成crc值，但生成crc值的图像数据dp0、dp1的单位是任意的，也可以以1行为单位根据图像数据dp0、dp1生成crc值。
[0105]
(7)在上述实施方式中，使第一期待值生成电路603生成代码cda的算法与第一生成电路403生成代码cdb的算法相同，第一比较电路605a通过对代码cda和与代码cdb对应的代码cdd进行比较来检测驱动信号生成电路400接收到的图像数据dp1、命令数据dc1、dc2的错误。但是，生成代码cda的算法和生成代码cdb的算法也可以不同。例如，也可以是，以生成绝对值与代码cda相同且符号相反的代码cdb的方式，确定生成代码cdb的算法。在该情况下，在第一错误检测电路605中，在代码cda和与代码cdb对应的代码cdd之和为0以外的数值的情况下，产生错误信号err1即可。这样，第一错误检测电路605只要基于代码cda和代码cdd来检测驱动信号生成电路400接收到的图像数据dp1、命令数据dc1、dc2的错误即可。
[0106]
(8)在上述实施方式中，作为电光面板10使用了液晶显示面板，但实施方式并不限定于此。例如，也能够应用于具备由oled(organic light-emitting diode；有机发光二极
管)等发光元件构成的显示面板、由电泳元件构成的显示面板等液晶显示面板以外的电光面板10的电光装置1。
[0107]
另外，通过适当组合上述第一～第四实施方式以及上述其他实施方式(1)～(8)，能够实现各种方式的显示电路装置1000。例如，也可以采用不进行图像数据dp1的错误的检测，并且不具备命令寄存器401、第一数据选择电路402以及第二数据选择电路504、602中的任意一个的方式。
[0108]
f.应用例
[0109]
以上的各方式所例示的电光装置1能够利用于各种电子设备。在图11至图14中，例示了采用电光装置1的电子设备的具体方式。
[0110]
图11是应用了与上述电光装置1相同结构的电光装置1r、1g、1b的投射型显示装置3100的示意图。投射型显示装置3100包含与不同的显示、具体而言与红、绿、蓝对应的3个电光装置1r、1g、1b。照明光学系统3101将来自照明装置3102的出射光中的红成分r提供给电光装置1r，将绿成分g提供给电光装置1g，将蓝成分b提供给电光装置1b。电光装置1r、1g、1b作为根据显示图像对从照明光学系统3101供给的单光进行调制的光调制器发挥功能。投射光学系统3103将来自电光装置1r、1g、1b的出射光合成并投射到投射面3104。观察者对投射到投射面3104的图像进行视觉辨认。
[0111]
图12是采用了电光装置1的可移动型的个人计算机3200的立体图。个人计算机3200具备显示各种图像的电光装置1和设置有电源开关3201、键盘3202的主体部3210。
[0112]
图13是示出应用了电光装置1的信息便携终端(pda：personal digital assistants，个人数字助理)3300的结构例的图。信息便携终端3300具有多个操作按钮3301和电源开关3302以及作为显示单元的电光装置1。当操作电源开关3302时，在电光装置1中显示住址簿、日程表这样的各种信息。
[0113]
此外，作为应用电光装置1的电子设备，除了图11至图13所例示的设备以外，还可以举出数字静态照相机、电视机、摄像机、电子记事本、电子纸、计算器、文字处理器、工作站、可视电话、pos(point of sale system：销售点系统)终端、打印机、扫描仪、复印机、视频播放器、具备触摸面板的设备等。
[0114]
图14是示出应用了电光装置1的移动体的结构例的图。移动体例如是具备发动机、马达等驱动机构、方向盘、舵等转向机构、各种电子设备并在地上、天空、海上移动的设备或装置。作为移动体，例如能够设想车、飞机、摩托车、船舶、或者机器人等。图14概要地示出了作为移动体的具体例的汽车3400。汽车3400具有车体3401、车轮3402。在汽车3400中组装有具备电光面板10和显示电路装置1000的电光装置1。显示电路装置1000例如可以包括ecu(电子控制单元)等。电光面板10例如是仪表盘等面板设备。显示电路装置1000生成用于向用户提示的图像，并将该图像显示在电光面板10上。例如将车速、燃料余量、行驶距离、各种装置的设定等信息显示为图像。

技术特征：

1.一种显示电路装置，其特征在于，具备处理装置、显示控制电路以及驱动电路，该驱动电路从所述处理装置被输入命令数据，并且从所述显示控制电路被输入图像数据，基于所述图像数据以及所述命令数据来驱动显示面板，所述驱动电路具有：第一生成电路，其生成作为从所述处理装置输入的所述命令数据的crc值的第一crc值；以及第一发送电路，其将所述第一crc值发送到所述处理装置，所述处理装置具有：第一期待值生成电路，其生成作为输入到所述驱动电路之前的所述命令数据的crc值的第一crc期待值；第一接收电路，其接收所述第一发送电路所发送的所述第一crc值；第一比较电路，其对所述第一期待值生成电路生成的所述第一crc期待值和所述第一接收电路接收到的所述第一crc值进行比较；以及控制电路，其进行基于所述第一比较电路对所述第一crc期待值与所述第一crc值的比较结果的控制。2.根据权利要求1所述的显示电路装置，其特征在于，所述驱动电路具有：命令寄存器，其存储从所述处理装置输入的所述命令数据；以及第一选择电路，其选择作为存储于所述命令寄存器之前的命令数据的第一命令数据和作为已存储于所述命令寄存器的命令数据的第二命令数据中的一方并输出，所述第一生成电路在所述第一选择电路选择了所述第一命令数据的情况下，生成所述第一命令数据的crc值作为所述第一crc值，在所述第一选择电路选择了所述第二命令数据的情况下，生成所述第二命令数据的crc值作为所述第一crc值。3.根据权利要求1或2所述的显示电路装置，其特征在于，所述驱动电路具有：第二生成电路，其生成作为从所述显示控制电路输入的所述图像数据的crc值的第二crc值；以及第二发送电路，其将所述第二crc值发送到所述处理装置，所述处理装置具有：第二期待值生成电路，其从所述显示控制电路被输入所述图像数据，生成作为所述图像数据的crc值的第二crc期待值；第二接收电路，其接收所述第二发送电路发送的所述第二crc值；以及第二比较电路，其对由所述第二期待值生成电路生成的所述第二crc期待值与由所述第二接收电路接收到的所述第二crc值进行比较，所述控制电路进行基于所述第二比较电路对所述第二crc期待值与所述第二crc值的比较结果的控制。4.根据权利要求1或2所述的显示电路装置，其特征在于，所述驱动电路具有第二选择电路，其选择从所述处理装置输入的所述命令数据和从所述显示控制电路输入的所述图像数据中的一方并输出，
所述处理装置具有第三选择电路，其选择被输入到所述驱动电路之前的所述命令数据以及从所述显示控制电路输入的所述图像数据中的一方并输出，所述第一生成电路在所述第二选择电路选择了所述命令数据的情况下，生成作为从所述第二选择电路输出的所述命令数据的crc值的所述第一crc值，在所述第二选择电路选择了所述图像数据的情况下，生成作为从所述第二选择电路输出的所述图像数据的crc值的第二crc值，所述第一发送电路将所述第一crc值或所述第二crc值发送到所述处理装置，所述第一接收电路接收由所述第一发送电路发送的所述第一crc值或所述第二crc值，所述第一期待值生成电路在所述第三选择电路选择了所述命令数据的情况下，生成作为从所述第三选择电路输出的所述命令数据的crc值的所述第一crc期待值，在所述第三选择电路选择了所述图像数据的情况下，生成作为从所述第三选择电路输出的所述图像数据的crc值的第二crc期待值，所述第一比较电路对所述第一期待值生成电路生成的所述第一crc期待值与所述第一接收电路接收到的所述第一crc值进行比较，并且，对所述第一期待值生成电路生成的所述第二crc期待值与所述第一接收电路接收到的所述第二crc值进行比较，所述控制电路进行基于所述第一比较电路对所述第一crc期待值与所述第一crc值的比较结果、以及对所述第二crc期待值与所述第二crc值的比较结果的控制。5.一种显示电路装置，其特征在于，具备处理装置、显示控制电路以及驱动电路，该驱动电路从所述处理装置被输入命令数据，并且从所述显示控制电路被输入图像数据，基于所述图像数据以及所述命令数据来驱动显示面板，所述驱动电路具有：第一生成电路，其生成作为从所述处理装置输入的所述命令数据的crc值的第一crc值；以及第一发送电路，其将所述第一crc值发送到所述显示控制电路，所述显示控制电路具有：第一期待值生成电路，其生成作为输入到所述驱动电路之前的所述命令数据的crc值的第一crc期待值；第一接收电路，其接收所述第一发送电路发送的所述第一crc值；以及第一比较电路，其对由所述第一期待值生成电路生成的所述第一crc期待值与由所述第一接收电路接收到的所述第一crc值进行比较，所述处理装置具有控制电路，该控制电路进行基于所述第一比较电路对所述第一crc期待值与所述第一crc值的比较结果的控制。6.根据权利要求5所述的显示电路装置，其特征在于，所述驱动电路具有：命令寄存器，其存储从所述处理装置输入的所述命令数据；以及第一选择电路，其选择作为存储于所述命令寄存器之前的命令数据的第一命令数据和作为已存储于所述命令寄存器的命令数据的第二命令数据中的一方并输出，所述第一生成电路在所述第一选择电路选择了所述第一命令数据的情况下，生成所述第一命令数据的crc值作为所述第一crc值，在所述第一选择电路选择了所述第二命令数据
的情况下，生成所述第二命令数据的crc值作为所述第一crc值。7.根据权利要求5或6所述的显示电路装置，其特征在于，所述驱动电路具有：第二生成电路，其生成作为从所述显示控制电路输入的所述图像数据的crc值的第二crc值；以及第二发送电路，其将所述第二crc值发送到所述显示控制电路，所述显示控制电路具有：第二期待值生成电路，其生成作为向所述驱动电路输出的所述图像数据的crc值的第二crc期待值；第二接收电路，其接收所述第二发送电路发送的所述第二crc值；以及第二比较电路，其对由所述第二期待值生成电路生成的所述第二crc期待值与由所述第二接收电路接收到的所述第二crc值进行比较，所述控制电路进行基于所述第二比较电路对所述第二crc期待值与所述第二crc值的比较结果的控制。8.根据权利要求5或6所述的显示电路装置，其特征在于，所述驱动电路具有第二选择电路，其选择从所述处理装置输入的所述命令数据和从所述显示控制电路输入的所述图像数据中的一方并输出，所述显示控制电路具有第三选择电路，其选择被输入到所述驱动电路之前的所述命令数据和输出到所述驱动电路的所述图像数据中的一方并输出，所述第一生成电路在所述第二选择电路选择了所述命令数据的情况下，生成作为从所述第二选择电路输出的所述命令数据的crc值的所述第一crc值，在所述第二选择电路选择了所述图像数据的情况下，生成作为从所述第二选择电路输出的所述图像数据的crc值的第二crc值，所述第一发送电路将所述第一crc值或所述第二crc值发送到所述显示控制电路，所述第一接收电路接收由所述第一发送电路发送的所述第一crc值或所述第二crc值，所述第一期待值生成电路在所述第三选择电路选择了所述命令数据的情况下，生成作为从所述第三选择电路输出的所述命令数据的crc值的所述第一crc期待值，在所述第三选择电路选择了所述图像数据的情况下，生成作为从所述第三选择电路输出的所述图像数据的crc值的第二crc期待值，所述第一比较电路对所述第一期待值生成电路生成的所述第一crc期待值与所述第一接收电路接收到的所述第一crc值进行比较，并且，对所述第一期待值生成电路生成的所述第二crc期待值与所述第一接收电路接收到的所述第二crc值进行比较，所述控制电路进行基于所述第一比较电路对所述第一crc期待值与所述第一crc值的比较结果、以及对所述第二crc期待值与所述第二crc值的比较结果的控制。9.一种显示装置，其特征在于，该显示装置具有权利要求1～8中的任一项所述的显示电路装置以及所述显示面板。10.一种电子设备，其具备权利要求9所述的显示装置。

技术总结

提供显示电路装置、显示装置以及电子设备。显示电路装置具备CPU、显示控制电路以及驱动信号生成电路。驱动信号生成电路具有：生成电路，其生成作为从CPU输入的命令数据的CRC值的第一CRC值；发送电路，其将第一CRC值发送至CPU。CPU具有：期待值生成电路，其生成作为被输入至驱动信号生成电路之前的命令数据的CRC值的第二CRC值；接收电路，其接收第一CRC值；比较电路，其对第一CRC值和第二CRC值进行比较；以及控制电路，其进行基于比较电路的比较结果的控制。控制。控制。