低成本嵌入式集成电路管芯的制作方法

1.本公开涉及集成电路(ic)设备和组件。更具体地，本公开涉及在此类设备和组件中使用的低成本嵌入式管芯。

背景技术：

2.当不需要电连接，并且因此不需要焊点(solder joint)时，在没有用于将管芯连接到支撑表面的焊点的情况下，在封装工艺期间限制管芯的横向运动是有挑战性的。一种解决方案是对非tsv管芯(即，不包括穿衬底(例如，穿硅)过孔(tsv)的管芯，其中可以在一侧或两侧上形成到tsv的电连接)使用管芯附接膜(daf)安装解决方案，同时利用基于晶圆级封装热压接合(tcb)技术的有源管芯的焊点。
附图说明
3.根据结合附图的以下具体实施方式，将容易理解实施例。为了便于描述，相同的附图标记表示相同的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
4.图1是根据本公开的一些实施例的包括具有嵌入式tsv和非tsv管芯的基础复合体的示例性ic封装的示意性截面图。
5.图2是根据本公开的一些实施例的包括具有嵌入式tsv和非tsv管芯的基础复合体的另一示例性ic封装的示意性截面图。
6.图3是根据本公开的一些实施例的包括具有嵌入式tsv和非tsv管芯的基础复合体的另一示例性ic封装的示意性截面图。
7.图4示出了根据本公开的一些实施例的被配置用于在顶部管芯最后(tdl，top die last)封装组装工艺中进行正面到正面(f2f，front-to-front)连接的示例性非tsv管芯的各种实施例的示意性截面图。
8.图5示出了根据本公开的一些实施例的被配置用于在tdl封装组装工艺中进行正面到背面(f2b，front-to-back)连接的示例性非tsv管芯的各种实施例的示意性截面图。
9.图6示出了根据本公开的一些实施例的被配置用于在顶部管芯首先(tdf，top die first)封装组装工艺中进行f2f连接的示例性非tsv管芯的各种实施例的示意性截面图。
10.图7示出了根据本公开的一些实施例的被配置用于在tdf封装组装工艺中进行f2b连接的示例性非tsv管芯的各种实施例的示意性截面图。
11.图8a-8e是根据本公开的一些实施例的用于制造非tsv管芯的示例性工艺中的各个阶段的示意性截面图。
12.图9是根据本公开的一些实施例的可以包括一个或多个部件的设备封装的截面图。
13.图10是根据本公开的一些实施例的可以包括一个或多个部件的设备组件的截面侧视图。
14.图11是根据本公开的一些实施例的可以包括一个或多个部件的示例性计算设备
的框图。
具体实施方式
15.概述
16.为了说明本文描述的实施例，理解在ic结构的封装期间可能起作用的现象是重要的。以下基本信息可以被视为可以适当地解释本公开的基础。提供这样的信息仅用于解释的目的，并且因此不应以任何方式解释为限制本公开及其潜在应用的广泛范围。
17.目前，在某些mcp架构中，使用tsv对准标记在管芯上实现焊点，tsv对准标记使得封装侧凸块(psb)(或管芯到封装支持(dtps)凸块)场与硅互连凸块(sib)(或管芯到管芯(dtd)凸块)场之间能够直接相关。在这种情况下，sib场直接定义了与顶部管芯的互连位置。替代地，可以将不需要tsv的管芯固定在具有daf的封装支撑结构中的腔体中，与焊点相反，管芯运动受腔体尺寸和味之素内建膜(abf)层压的限制。
18.在本公开的一个方面中，示例性微电子组件包括：支撑结构、在支撑结构上方的中介层、在中介层中的第一管芯、包括tsv的第一管芯、以及在中介层中的第二管芯，该第二管芯缺乏tsv。在第一管芯的第一面上的dtps互连场与第二管芯的第一面上的dtps互连场基本相同，dtps互连场包括用于将第一管芯和第二管芯连接到支撑结构的多个dtps互连。在第一管芯的第二面上的dtd互连场与第二管芯的第二面上的dtd互连场基本相同，dtd互连场包括多个dtd互连。
19.如本文所用，术语“绝缘材料”是指基本上不导电的固体材料(和/或在如本文所述的处理之后固化的液体材料)。作为示例而非限制，它们可以包括有机聚合物和塑料，以及无机材料(例如，离子晶体、瓷器、玻璃、硅和氧化铝或其组合。它们可以包括电介质材料、高极化率材料和/或压电材料。在不脱离本公开的范围的情况下，它们可以是透明的或不透明的。绝缘材料的其他示例是用于封装应用的底部填充物和模制物或类似模制物的材料，包括例如用于有机中介层、封装支撑件和其他此类部件的材料。
20.本公开的结构、组件、封装、方法、设备和系统中的每一个可以具有若干创新方面，其中没有单一方面单独负责本文所公开的所有期望属性。在以下描述和附图中阐述了本说明书中描述的主题的一个或多个实施方式的细节。
21.在以下具体实施方式中，可以使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。例如，术语“连接”表示在没有任何中间设备的情况下被连接的事物之间的直接连接(其可以是机械、电和/或热连接中的一个或多个)，而术语“耦合”表示被连接的事物之间的直接连接，或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”表示一个或多个无源和/或有源部件，它们被布置为彼此合作以提供期望的功能。术语“基本上”、“接近”、“近似”、“附近”和“大约”通常是指基于如本文所述或如本领域已知的特定值的上下文在目标值的+/-20％内(例如，在目标值的+/-5％或10％内)。类似地，指示各种元件的取向的术语(例如“共面”、“垂直”、“正交”、“平行”或元件之间的任何其他角度)通常是指基于如本文所述或如本领域中已知的特定值的上下文在目标值的+/-5-20％内。
22.如本文所用，术语“之上”、“下”、“之间”和“上”是指一个材料层或部件相对于其他层或部件的相对位置。例如，设置在另一层之上或下的一层可以直接与另一层接触，或者可
以具有一个或多个中间层。此外，设置在两层之间的一层可以直接与两层中的一层或两层接触，或者可以具有一个或多个中间层。相反，被描述为在第二层“上”的第一层是指与该第二层直接接触的层。类似地，除非明确地另外说明，否则设置在两个特征之间的一个特征可以与相邻特征直接接触，或者可以具有一个或多个中间层。另外，如本文所用的术语“设置”是指位置、定位、放置和/或布置，而不是指任何特定的形成方法。
23.出于本公开的目的，短语“a和/或b”表示(a)、(b)或(a和b)。出于本公开的目的，短语“a、b和/或c”表示(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。当参考测量范围使用时，术语“之间”包括测量范围的端点。当在本文中所用时，符号“a/b/c”表示(a)、(b)和/或(c)。
24.本说明书使用短语“在实施例中(in an embodiment或in embodiments)，其可以各自指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。本公开可以使用基于透视的描述，例如“上方”、“下方”、“顶部”、“底部”和“侧面”；这样的描述用于方便讨论，并且并非旨在限制所公开的实施例的应用。附图不一定是按比例绘制的。除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示正在引用类似对象的不同实例，并且并非旨在暗示如此描述的对象必须在时间上、空间上、在排序上或以任何其他方式处于给定序列中。
25.在以下具体实施方式中，参考形成其一部分的附图，并且在附图中通过说明示出了可以实践的实施例。应当理解，可以利用其他实施例，并且可以在不脱离本公开的范围的情况下进行结构或逻辑改变。因此，以下具体实施方式不应被理解为限制性的。
26.在附图中，相同的附图标记指代所示的相同或类似的元件/材料，使得除非另有说明，在附图之一的上下文中提供的具有给定附图标记的元件/材料的解释可应用于其中可以示出具有相同附图标记的元件/材料的其他附图。此外，在附图中，本文所述的各种设备和组件的示例结构的一些示意图可以用精确的直角和直线示出，但是应当理解，这些示意图可能不反映现实工艺限制，这可能导致当使用例如合适的表征工具的图像(例如扫描电子显微镜(sem)图像、透射电子显微镜(tem)图像或非接触式轮廓曲线仪)检查本文所述的任何结构时，特征看起来不是那么“理想”。在真实结构的这种图像中，可能的处理缺陷和/或表面缺陷可能也是可见的，所述缺陷例如表面粗糙度、曲率或轮廓偏差、凹坑或划痕、材料的不完全直的边缘、锥形过孔或其他开口、拐角的无意倒圆角或不同材料层的厚度变化、(一个或多个)结晶区域内的偶然的螺旋、边缘或组合位错、和/或单个原子或原子簇的偶然位错缺陷。可能存在此处未列出的但在设备制造和/或封装领域内常见的其他缺陷。
27.在附图中，出于说明性目的呈现了结构和部件的特定数量和布置，并且在各种实施例中可以呈现此类结构和部件的任何期望数量或布置。此外，图中所示的结构可以根据材料特性、制造工艺和操作条件而采用任何合适的形式或形状。
28.可以以最有助于理解所要求保护的主题的方式依次将各种操作描述为多个分立的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作可以不以所呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在附加实施例中，可以执行各种附加操作，和/或可以省略所描述的操作。
29.示例性实施例
30.图1是根据本公开的一些实施例的封装100的示意性截面图。如图1所示，封装100
可以包括一个或多个ic管芯(如图1中管芯102所示)，其中每个管芯可以包括电子设备，例如包括但不限于处理单元(xpu)、电子集成电路(eic)和存储器。管芯102可以包括半导体材料，包括例如n型材料或p型材料。管芯102可以包括例如使用体硅(或其他体半导体材料)或绝缘体上半导体(soi，例如绝缘体上硅)结构形成的晶体衬底。在一些实施例中，可以使用替代材料形成管芯102，替代材料可以与硅结合或可以不与硅结合，替代材料包括但不限于铌锂、磷化铟、二氧化硅、锗、硅锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铝镓、砷化铝、砷化铟铝、锑化铝铟、砷化铟镓、氮化镓、氮化铟镓、氮化铝铟或锑化镓，或iii-n或iv族材料的其他组合。在一些实施例中，管芯102可以包括非晶材料，例如聚合物。在一些实施例中，管芯102可以是异质的，包括载体材料(例如玻璃或碳化硅)作为具有薄半导体层的衬底，在该薄半导体层之上是管芯102的有源侧。虽然本文描述了用于管芯102的材料的几个示例，但可以用作可以在其上构建如本文所述的ic电路和结构(如管芯102)的基础的任何材料或结构都落入本公开的精神和范围内。
31.在所示实施例中，管芯102可以通过互连104电耦合到中介层108中的一个或多个其他管芯，该一个或多个其他管芯在图1中由包括tsv的管芯106a和没有tsv的管芯106b表示。为了容易地将管芯102与其他管芯106a、106b区分开，管芯102在本文中可以被称为“顶部管芯”，或替代地称为“第二级管芯”；而管芯106a、106b在本文中可以被称为“嵌入式管芯”，或者替代地称为“第一级管芯”。互连104可以包括实现顶部管芯102与嵌入式管芯106a、106b之间的电耦合的dtd互连以及相关联的导电迹线、平面、过孔、再分布层(rdl)和焊盘。注意，互连的一些部件部分在图1中示出，但没有单独标记，以免使附图杂乱。在一些实施例中，互连104可以包括倒装芯片互连，倒装芯片互连使得封装100与使用常规引线接合技术可以实现的相比，能够具有更小的占用面积(footprint)和更高的管芯-封装-封装支持连接密度，在常规引线接合技术中顶部管芯102与嵌入式管芯106a、106b之间的导电触点位于顶部管芯102和/或嵌入式管芯106a、106b的外围。例如，具有边长为n的正方形形状的顶部管芯102中的一个能够形成4n个引线接合互连，而n2倒装芯片互连利用顶部管芯102的整个“全场”表面积。在高密度配置中实施互连104，可以使封装100相对于使用引线接合具有低得多的寄生电感，这可以导致提高在顶部管芯102与嵌入式管芯106a、106b之间的高速信号的信号完整性。
32.另外，通过将顶部管芯102与嵌入式管芯106a、106b共同封装，在高密度配置中使用互连104，可以通过将电信令限制到封装内距离来降低输入/输出功率，同时还降低了成本和信号丢失(以及其他优点)。三维(3d)堆叠架构可以将数据传输的功率要求降低到例如2-3微微焦/位。高密度配置还可以实现顶部管芯102中的电磁信号的串行化，进一步允许与嵌入式管芯106a、106b的更少数量的电互连。在一些示例性实施例中，互连104可以形成有大约18与36微米之间的高密度间距。在示例性实施例中，互连104可以形成有25微米的高密度间距。
33.在一些实施例中，嵌入式管芯106a、106b中的一个或多个可以包括被配置为与顶部管芯102中的一个或多个电集成以实现封装100的预期功能的ic。例如，嵌入式管芯106a、106b可以是专用ic(asic)，例如在光通信系统中使用的开关电路或驱动器/接收器电路。在一些实施例中，嵌入式管芯106a、106b中的一个或多个可以包括桥接电路，例如，包括嵌入式多管芯互连桥，该嵌入式多管芯互连桥具有在半导体衬底上/中的适当的电路装置，以便
以硅互连速度与小占用面积连接，作为特定封装架构的一部分。在一些实施例中，嵌入式管芯106a、106b中的一个或多个可以包括有源部件，有源部件包括一个或多个晶体管、电压转换器、跨阻抗放大器(tia)、时钟和数据恢复(cdr)部件、微控制器等。在一些实施例中，嵌入式管芯106a、106b中的一个或多个可以包括无源电路装置，该无源电路装置足以在没有任何有源部件的情况下实现到顶部管芯102和封装100中的其他部件的互连。在一些实施例中，嵌入式管芯106a、106b中的一个或多个可以在顶部管芯102的大部分区域下延伸；在其他实施例中，嵌入式管芯106a、106b中的一个或多个可以沿着一个或多个边缘与顶部管芯102重叠。在各种实施例中，嵌入式管芯106a、106b中的一个或多个和顶部管芯102可以充分重叠，以使得能够以期望的间距和互连数量来设置互连104，从而使得封装100能够适当地起作用。
34.在各种实施例中，中介层108可以包括任何合适的绝缘材料，例如有机材料，例如具有填充物的聚合物。在一些实施例中(例如，如图1所示)，中介层108可以由在顶表面和底表面上具有金属化电路装置的单个层形成。在其他实施例中，中介层108可以包括多个层，在层之间具有金属化电路装置。如图所示的3d架构可以允许封装100的总体占用面积更小。
35.包括dtps互连的互连110和相关联的导电迹线、平面、过孔、rdl和焊盘可以提供在嵌入式管芯106a、106b与封装支撑件112之间的电耦合。嵌入式管芯106a、106b可以替代地使用用于将ic电和/或物理耦合到封装支撑件的其他方式(例如，使用daf)耦合到封装支撑件112。在各种实施例中，封装支撑件112可以包括具有金属化的单层或多层绝缘材料，金属化包括在绝缘材料内和/或表面上的平面、迹线、过孔和无源部件(例如，电感器、电容器)。封装支撑件112可以包括陶瓷(例如，氧化铝)和/或有机材料(例如，基于环氧树脂的fr4、基于树脂的双马来酰亚胺三嗪(bt)或聚酰亚胺)，并且可以以包括刚性和带状物(tape)的各种形式形成。封装支撑件112可以提供机械基底支撑和适当的接口，以电访问封装100中的部件。包括dtps互连的互连116以及相关联的导电迹线、平面、过孔、rdl、铜柱和焊盘可以提供在顶部管芯102与封装支撑件112之间的电耦合。
36.互连110和116可以包括任何合适的互连，包括具有对应金属化、焊盘和过孔的倒装芯片和球栅阵列(bga)，包括穿过嵌入式管芯106a的tsv或穿孔过孔，穿孔过孔也称为穿过中介层108的穿模制物过孔(tmv)。注意，图中所示的各种互连的形状仅用于说明目的，并且不应解释为限制。例如，互连104、110和/或116的形状可以由在焊料回流期间发生的自然工艺产生。形状可以取决于液体状态下的材料粘度、处理温度、表面张力、毛细作用和超出本公开范围的其他机制。互连104、110和116可以实现特定封装架构，该特定封装架构在顶部管芯102与嵌入式管芯106a、106b之间实现低功率、低损耗、高速电信号。这种封装架构允许ic芯片水平或垂直地彼此通信，从而允许封装100的占用面积更小、速度更快并且降低功耗。
37.应当认识到，可以在封装100中提供一级或多级底部填充物和/或阻焊剂(例如，有机聚合物材料，例如苯并三唑、咪唑、聚酰亚胺或环氧树脂)，并且为了避免附图的杂乱而不对其进行标记。在各种实施例中，底部填充物的级别可以包括相同或不同的绝缘材料。在一些实施例中，底部填充物的级别可以包括具有氧化硅颗粒的热固性环氧树脂；在一些实施例中，底部填充物的级别可以包括可以执行底部填充功能的任何合适的材料，底部填充功能例如支撑管芯和减少互连上的热应力。在一些实施例中，底部填充材料的选择可以基于
设计考虑，例如形状因子、尺寸、应力、操作条件等。在其他实施例中，底部填充材料的选择可以基于材料特性和处理条件，例如固化温度、玻璃转化温度、粘度和耐化学性等因素。在一些实施例中，底部填充材料的选择可以基于设计和处理考虑两者。在一些实施例中，阻焊剂可以是包括可光成像聚合物的液体或干膜材料。在一些实施例中，阻焊剂可以是不可光成像的。
38.顶部管芯102可以被模制物130密封。在一些实施例中，模制物130可以延伸到顶部管芯102的远离中介层的表面，而不在这些表面上重叠，由此暴露顶部管芯102以直接连接散热器、识别标记物等。在一些实施例中，模制物130可以覆盖顶部管芯102的远离中介层108的表面。
39.虽然为了不使附图杂乱而在所有当前的图示中没有具体示出，但是当描述dtd或dtps互连时，第一ic(或管芯)的表面可以包括第一组导电触点，并且第二ic(或管芯)或封装支撑件的表面可以包括第二组电触点。然后，第一组的一个或多个导电触点可以通过dtd或dtps互连而电和机械耦合到第二组中的一些导电触点。在一些实施例中，dtd互连的间距可以与dtps互连的间距不同，尽管在其他实施例中，这些间距可以基本上相同。在一些实施例中，本文公开的dtps互连可以具有大约80微米与300微米之间的间距，而本文公开的dtd互连可以具有大约7微米与36微米之间的间距。在示例性实施例中，一些dtd互连具有25微米的间距。
40.本文公开的dtps互连可以采用任何合适的形式。在一些实施例中，一组dtps互连可以包括焊料(例如，经受热回流以形成dtps互连的焊料凸块或焊料球)。包括焊料的dtps互连可以包括任何适当的焊料材料，例如铅/锡、锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、锡/镍/铜、锡/铋/铜、锡/铟/铜、锡/锌/铟/铋、或其他合金。在一些实施例中，一组dtps互连可以包括各向异性导电材料，例如各向异性导电膜或各向异性导电膏。各向异性导电材料可以包括分散在非导电材料中的导电材料。在一些实施例中，各向异性导电材料可以包括嵌入在粘结剂或热固性粘合膜(例如，热固性联苯型环氧树脂或基于丙烯酸的材料)中的微观导电颗粒。在一些实施例中，导电颗粒可以包括聚合物和/或一种或多种金属(例如，镍或金)。例如，导电颗粒可以包括进而涂覆有聚合物的镍涂覆的金或银涂覆的铜。在另一示例中，导电颗粒可以包括镍。当未压缩各向异性导电材料时，从材料的一侧到另一侧可能没有导电路径。然而，当充分压缩各向异性导电材料时(例如，通过各向异性导电材料的任一侧上的导电触点)，压缩区域附近的导电材料可以彼此接触，以便在压缩区域中形成从膜的一侧到另一侧的导电路径。
41.本文公开的dtd互连可以采用任何合适的形式。在一些实施例中，如本文描述的dtd互连中的一些或全部可以是金属到金属互连(例如，铜到铜互连，或电镀互连)。在这样实施例中，dtd互连的任一侧上的导电触点可以接合在一起(例如，在升高的压力和/或温度下)，而不使用中间焊料或各向异性导电材料。在一些实施例中，可以在金属到金属互连中使用焊料的薄盖层以适应平面性，并且该焊料可以在处理期间变成金属间化合物。在利用混合接合的一些金属到金属互连中，电介质材料(例如，氧化硅、氮化硅、碳化硅或有机层)可以存在于接合在一起的金属之间(例如，在提供相关联的导电触点的铜焊盘或柱之间)。在一些实施例中，dtd互连的一侧可以包括金属柱(例如，铜柱)，并且dtd互连的另一侧可以包括凹入电介质中的金属触点(例如，铜触点)。在一些实施例中，金属到金属互连(例如，铜
到铜互连)可以包括贵金属(例如，金)或其氧化物导电的金属(例如，银)。在一些实施例中，金属到金属互连可以包括可以具有降低的熔点的金属纳米结构(例如，纳米棒)。金属到金属互连能够比其他类型的互连可靠地传导更高的电流；例如，当电流流动时，一些焊料互连可形成脆性金属间化合物，并且可以限制通过这种互连提供的最大电流以减轻机械故障障。
42.在一些实施例中，一组dtd互连的任一侧上的ic可以是未封装的管芯，和/或dtd互连可以包括通过焊料附接到相应导电触点的小导电凸块或导电柱(例如，铜凸块或铜柱)。在一些实施例中，dtd互连中的一些或全部可以是焊料互连，该焊料互连包括熔点比包括在dtps互连中的一些或全部中的焊料更高的焊料。例如，当在形成dtps互连之前形成dtd互连时，基于焊料的dtd互连可以使用较高温度的焊料(例如，具有高于200摄氏度的熔点)，而dtps互连可以使用较低温度的焊料(例如，具有低于200摄氏度的熔点)。在一些实施例中，较高温度的焊料可以包括锡；锡和金；或锡、银和铜(例如，96.5％锡、3％银和0.5％铜)。在一些实施例中，较低温度的焊料可以包括锡和铋(例如，共晶锡铋)或者锡、银和铋。在一些实施例中，较低温度的焊料可以包括铟、铟和锡、或镓。
43.在一些实施例中，一组dtd互连可以包括焊料。包括焊料的dtd互连可以包括任何适当的焊料材料，例如上面针对dtps互连讨论的任何材料。在一些实施例中，一组dtd互连可以包括各向异性导电材料，例如上面针对dtps互连讨论的任何材料。在一些实施例中，dtd互连可以用作数据传输通道，而dtps互连可以用于电源线和地线等。
44.在本文描述的封装中，dtd互连中的一些或全部可以具有比dtps互连更精细的间距。在一些实施例中，dtd互连可能具有过于精细的间距以至于不能直接耦合到封装衬底(例如，过于精细以至于不能用作dtps互连)。由于在一组dtd互连的任一侧上的不同管芯中的材料的相似性大于在一组dtps互连的任一侧上的管芯与封装支撑件之间的相似性，所以dtd互连可以具有比dtps互连更小的间距。特别地，由于在操作期间生成的热量(以及在各种制造操作期间施加的热量)，ic和封装支撑件的材料成分的差异可能导致ic和封装支撑件的不同膨胀和收缩。为了减轻由这种有差异的膨胀和收缩引起的损坏(例如，破裂、焊料桥接等)，如本文所述的任何封装中的dtps互连可以形成为比dtd互连更大并且更远地分开，由于dtd互连的任一侧上的管芯对的更大的材料相似性，dtps互连可以经历更少的热应力。
45.在封装100中使用的各种导电触点(例如，形成互连104、110、116的一部分的导电触点)可以包括可以被选择用于不同目的的多层材料。在一些实施例中，导电触点可以由铝形成，并且可以包括在铝与相邻互连之间的金层(例如，厚度小于1微米)，以限制触点的表面氧化并且提高与相邻触点的粘合性。用于表面饰面(finish)的替代材料包括钯、铂、银和锡。在一些实施例中，导电触点可以由铝形成，并且可以包括阻挡金属层(例如，镍)以及金层，或其他适当的材料，其中阻挡金属层设置在铝与金之间，并且金层设置在阻挡金属与相邻互连之间。在这样的实施例中，金或其他表面饰面可以在组装之前保护阻挡金属表面免受氧化，并且阻挡金属可以限制焊料从相邻互连扩散到铝中。在许多实施例中，顶部管芯102和嵌入式管芯106a、106b的与焊料接触的表面可以被合适的焊料掩模材料(未示出)覆盖，该焊料掩膜材料防止焊料在焊料回流期间熔化和桥接相邻触点。
46.在各种实施例中，与图1所示的相比，在封装100中可以包括更多或更少的上述元
件。在一些实施例中，导电金属化线可以延伸进出图的平面，从而提供导电路径，以将电传送到封装100中的各种元件和/或将电从封装100中的各种元件中传送出。在封装100中/上提供导电路径的导电过孔和/或线可以使用任何合适的技术形成。这种技术的示例可以包括减材制造技术、增材或半增材制造技术、单镶嵌制造技术、双镶嵌制造技术或任何其他合适的技术。在一些实施例中，诸如氧化物材料或氮化物材料的绝缘体材料层可以使导电路径中的各种结构与邻近结构绝缘，和/或可以在制造期间用作蚀刻停止层。在一些实施例中，诸如扩散阻挡层或/和粘合层的附加层可以设置在导电材料与邻近绝缘材料之间。扩散阻挡层可以减少导电材料扩散到绝缘材料中。粘合层可以提高在导电材料与绝缘材料之间的机械粘合性。
47.注意，在图中，互连104、110、116可以示出为与过孔对准，这仅用于说明目的。在各种实施例中，适当的导电迹线可以允许诸如焊料球的一些互连远离过孔而定位，并且反之亦然。在一些实施例中，在顶部管芯102和嵌入式管芯106a、106b上包括至少一个绝缘材料层和金属化的再分布层可以实现焊料球相对于过孔和其他电路装置的任何期望放置。在一般意义上，互连结构可以布置在封装100内以根据多种设计来传送电信号。在封装100的操作期间，可以通过封装100的导电触点和导电路径将电信号(例如功率、输入/输出(i/o)信号，包括用于管芯102的外部和内部控制的各种控制信号)传送到管芯102和/或从管芯102传送电信号。
48.注意，图1旨在示出部件在其组件内的相对布置，并且通常，此类组件可以包括未示出的其他部件(例如，各种界面层，或与功能性、电连接性或热缓解相关的各种其他部件)。例如，在一些其他实施例中，如图1所示的组件可以包括多个顶部管芯102和/或嵌入式管芯106a、106b以及其他电部件。
49.另外，虽然组件的一些部件在图1中示为平面矩形或由矩形实体形成，但这仅仅是为了便于说明，并且这些组件的实施例可以是弯曲的、圆形的或其他不规则形状，如用于制造各种部件的制造工艺所决定的并且有时是不可避免的。
50.在各种实施例中，本文参考图1讨论的任何特征都可以与任何其他特征组合以形成如本文所述的封装，例如，以形成修改后的封装100。以上描述了一些这样的组合，但是在各种实施例中，进一步的组合和修改是可能的。
51.图2是根据本公开的一些实施例的封装200的示意性截面图。参考图1提供的封装100及其元件的描述适用于图2所示的封装200及其元件，并且因此为简洁起见可以不再对其进行重复，仅在某些情况下描述附加特征或差异。
52.如图2所示，封装200可以包括一个或多个ic管芯，如图2中由管芯202表示。在所示实施例中，管芯202可以通过互连204电耦合到位于中介层208中的一个或多个管芯，如图2中由包括tsv的管芯206a和缺少tsv的管芯206b表示。如前所述，为了容易地将管芯202与管芯206a、206b区分开来，管芯202在本文中可以称为“顶部管芯”或替代地称为“第二级管芯”，而管芯206a、206b在本文中可以称为“嵌入式管芯”或替代地称为“第一级管芯”。互连204可以包括实现顶部管芯202与嵌入式管芯206a、206b之间的电耦合的dtd互连以及相关联的导电迹线、平面、过孔、rdl和焊盘。注意，互连的一些部件部分在图2中示出，但没有单独标记，以免使附图杂乱。在一些实施例中，互连204可以包括倒装芯片互连，倒装芯片互连使得封装200与使用常规引线接合技术可以实现的相比，能够实现更小的占用面积和更高
的管芯-封装-封装支持连接密度，如上所述。
53.在一些实施例中，嵌入式管芯206a、206b中的一个或多个可以包括被配置为与顶部管芯202中的一个或多个电集成以实现封装200的预期功能的ic。例如，嵌入式管芯206a、206b中的一个或多个可以是专用ic(asic)，例如在光通信系统中使用的开关电路或驱动器/接收器电路。在一些实施例中，嵌入式管芯206a、206b中的一个或多个可以包括桥接电路，例如，包括嵌入式多管芯互连桥，该嵌入式多管芯互连桥具有在半导体衬底上/中的适当的电路装置，以便以硅互连速度与小占用面积连接，作为特定封装架构的一部分。在一些实施例中，嵌入式管芯206a、206b中的一个或多个可以包括有源部件。在一些实施例中，嵌入式管芯206a、206b中的一个或多个可以包括无源电路装置，该无源电路装置足以在没有任何有源部件的情况下实现到顶部管芯202和封装200中的其他部件的互连。在一些实施例中，嵌入式管芯206a、206b中的一个或多个可以在顶部管芯202的大部分区域下延伸；在其他实施例中，嵌入式管芯206a、206b中的一个或多个可以沿着一个或多个边缘与顶部管芯202重叠。在各种实施例中，嵌入式管芯206a、206b中的一个或多个和顶部管芯202可以充分重叠，以使得能够以期望的间距和互连数量来设置互连204，从而使得封装200能够适当地起作用。
54.在各种实施例中，中介层208可以包括任何合适的绝缘材料，例如有机材料，例如具有填充物的聚合物。在一些实施例中(例如，如图2所示)，中介层208可以由在顶表面和底表面上具有金属化电路装置的单个层形成；在其他实施例中，中介层208可以包括多个层，在层之间具有金属化电路装置。如图所示的3d架构可以允许光子封装200的总体占用面积更小。
55.包括dtps互连的互连210和相关联的导电迹线、平面、过孔、rdl和焊盘可以提供在嵌入式管芯206a、206b与封装支撑件212之间的电耦合。嵌入式管芯206a、206b可以替代地使用用于将ic电和/或物理耦合到封装支撑件的其他方式(例如，使用daf)耦合到封装支撑件212。在各种实施例中，封装支撑件212可以包括具有金属化的单层或多层绝缘材料，金属化包括在绝缘材料内和/或表面上的平面、迹线、过孔和无源部件(例如，电感器、电容器)。封装支撑件212可以包括陶瓷(例如，氧化铝)和/或有机材料(例如，基于环氧树脂的fr4、基于树脂的bt或聚酰亚胺)，并且可以以包括刚性和带状物的各种形式形成。封装支撑件212可以提供机械基底支撑和适当的接口，以电访问封装200中的部件。包括dtps互连的互连216以及相关联的导电迹线、平面、过孔、铜柱、rdl和焊盘可以提供在顶部管芯202与封装支撑件212之间的电耦合。
56.互连210和216可以包括任何合适的互连，包括具有对应金属化、焊盘和过孔的倒装芯片和bga，包括穿过嵌入式管芯206a的tsv、或穿过中介层208的tmv。注意，图中所示的各种互连的形状仅用于说明目的，并且不应解释为限制。例如，互连204、210和/或216的形状可以由在焊料回流期间发生的自然工艺产生。形状可以取决于液体状态下的材料粘度、处理温度、表面张力、毛细作用和超出本公开范围的其他机制。互连204、210和216可以实现特定封装架构，该特定封装架构在顶部管芯202与嵌入式管芯206a、206b之间实现低功率、低损耗、高速电信号。这种封装架构允许ic芯片水平或垂直地彼此通信，从而允许封装200的占用面积更小、速度更快并且降低功耗。
57.应当认识到，可以在封装200中提供一级或多级底部填充物和/或阻焊剂，并且为
了避免附图的杂乱而没有其进行标记。
58.顶部管芯202可以被模制物230密封。在一些实施例中，模制物230可以延伸到顶部管芯202的远离中介层208的表面，而不在这些表面上重叠，由此暴露顶部管芯202以直接连接散热器、识别标记物等。在一些实施例中，模制物230可以覆盖顶部管芯202的远离中介层208的表面。
59.在封装200中使用的各种导电触点(例如，形成互连204、210、216的一部分的导电触点)可以包括可以被选择用于不同目的的多层材料。在一些实施例中，导电触点可以由铝形成，并且可以包括在铝与相邻互连之间的金层(例如，厚度小于1微米)，以限制触点的表面氧化并且提高与相邻触点的粘合性。用于表面饰面的替代材料包括钯、铂、银和锡。在一些实施例中，导电触点可以由铝形成，并且可以包括阻挡金属层(例如，镍)以及金层，或其他适当的材料，其中阻挡金属层设置在铝与金之间，并且金层设置在阻挡金属与相邻互连之间。在这样的实施例中，金或其他表面饰面可以在组装之前保护阻挡金属表面免受氧化，并且阻挡金属可以限制焊料从相邻互连扩散到铝中。在许多实施例中，顶部管芯202和嵌入式管芯206a、206b的与焊料接触的表面可以被合适的焊料掩模材料(未示出)覆盖，该焊料掩膜材料防止焊料在焊料回流期间熔化和桥接相邻触点。
60.在各种实施例中，与图2所示的相比，在封装200中可以包括更多或更少的上述元件。注意，在图中，互连204、210、216可以示出为与过孔对准或未对准，这仅用于说明目的。在各种实施例中，适当的导电迹线可以允许诸如焊料球的一些互连远离过孔而定位，并且反之亦然。在一些实施例中，在顶部管芯202和嵌入式管芯206a、206b上包括至少一个绝缘材料层和金属化的再分布层可以实现焊料球相对于过孔和其他电路装置的任何期望放置。在一般意义上，互连结构可以布置在封装200内以根据多种设计来传送电信号。在封装200的操作期间，可以通过封装200的导电触点和导电路径将电信号(例如功率、输入/输出(i/o)信号，包括用于管芯202的外部和内部控制的各种控制信号)传送到管芯202和/或从管芯202传送电信号。
61.注意，图2旨在示出部件在其组件内的相对布置，并且通常，此类组件可以包括未示出的其他部件(例如，各种界面层，或与功能性、电连接性或热缓解相关的各种其他部件)。例如，在一些其他实施例中，如图2所示的组件可以包括多个顶部管芯202和/或嵌入式管芯206a、206b以及其他电部件。
62.另外，虽然组件的一些部件在图2中示为平面矩形或由矩形实体形成，但这仅仅是为了便于说明，并且这些组件的实施例可以是弯曲的、圆形的或其他不规则形状，如用于制造各种部件的制造工艺所决定的并且有时是不可避免的。
63.在各种实施例中，本文参考图2讨论的任何特征都可以与任何其他特征组合以形成如本文所述的封装，例如，以形成修改后的封装200。以上描述了一些这样的组合，但是在各种实施例中，进一步的组合和修改是可能的。
64.图3是根据本公开的一些实施例的封装300的示意性截面图。参考图1提供的封装100及其元件的描述适用于图3所示的封装300及其元件，并且因此为简洁起见可以不再对其进行重复，仅在某些情况下描述附加特征或差异。
65.如图3所示，封装300可以包括一个或多个ic管芯，如图3中由管芯302表示。在所示实施例中，管芯302可以通过互连304电耦合到位于中介层308中的一个或多个管芯，如图3
中由包括tsv的管芯306a和缺少tsv的管芯306b表示。如前所述，为了容易地将管芯302与管芯306a、306b区分开来，管芯302在本文中可以称为“顶部管芯”或替代地称为“第二级管芯”，而管芯306a、306b在本文中可以称为“嵌入式管芯”或替代地称为“第一级管芯”。互连304可以包括实现顶部管芯302与嵌入式管芯306a、306b之间的电耦合的dtd互连以及相关联的导电迹线、平面、过孔、rdl和焊盘。注意，互连的一些部件部分在图3中示出，但没有单独标记，以免使附图杂乱。在一些实施例中，互连304可以包括倒装芯片互连，倒装芯片互连使得封装300与使用常规引线接合技术可以实现的相比，能够实现更小的占用面积和更高的管芯-封装-封装支持连接密度，如上所述。
66.在一些实施例中，嵌入式管芯306a、306b中的一个或多个可以包括被配置为与顶部管芯302中的一个或多个电集成以实现封装300的预期功能的ic。例如，嵌入式管芯306a、306b中的一个或多个可以是专用ic(asic)，例如在光通信系统中使用的开关电路或驱动器/接收器电路。在一些实施例中，嵌入式管芯306a、306b中的一个或多个可以包括桥接电路，例如，包括嵌入式多管芯互连桥，该嵌入式多管芯互连桥具有在半导体衬底上/中的适当的电路装置，以便以硅互连速度与小占用面积连接，作为特定封装架构的一部分。在一些实施例中，嵌入式管芯306a、306b中的一个或多个可以包括有源部件。在一些实施例中，嵌入式管芯306a、306b中的一个或多个可以包括无源电路装置，该无源电路装置足以在没有任何有源部件的情况下实现到顶部管芯302和封装300中的其他部件的互连。在一些实施例中，嵌入式管芯306a、306b中的一个或多个可以在顶部管芯302的大部分区域下延伸；在其他实施例中，嵌入式管芯306a、306b中的一个或多个可以沿着一个或多个边缘与顶部管芯302重叠。在各种实施例中，嵌入式管芯306a、306b中的一个或多个和顶部管芯302可以充分重叠，以使得能够以期望的间距和互连数量来设置互连304，从而使得封装300能够适当地起作用。
67.在各种实施例中，中介层308可以包括任何合适的绝缘材料，例如有机材料，例如具有填充物的聚合物。在一些实施例中(例如，如图3所示)，中介层308可以由在顶表面和底表面上具有金属化电路装置的单个层形成；在其他实施例中，中介层308可以包括多个层，在层之间具有金属化电路装置。如图所示的3d架构可以允许封装300的总体占用面积更小。
68.包括dtps互连的互连310和相关联的导电迹线、平面、过孔、rdl和焊盘可以提供在嵌入式管芯306a、306b与封装支撑件312之间的电耦合。嵌入式管芯306a、306b可以替代地使用用于将ic电和/或物理耦合到封装支撑件的其他方式(例如，使用daf)耦合到封装支撑件312。在各种实施例中，封装支撑件312可以包括具有金属化的单层或多层绝缘材料，金属化包括在绝缘材料内和/或表面上的平面、迹线、过孔和无源部件(例如，电感器、电容器)。封装支撑件312可以包括陶瓷(例如，氧化铝)和/或有机材料(例如，基于环氧树脂的fr4、基于树脂的bt或聚酰亚胺)，并且可以以包括刚性和带状物的各种形式形成。封装支撑件312可以提供机械基底支撑和适当的接口，以电访问封装300中的部件。包括dtps互连的互连316以及相关联的导电迹线、平面、过孔、铜柱318、rdl和焊盘可以提供在顶部管芯302与封装支撑件312之间的电耦合。
69.互连310和316可以包括任何合适的互连，包括具有对应金属化、焊盘和过孔的倒装芯片和bga，包括穿过嵌入式管芯306a的tsv、或穿过中介层308的tmv。注意，图中所示的各种互连的形状仅用于说明目的，并且不应解释为限制。例如，互连304、310和/或316的形
状可以由在焊料回流期间发生的自然工艺产生。形状可以取决于液体状态下的材料粘度、处理温度、表面张力、毛细作用和超出本公开范围的其他机制。互连304、310和316可以实现特定封装架构，该特定封装架构在顶部管芯302与嵌入式管芯306a、306b之间实现低功率、低损耗、高速电信号。这种封装架构允许ic芯片水平或垂直地彼此通信，从而允许封装300的占用面积更小、速度更快并且降低功耗。
70.应当认识到，可以在封装300中提供一级或多级底部填充物和/或阻焊剂，并且为了避免附图的杂乱而没有其进行标记。
71.顶部管芯302可以被模制物330密封。在一些实施例中，模制物330可以延伸到顶部管芯302的远离中介层308的表面，而不在这些表面上重叠，由此暴露顶部管芯302以直接连接散热器、识别标记物等。在一些实施例中，模制物330可以覆盖顶部管芯302的远离中介层308的表面。
72.在封装300中使用的各种导电触点(例如，形成互连304、310、316的一部分的导电触点)可以包括可以被选择用于不同目的的多层材料。在一些实施例中，导电触点可以由铝形成，并且可以包括在铝与相邻互连之间的金层(例如，厚度小于1微米)，以限制触点的表面氧化并且提高与相邻触点的粘合性。用于表面饰面的替代材料包括钯、铂、银和锡。在一些实施例中，导电触点可以由铝形成，并且可以包括阻挡金属层(例如，镍)以及金层，或其他适当的材料，其中阻挡金属层设置在铝与金之间，并且金层设置在阻挡金属与相邻互连之间。在这样的实施例中，金或其他表面饰面可以在组装之前保护阻挡金属表面免受氧化，并且阻挡金属可以限制焊料从相邻互连扩散到铝中。在许多实施例中，顶部管芯302和嵌入式管芯306a、306b的与焊料接触的表面可以被合适的焊料掩模材料(未示出)覆盖，该焊料掩膜材料防止焊料在焊料回流期间熔化和桥接相邻触点。
73.在各种实施例中，与图3所示的相比，在封装300中可以包括更多或更少的上述元件。
74.注意，在图中，互连304、310、316可以示出为与过孔对准或未对准，这仅用于说明目的。在各种实施例中，适当的导电迹线可以允许诸如焊料球的一些互连远离过孔而定位，并且反之亦然。在一些实施例中，在顶部管芯302和嵌入式管芯306a、306b上包括至少一个绝缘材料层和金属化的再分布层可以实现焊料球相对于过孔和其他电路装置的任何期望放置。在一般意义上，互连结构可以布置在封装300内以根据多种设计来传送电信号。在封装300的操作期间，可以通过封装300的导电触点和导电路径将电信号(例如功率、输入/输出(i/o)信号，包括用于管芯302的外部和内部控制的各种控制信号)传送到管芯302和/或从管芯302传送电信号。
75.注意，图3旨在示出部件在其组件内的相对布置，并且通常，此类组件可以包括未示出的其他部件(例如，各种界面层，或与功能性、电连接性或热缓解相关的各种其他部件)。例如，在一些其他实施例中，如图3所示的组件可以包括多个顶部管芯302和/或嵌入式管芯306a、306b以及其他电部件。
76.另外，虽然组件的一些部件在图3中示为平面矩形或由矩形实体形成，但这仅仅是为了便于说明，并且这些组件的实施例可以是弯曲的、圆形的或其他不规则形状，如用于制造各种部件的制造工艺所决定的并且有时是不可避免的。
77.在各种实施例中，本文参考图3讨论的任何特征都可以与任何其他特征组合以形
成如本文所述的封装，例如，以形成修改后的封装300。以上描述了一些这样的组合，但是在各种实施例中，进一步的组合和修改是可能的。
78.如图1-3所示，封装100和200是使用tdl组装工艺组装的封装的示例，而封装300是使用tdf组装工艺组装的封装的示例。另外，顶部管芯202(图2)可以称为“无凸块管芯”，因为它们在其面向封装支撑件的表面上不包括微凸块；而顶部管芯102、302可以称为“凸块管芯”，因为它们在其面向封装支撑件的表面上包括微凸块。
79.图4示出了根据本公开的一些实施例的在tdl封装组装工艺中被配置用于与顶部管芯进行f2f连接的缺少tsv的管芯(非tsv管芯)的各种示例性实施例的示意性截面图。
80.参考图4，非tsv管芯400包括在管芯400的有源面404上的dtd凸块402、以及在管芯400的相对(或“非有源”)面上包括焊料408的dtps凸块406。对于有源管芯，管芯的有源面是晶体管所在的面。对于无源管芯，有源面是堆叠布线所在的面。
81.在替代实施例中，非tsv管芯410包括在管芯410的有源面404上的dtd凸块402、以及在管芯410的非有源面上包括焊料408的dtps凸块406。管芯410还包括在dtps凸块406之间的封装侧模制物412。
82.在另一替代实施例中，非tsv管芯420包括在管芯420的有源面404上的dtd凸块402、以及在管芯420的非有源面上包括焊料408的dtps凸块406。管芯420还包括在有源面404上的dtd凸块402之间的硅侧模制物422。
83.在又一替代实施例中，非tsv管芯430包括在管芯430的有源面404上的dtd凸块402、以及在管芯430的非有源面上包括焊料408的dtps凸块406。管芯430还包括封装侧模制物412和硅侧模制物422。
84.图5示出了根据本公开的一些实施例的被配置用于在tdl封装组装工艺中与顶部管芯进行f2b连接的非tsv管芯的各种示例性实施例的示意性截面图。
85.参考图5，非tsv管芯500包括在管芯500的非有源面上的dtd凸块502、以及在有源面506上的dtps凸块504。dtps凸块504包括焊料508。
86.在替代实施例中，非tsv管芯510包括在管芯510的非有源面上的dtd凸块502、以及在有源面506上包括焊料508的dtps凸块504。管芯510还包括在有源面506上的dtps凸块504之间的封装侧模制物512。
87.在另一替代实施例中，非tsv管芯520包括在管芯520的非有源面上的dtd凸块502、以及在有源面506上包括焊料508的dtps凸块504。管芯520还包括dtd凸块504之间的硅侧模制物522。
88.在又一替代实施例中，非tsv管芯530包括在管芯530的非有源面上的dtd凸块502、以及在有源面506上包括焊料508的dtps凸块504。管芯530还包括封装侧模制物512和硅侧模制物522。
89.图6示出了根据本公开的一些实施例的被配置用于在tdf封装组装工艺中进行f2f连接的非tsv管芯的各种示例性实施例的示意性截面图。
90.参考图6，非tsv管芯600包括在管芯600的有源面604上的dtd凸块602、以及在非有源面上的dtps凸块606。dtd凸块602包括焊料608。
91.在替代实施例中，非tsv管芯610包括在管芯600的有源面604上包括焊料608的dtd凸块602、以及在非有源面上的dtps凸块606。管芯610还包括在dtps凸块606之间的封装侧
模制物612。
92.在另一替代实施例中，非tsv管芯620包括在管芯620的有源面604上包括焊料608的dtd凸块602、以及在非有源面上的dtps凸块606。管芯620还包括在有源面604上的dtd凸块602之间的硅侧模制物622。
93.在又一替代实施例中，非tsv管芯630包括在管芯630的有源面604上包括焊料608的dtd凸块602、以及在非有源面上的dtps凸块606。管芯630还包括封装侧模制物612和硅侧模制物622。
94.图7示出了根据本公开的一些实施例的被配置用于在tdf封装组装工艺中与顶部管芯进行f2b连接的非tsv管芯的各种示例性实施例的示意性截面图。
95.参考图7，非tsv管芯700包括在管芯700的非有源面上的dtd凸块702、以及在有源面506上的dtps凸块704。dtd凸块702包括焊料708。
96.在替代实施例中，非tsv管芯710包括在管芯710的非有源面上包括焊料708的dtd凸块702、以及在有源面706上的dtps凸块704。管芯710还包括在有源面706上的dtps凸块704之间的封装侧模制物712。
97.在另一替代实施例中，非tsv管芯720包括在管芯720的非有源面上包括焊料708的dtd凸块702、以及在有源面706上的dtps凸块704。管芯720还包括在dtd凸块702之间的硅侧模制物722。
98.在又一替代实施例中，非tsv管芯730包括在管芯730的非有源面上包括焊料708的dtd凸块702、以及在有源面706上包括焊料708的dtps凸块704。管芯730还包括封装侧模制物712和硅侧模制物722。
99.示例性方法
100.图8a-8e是根据本公开的一些实施例用于制造非tsv管芯(例如图4-7中所示的示例性实施例)的示例性工艺中的各个阶段的示意性截面图。尽管图8a-8e示出了以特定顺序执行的各种操作，但是这仅仅是说明性的，并且可以适当地重新排序和/或重复本文讨论的操作。此外，在不脱离本公开的范围的情况下，也可以执行未示出的附加工艺。此外，可以根据本公开修改本文关于图8a-8e讨论的操作中的各种操作，以制造本文公开的非tsv管芯的其他实施例。
101.图8a示出了包括载体802以及支撑硅结构804的微电子组件800(替代地在本文中简称为“组件”)，在某些实施例中，该载体802是厚度大约为700微米的玻璃载体，在某些实施例中，该支撑硅结构804是厚度约为20至80微米的硅晶圆。在所示实施例中，dtd凸块806形成在硅结构804的背表面807上，背表面807被定义为面向载体802的表面。在某些实施例中，硅结构804的正表面808被定义为背离载体802的表面，正表面808可以包括种子层，该种子层包括沉积在晶圆上用于导电的溅射或蒸发金属的薄层。取决于配置，凸块806可以包括电镀铜、铜和焊料(其可以包括锡和银(例如，snag))，或适用于给定应用的其他材料。
102.图8b示出了包括组件800(图8a)的微电子组件810，在组件800上已经在硅结构804的正表面沉积了光致抗蚀剂材料812。沉积技术可以包括但不限于旋转涂布、狭缝涂布或层压等，举几种可能性。在某些实施例中，光致抗蚀剂材料812和硅具有足够的蚀刻选择性。如本领域已知的，当用于蚀刻一种材料的蚀刻剂基本上不蚀刻另一种材料时，这两种材料被称为“足够的蚀刻选择性”和/或具有“足够的蚀刻选择性”，从而能够选择性地蚀刻一种材
料而不蚀刻另一种材料。
103.应当认识到，通过适当的设计(例如，无金属区)和掺杂水平，硅结构804对红外(ir)光有效地“透明”。根据本文描述的实施例的特征，ir对准相机用于使用硅结构804的背表面上的dtd凸块806作为对准标记来限定硅结构的正面上的dtps凸块的位置，从而图案化组件810的光致抗蚀剂材料812。
104.图8c示出了在已经使用任意数量的附加光刻技术中的一种如上所述对组件810(图8b)上的光致抗蚀剂材料812进行图案化之后的组件820，所述光刻技术包括但不限于使用ir对准相机进行曝光、显影、蚀刻和/或清洁，以创建包括开口824的图案化的光致抗蚀剂822，该开口824包括使用dtd凸块806作为对准标记限定的dtps凸块位置。替代地和/或另外，可以在硅结构804的有源区之外的硅结构804的背侧上提供对准标记，使得结构的背侧上的对准标记可以使用ir相机在晶源的前侧上“被看到”。
105.图8d示出了在已经电镀组件820(图8c)的开口824以创建dtps凸块832之后的组件830。开口823的电镀可以使用包括但不限于例如铜或其他导电材料的电镀、插塞和/或铜印刷以及铜和焊料的组合(例如，cu+snag)的技术来执行。
106.图8e示出了在已经从组件830(图8d)剥离光致抗蚀剂材料822并且已经根据需要清洁顶表面之后的组件840。应当认识到，虽然图8a-8e中所示的工艺已经参考使用形成在硅结构的背面上的dtd凸块作为用于将dtps凸块定位在硅结构的正面上的对准标记进行了描述，但同样的工艺可以用于使用形成在硅结构的背面上的dtps凸块作为对准标记在硅结构的正面上形成dtd凸块。
107.可以使用本文所述的技术制造各种类型的设备和/或封装。在一些实施方式中，制造工艺或其他技术的选择可以取决于如何耦合管芯(例如，使用倒装芯片布置，或使用一些其他布置)。在另一示例中，在一些实施方式中，技术的选择可以取决于一个或多个设备的大小、布置和/或身份。在又一些示例中，技术的选择可以取决于各种材料的处理容易度和可用性。
108.尽管图8a-8e中所示的示例性工艺的操作被示为每个发生一次并且以特定顺序发生，但是应当认识到，这些操作可以以任何合适的顺序执行并且根据需要重复。例如，可以并行地执行一个或多个操作以基本上同时制造多个设备和/或封装。在另一示例中，可以以不同的顺序执行操作以反映结合其实施该工艺的特定封装的结构。
109.此外，图8a-8e中所示的操作可以被组合或者可以包括比所描述的更多的细节。更进一步地，图8a-8e中所示的工艺还可以包括与结合其实施方法700的封装的其他部件的制造有关的其他制造操作。例如，工艺可以包括种子沉积和去除、在凸块前过孔开口、各种清洁操作、表面平坦化操作(例如，使用cmp)、用于表面粗糙化的操作、根据需要包括阻挡层和/或粘合层的操作、和/或用于将如本文所述的封装并入ic部件、计算设备或任何期望的结构或设备中或与其结合的操作。
110.示例设备和部件
111.本文公开的封装部件(例如，图中所示的任何实施例或本文描述的任何其他实施例)可以包括在任何合适的部件中。图9-11示出了可以与本文所公开的任何封装部件一起使用或包括本文所公开的任何封装部件的封装、组件和设备的各种示例。
112.图9是可以包括根据本文公开的任何实施例的封装部件的示例性ic封装2200的侧
视截面图。在一些实施例中，ic封装2200可以是系统级封装(sip)。
113.如图9所示，封装支撑件2252可以由绝缘材料(例如，陶瓷、内建膜、其中具有填充物颗粒的环氧树脂膜等)形成，并且可以具有在第一面2272与第二面2274之间、或第一面2272上的不同位置之间、和/或第二面2274上的不同位置之间延伸穿过绝缘材料的导电路径。这些导电路径可以采取例如以上参考附图讨论的包括线路和/或过孔的任何互连结构的形式。
114.封装支撑件2252可以包括穿过封装支撑件2252耦合到导电路径2262的导电触点2263，从而允许管芯2256和/或中介层2257内的电路装置电耦合到导电触点2264中的各个导电触点2264(或耦合到封装支撑件2252中所包括的其他设备，未示出)。
115.ic封装2200可以包括经由中介层2257的导电触点2261、第一级互连2265和封装支撑件2252的导电触点2263耦合到封装支撑件2252的中介层2257。图9中所示的第一级互连2265是焊料凸块，但是可以使用任何合适的第一级互连2265，例如焊料凸块、焊料柱或接合线。
116.ic封装2200可以包括经由管芯2256的导电触点2254、第一级互连2258、以及中介层2257的导电触点2260耦合到中介层2257的一个或多个管芯2256。导电触点2260可以穿过中介层2257耦合到导电路径(未示出)，从而允许管芯2256内的电路装置电耦合到导电触点2261中的各个导电触点2261(或电耦合到中介层2257中所包括的其他设备，未示出)。图9中所示的第一级互连2258是焊料凸块，但是可以使用任何合适的第一级互连2258，例如焊料凸块、焊料柱、或接合线。如本文所用，“导电触点”可以指导电材料(例如，金属)的用作不同部件之间的界面的部分；导电触点可以凹入部件的表面、与部件的表面齐平或者远离部件的表面延伸，并且可以采取任何合适的形式(例如，导电焊盘或插座)。
117.在一些实施例中，底部填充材料2266可以围绕第一级互连2265设置在封装支撑件2252与中介层2257之间，并且模制物2268可以围绕管芯2256和中介层2257设置并且与封装支撑件2252接触。在一些实施例中，底部填充材料2266可以与模制物2268相同。可以用于底部填充材料2266和模制物2268的示例性材料是环氧树脂(在合适的情况下)。第二级互连2270可以耦合到导电触点2264。图9所示的第二级互连2270是焊料球(例如，用于bga布置)，但是可以使用任何合适的第二级互连2270(例如，引脚栅阵列布置中的引脚或连接盘栅阵列布置中的连接盘)。第二级互连2270可以用于将ic封装2200耦合到另一部件，例如电路板(例如，主板)、中介层、或另一ic封装，如本领域中已知的以及如以下参考图10所讨论的。
118.在ic封装2200包括多个管芯2256的实施例中，ic封装2200可以被称为多芯片封装(mcp)。管芯2256可以包括用于执行任何期望功能的电路装置。例如，一个或多个管芯2256可以是逻辑管芯(例如，硅基管芯)，一个或多个管芯2256可以是存储器管芯(例如，高带宽存储器)等。
119.尽管图9中所示的ic封装2200是倒装芯片封装，但是可以使用其他封装架构。例如，ic封装2200可以是bga封装，例如嵌入式晶圆级球栅阵列(ewlb)封装。在另一示例中，ic封装2200可以是晶圆级芯片尺寸封装(wlcsp)或面板扇出(fo)封装。尽管在ic封装2200中示出了两个管芯2256，但是ic封装2200可以包括任何期望数量的管芯2256。ic封装2200可以包括附加的无源部件，例如设置在封装支撑件2252的第一面2272或第二面2274之上、或者中介层2257的任一面上的表面安装电阻器、电容器和电感器。更一般地，ic封装2200可以
包括本领域已知的任何其他有源或无源部件。
120.在一些实施例中，ic封装2200中可以不包括中介层2257；相反，管芯2256可以通过第一级互连2265直接耦合到第一面2272处的导电触点2263。
121.图10是ic设备组件2300的截面侧视图，该ic设备组件可以包括具有根据本文公开的任何实施例的一个或多个封装部件100的部件。ic设备组件2300包括设置在电路板2302(其可以是例如主板)之上的多个部件。ic设备组件2300包括设置在电路板2302的第一面2340和电路板2302的相对的第二面2342之上的部件；一般地，部件可以设置在面2340和2342中的一个或两个之上。特别地，ic设备组件2300的部件中的任何合适的部件可以包括根据本文公开的任何实施例的一个或多个封装部件100中的任何封装部件；例如，下面参考ic设备组件2300讨论的任何ic封装可以采取上面参考图9讨论的ic封装2200的任何实施例的形式。
122.在一些实施例中，电路板2302可以是包括多个金属层的pcb，多个金属层通过绝缘材料层彼此分离并且通过导电过孔互连。任何一个或多个金属层可以以期望的电路图案形成，以在耦合到电路板2302的部件之间传送电信号(可选地与其他金属层结合)。在其他实施例中，电路板2302可以是非pcb封装支撑件。
123.图10示出了在一些实施例中，ic设备组件2300可以包括通过耦合部件2316耦合到电路板2302的第一面2340的中介层上封装结构(package-on-interposer structure)2336。耦合部件2316可以将中介层上封装结构2336电和机械耦合到电路板2302，并且可以包括焊料球(如图所示)、插座的凸出和凹入部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。
124.中介层上封装结构2336可以包括通过耦合部件2318耦合到中介层2304的ic封装2320。耦合部件2318可以取决于期望的功能而采取任何合适的形式，例如上面参考耦合部件2316讨论的形式。在一些实施例中，ic封装2320可以是或包括ic封装2200，例如，如上文参考图9所描述的ic封装2200。在一些实施例中，ic封装2320可以包括至少一个本文所述的封装部件100。封装部件100没有在图10中具体示出，以免使附图混乱。
125.尽管图10中示出了单个ic封装2320，但是多个ic封装可以耦合到中介层2304；实际上，附加的中介层可以耦合到中介层2304。中介层2304可以提供用于桥接电路板2302和ic封装2320的中间封装支撑件。一般地，中介层2304可以将连接再分布到更宽的间距或者将连接重新布线到不同的连接。例如，中介层2304可以将ic封装2320耦合到耦合部件2316的bga，以用于耦合到电路板2302。
126.在图10所示的实施例中，ic封装2320和电路板2302附接到中介层2304的相对侧；在其他实施例中，ic封装2320和电路板2302可以附接到中介层2304的同一侧。在一些实施例中，三个或更多个部件可以通过中介层2304互连，如图1-3所示。
127.中介层2304可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施方式中，中介层2304可以由交替的刚性或柔性材料形成，其可以包括与上述用于半导体衬底的材料相同的材料，例如硅、锗和其他iii-v族和iv族材料。中介层2304可以包括金属互连2308和包括但不限于tsv 2306的过孔2310。中介层2304还可以包括嵌入式设备2314，包括无源设备和有源设备两者。这些设备可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(esd)设备和
存储器设备。诸如rf设备、功率放大器、功率管理设备、天线、阵列、传感器和微机电系统(mems)设备的更复杂设备也可以形成在中介层2304上。中介层上封装结构2336可以采用本领域已知的任何中介层上封装结构的形式。
128.在一些实施例中，ic设备组件2300可以包括通过耦合部件2322耦合到电路板2302的第一面2340的ic封装2324。耦合部件2322可以采用上文参考耦合部件2316讨论的任何实施例的形式，并且ic封装2324可以采用上文参考ic封装2320讨论的任何实施例的形式。
129.在一些实施例中，ic设备组件2300可以包括通过耦合部件2328耦合到电路板2302的第二面2342的堆叠式封装结构(package-on-package structure)2334。堆叠式封装结构2334可以包括通过耦合部件2330耦合在一起的ic封装2326和ic封装2332，使得ic封装2326设置在电路板2302与ic封装2332之间。耦合部件2328和2330可以采用上述耦合部件2316的任何实施例的形式，并且ic封装2326和/或2332可以采用上述ic封装2320的任何实施例的形式。堆叠式封装结构2334可以根据本领域已知的任何堆叠式封装结构来配置。
130.图11是根据本文公开的任何实施例的可以包括一个或多个封装部件的示例性计算设备2400的框图。例如，计算设备2400的部件中的任何一个或多个可以包括ic封装2200的任何实施例(例如，如图9所示)。在又一示例中，计算设备2400的部件中的任何一个或多个可以包括ic设备组件2300(例如，如图10中所示)。
131.图11中示出了包括在计算设备2400中的多个部件，但是这些部件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，包括在计算设备2400中的一些或所有部件可以附接到一个或多个主板。在一些实施例中，在单个片上系统(soc)管芯上制造一些或所有这些部件。
132.另外，在各种实施例中，计算设备2400可以不包括图11中所示的一个或多个部件，但是计算设备2400可以包括用于耦合到一个或多个部件的接口电路装置。例如，计算设备2400可以不包括显示设备2406，但是可以包括显示设备2406可以耦合到的显示设备接口电路装置(例如，连接器和驱动器电路装置)。在另一组示例中，计算设备2400可以不包括音频输入设备2418或音频输出设备2408，但是可以包括音频输入设备2418或音频输出设备2408可以耦合到的音频输入或输出设备接口电路装置(例如，连接器和支持电路装置)。
133.计算设备2400可以包括处理设备2402(例如，一个或多个处理设备)。如本文所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备2402可以包括一个或多个数字信号处理器(dsp)、asic、cpu、gpu、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。计算设备2400可以包括存储器2404，其本身可以包括一个或多个存储器设备，例如易失性存储器(例如，动态随机存取存储器(dram))、非易失性存储器(例如，只读存储器(rom))、闪存存储器、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器2404可以包括与处理设备2402共享管芯的存储器。该存储器可以用作高速缓存存储器并且可以包括嵌入式动态随机存取存储器(edram)或自旋转移矩磁性随机存取存储器(stt-mram)。
134.在一些实施例中，计算设备2400可以包括通信芯片2412(例如，一个或多个通信芯片)。例如，通信芯片2412可以被配置用于管理用于向和从计算设备2400传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质
来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。
135.通信芯片2412可以实施多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(ieee)标准，包括wi-fi(ieee 802.11系列)、ieee 802.16标准(例如，ieee 802.16-2005修订版)、长期演进(lte)项目以及任何修订版、更新版和/或修正版(例如，高级lte项目、超移动宽带(umb)项目(也称为“3gpp2”)等)。兼容ieee 802.16的宽带无线接入(bwa)网络通常被称为wimax网络，wimax网络是代表微波接入全球互操作的首字母缩写词，其是通过ieee802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片2412可以根据全球移动通信系统(gsm)、通用分组无线业务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进hspa(e-hspa)或lte网络来操作。通信芯片2412可以根据增强型数据速率gsm演进(edge)、gsm edge无线接入网(geran)、通用陆地无线接入网(utran)或演进型utran(e-utran)来操作。通信芯片2412可以根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)及其派生物、以及被指定为3g、4g、5g及更高版本的任何其他无线协议来操作。在其他实施例中，通信芯片2412可以根据其他无线协议来操作。计算设备2400可以包括天线2422，以便于无线通信和/或接收其他无线通信(例如am或fm无线电传输)。
136.在一些实施例中，通信芯片2412可以管理有线通信，例如电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片2412可以包括多个通信芯片。例如，第一通信芯片2412可以专用于诸如wi-fi或蓝牙的较短距离无线通信，并且第二通信芯片2412可以专用于诸如全球定位系统(gps)、edge、gprs、cdma、wimax、lte、ev-do或其他的较长距离无线通信。在一些实施例中，第一通信芯片2412可以专用于无线通信，并且第二通信芯片2412可以专用于有线通信。
137.计算设备2400可以包括电池/电源电路装置2414。电池/电源电路装置2414可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将计算设备2400的部件耦合到与计算设备2400分离的能量源(例如，ac线路电源)的电路装置。
138.计算设备2400可以包括显示设备2406(或如上所述的对应的接口电路装置)。显示设备2406可以包括任何视觉指示器，例如，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(lcd)、发光二极管显示器或平板显示器。
139.计算设备2400可以包括音频输出设备2408(或如上所述的对应的接口电路装置)。音频输出设备2408可以包括生成可听指示符的任何设备，例如扬声器、耳机或耳塞。
140.计算设备2400可以包括音频输入设备2424(或如上所述的对应的接口电路装置)。音频输入设备2424可以包括生成表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(midi)输出的乐器)。
141.计算设备2400可以包括gps设备2416(或如上所述的对应的接口电路装置)。gps设备2416可以与基于卫星的系统通信，并且可以接收计算设备2400的位置，如本领域已知的。
142.计算设备2400可以包括其他输出设备2410(或如上所述的对应的接口电路装置)。其他输出设备2410的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。
143.计算设备2400可以包括其他输入设备2420(或如上所述的对应的接口电路装置)。
其他输入设备2420的示例可以包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、光标控制设备(例如，鼠标、指示笔、触摸板)、条形码读取器、快速响应(qr)码读取器、任何传感器、或射频识别(rfid)读取器。
144.计算设备2400可以具有任何期望的形状因子，例如手持式或移动计算设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(pda)、超移动个人计算机等)、台式计算设备、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴计算设备。在一些实施例中，计算设备2400可以是处理数据的任何其他电子设备。
145.选择示例
146.以下段落提供了本文公开的实施例的各种示例。
147.示例1提供了一种微电子组件，包括：支撑结构；在支撑结构上方的中介层；在中介层中的第一管芯，第一管芯包括tsv；以及在中介层中的第二管芯，第二管芯没有tsv；其中，在第一管芯的第一面上的dtps互连场与在第二管芯的第一面上的dtps互连场基本相同，dtps互连场包括用于将第一管芯和第二管芯连接到支撑结构的多个dtps互连；并且其中，在第一管芯的第二面上的dtd互连场与在第二管芯的第二面上的dtd互连场基本相同，dtd互连场包括多个dtd互连。
148.示例2提供示例1的微电子组件，还包括在第二管芯的第一面上的模制物材料。
149.示例3提供示例2的微电子组件，其中，第二管芯的dtps互连延伸穿过模制物材料。
150.示例4提供示例1中任一项的微电子组件，还包括在第二管芯的第二面上的模制物材料。
151.示例5提供示例4的微电子组件，其中，第二管芯的dtd互连延伸穿过模制物材料。
152.示例6提供示例1中任一项的微电子组件，还包括在第二管芯的第一面和第二面上的模制物材料。
153.示例7提供示例6的微电子组件，其中，dtps互连和dtd互连延伸穿过模制物材料。
154.示例8提供示例1-7中任一项的微电子组件，还包括第三管芯，其中，中介层在第三管芯与支撑结构之间。
155.示例9提供示例8的微电子组件，其中，第二管芯的有源面通过dtd互连连接到第三管芯的有源面。
156.示例10提供示例9的微电子组件，其中，第二管芯的与第二管芯的有源面相对的非有源面通过dtps互连连接到支撑结构。
157.示例11提供示例9-10中任一项的微电子组件，还包括在dtd互连上的焊料材料。
158.示例12提供示例9-10中任一项的微电子组件，还包括在dtps互连上的焊料材料。
159.示例13提供示例8的微电子组件，其中，第二管芯的非有源面通过dtd互连连接到第三管芯的有源面。
160.示例14提供示例13的微电子组件，其中，第二管芯的与第二管芯的非有源面相对的有源面通过dtps互连连接到支撑结构。
161.示例15提供示例13-14中任一项的微电子组件，还包括在dtd互连上的焊料材料。
162.示例16提供示例13-14中任一项的微电子组件，还包括在dtps互连上的焊料材料。
163.示例17提供示例1-7中任一项的微电子组件，其中，第二管芯的第一面包括有源部件。
164.示例18提供示例1-7中任一项的微电子组件，其中，第二管芯的第二面包括有源部件。
165.示例19提供一种ic封装，包括：封装支撑件；中介层；在中介层中的第一管芯，其中。第一管芯不具有在第一管芯的第一面与第一管芯的第二面之间延伸的过孔，第一管芯的第二面与第一管芯的第一面相对；第二管芯，其中，中介层在第二管芯与封装支撑件之间；在第一管芯的第一面上的多个dtps互连，多个dtps互连耦合到第一管芯和封装支撑件；以及在第一管芯的第二面上的多个dtd互连，第二面与第一面相对，并且dtd互连耦合到第二管芯的有源面以及第一管芯。
166.示例20提供示例19的ic封装，其中，dtps互连的直径大于dtd互连的直径。
167.示例21提供示例19的ic封装，其中，dtps互连的间距大于dtd互连的间距。
168.示例22提供了示例19-21中任一项的ic封装，其中，第一管芯的第二面是第一管芯的有源面。
169.示例23提供了示例19-21中任一项的ic封装，其中，第一管芯的第二面是第一管芯的非有源面。
170.示例24提供示例19-21中任一项的ic封装，还包括在第一管芯的第一面上的模制物材料，其中，模制物材料围绕dtps互连。
171.示例25提供示例19-21中任一项的ic封装，还包括在第一管芯的第二面上的模制物材料，其中，模制物材料围绕dtd互连。
172.示例26提供示例19-21中任一项的ic封装，还包括在第二管芯的第一面和第二面上的模制物材料，其中，模制物材料围绕dtps互连和dtd互连。
173.示例27提供示例19-21中任一项的ic封装，其中，第一管芯的有源面通过dtd互连连接到第二管芯的有源面。
174.示例28提供示例27的ic封装，其中，第一管芯的与第一管芯的有源面相对的非有源面通过dtps互连连接到封装支撑件。
175.示例29提供示例27-28中任一项的ic封装，还包括在dtps互连上的焊料材料。
176.示例30提供示例27-28中任一项的ic封装，还包括在dtd互连上的焊料材料。
177.示例31提供示例19-21的ic封装，其中，第一管芯的非有源面通过dtd互连连接到第二管芯的有源面。
178.示例32提供示例31的ic封装，其中，第一管芯的与第一管芯的非有源面相对的有源面通过dtps互连连接到支撑结构。
179.示例33提供示例31-32中任一项的ic封装，还包括dtd互连上的焊料材料。
180.示例34提供示例31-32中任一项的ic封装，还包括在dtps互连上的焊料材料。
181.示例35提供一种制造微电子组件的方法，该方法包括：提供包括硅的晶圆，其中，晶圆包括电镀在晶圆的第一面上的第一互连结构；以及在晶圆的第二面上图案化第二互连结构，其中，在图案化期间，使用红外(ir)对准参考第一互连结构的图案来执行第二互连结构的对准。
182.示例36提供示例35的方法，还包括：在图案化之后，在晶圆的第二面上电镀第二互
连结构。
183.示例37提供示例35-36中任一项的方法，其中，第一互连结构具有与第二互连结构不同的直径。
184.示例38提供示例35-36中任一项的方法，其中，第一互连结构具有与第二互连结构不同的间距。
185.示例39提供示例35-36中任一项的方法，其中，使用ir相机执行图案化。
186.示例40提供示例35-36中任一项的方法，还包括：在晶圆的第二侧上沉积光致抗蚀剂材料。
187.示例41提供示例35-36中任一项的方法，其中晶圆未掺杂。
188.示例42提供示例35-36中任一项的方法，还包括：剥离光致抗蚀剂材料。
189.示例43提供示例42的方法，其中，在电镀之后执行剥离。
190.示例44提供示例35-36中任一项的方法，其中，在图案化期间，在不参考晶圆的第二面上的穿衬底过孔(tsv)标记的情况下，执行第二互连结构的对准。
191.以上对本公开的所示实施方式的描述，包括摘要中所描述的，不是旨在是详尽无遗的或将本公开限制为所公开的精确形式。虽然本文出于说明性目的描述了本公开的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本公开的范围内各种等效修改是可能的。

技术特征：

1.一种微电子组件，包括：支撑结构；在所述支撑结构上方的中介层；在所述中介层中的第一管芯，所述第一管芯包括穿衬底过孔(tsv)；以及在所述中介层中的第二管芯，所述第二管芯没有tsv；其中，在所述第一管芯的第一面上的管芯到封装支撑件(dtps)互连场与在所述第二管芯的第一面上的dtps互连场基本相同，所述dtps互连场包括用于将所述第一管芯和所述第二管芯连接到所述支撑结构的多个dtps互连；并且其中，在所述第一管芯的第二面上的管芯到管芯(dtd)互连场与在所述第二管芯的第二面上的dtd互连场基本相同，所述dtd互连场包括多个dtd互连。2.根据权利要求1所述的微电子组件，还包括在所述第二管芯的所述第一面上的模制物材料。3.根据权利要求2所述的微电子组件，其中，所述第二管芯的所述dtps互连结构延伸穿过所述模制物材料。4.根据权利要求1所述的微电子组件，还包括在所述第二管芯的所述第二面上的模制物材料。5.根据权利要求4所述的微电子组件，其中，所述第二管芯的所述dtd互连延伸穿过所述模制物材料。6.根据权利要求1所述的微电子组件，还包括在所述第二管芯的所述第一面和所述第二面上的模制物材料。7.根据权利要求6所述的微电子组件，其中，所述dtps互连和所述dtd互连延伸穿过所述模制物材料。8.根据权利要求1-7中任一项所述的微电子组件，还包括第三管芯，其中，所述中介层在所述第三管芯与所述支撑结构之间。9.根据权利要求8所述的微电子组件，其中，所述第二管芯的有源面通过所述dtd互连连接到所述第三管芯的有源面。10.根据权利要求9所述的微电子组件，其中，所述第二管芯的与所述第二管芯的所述有源面相对的非有源面通过所述dtps互连连接到所述支撑结构。11.根据权利要求9-10中任一项所述的微电子组件，还包括在所述dtd互连上的焊料材料。12.根据权利要求9-10中任一项所述的微电子组件，还包括在所述dtps互连上的焊料材料。13.根据权利要求8所述的微电子组件，其中，所述第二管芯的非有源面通过所述dtd互连连接到所述第三管芯的有源面。14.根据权利要求13所述的微电子组件，其中，所述第二管芯的与所述第二管芯的所述非有源面相对的有源面通过所述dtps互连连接到所述支撑结构。15.根据权利要求13-14中任一项所述的微电子组件，还包括在所述dtd互连上的焊料材料。16.根据权利要求13-14中任一项所述的微电子组件，还包括在所述dtps互连上的焊料
材料。17.一种集成电路(ic)封装，包括：封装支撑件；中介层；在所述中介层中的第一管芯，其中，所述第一管芯不具有在所述第一管芯的第一面与所述第一管芯的第二面之间延伸的过孔，所述第一管芯的所述第二面与所述第一管芯的所述第一面相对；第二管芯，其中，所述中介层在所述第二管芯与所述封装支撑件之间；在所述第一管芯的所述第一面上的多个管芯到封装支撑件(dtps)互连，所述多个dtps互连耦合到所述第一管芯和所述封装支撑件；以及在所述第一管芯的所述第二面上的多个管芯到管芯(dtd)互连，所述第二面与所述第一面相对，并且所述dtd互连耦合到所述第二管芯的有源面以及所述第一管芯。18.根据权利要求17所述的ic封装，其中，所述dtps互连的直径大于所述dtd互连的直径。19.根据权利要求17-18中任一项所述的ic封装，其中，所述dtps互连的间距大于所述dtd互连的间距。20.根据权利要求17-19所述的ic封装，其中，所述第一管芯的所述第二面是所述第一管芯的有源面。21.根据权利要求17-20所述的ic封装，其中，所述第一管芯的所述第二面是所述第一管芯的非有源面。22.一种制造微电子组件的方法，所述方法包括：提供包括硅的晶圆，其中，所述晶圆包括电镀在所述晶圆的第一面上的第一互连结构；以及在所述晶圆的第二面上图案化第二互连结构，其中，在所述图案化期间，参考所述第一互连结构的图案来执行所述第二互连结构的对准。23.根据权利要求22所述的方法，还包括：在所述图案化之后，在所述晶圆的所述第二面上电镀所述第二互连结构。24.根据权利要求22-23中任一项所述的方法，其中，所述第一互连结构具有与所述第二互连结构不同的直径或不同的间距。25.根据权利要求22-24所述的方法，其中，在所述图案化期间，在不参考所述晶圆的所述第二面上的穿衬底过孔(tsv)标记的情况下，执行所述第二互连结构的所述对准。

技术总结

一种示例性微电子组件，包括：支撑结构；在支撑结构上方的中介层；在中介层中的第一管芯，第一管芯包括穿衬底过孔(TSV)；以及在中介层中的第二管芯，第二管芯没有TSV。在第一管芯的第一面上的管芯到封装支撑件(DTPS)互连场与在第二管芯的第一面上的DTPS互连场基本相同，DTPS互连场包括用于将第一管芯和第二管芯连接到支撑结构的多个DTPS互连。在第一管芯的第二面上的管芯到管芯(DTD)互连场与在第二管芯的第二面上的DTD互连场基本相同，DTD互连场包括多个DTD互连。本公开涉及低成本嵌入式集成电路管芯。成电路管芯。成电路管芯。