首页 > 专利技术

实时校正子检查的制作方法

实时校正子检查
1.交叉引用
2.本专利申请要求沙佛(schaefer)在2022年8月16日提交的标题为“real time syndrome check”的美国专利申请第17/820,085号，和沙佛在2021年8月25日提交的标题为“real time syndrome check”的美国临时专利申请第63/236,962号的优先权，其中的每一个均转让给本受让人且其中的每一个均明确以全文引用的方式并入本文中。
技术领域
3.技术领域涉及实时校正子检查。

背景技术：

4.存储器装置广泛用于将信息存储在如计算机、用户装置、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可编程为两种支持状态中的一种，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持超过两种状态，可存储其中的任一种。为了存取所存储信息，组件可读取或感测存储器装置中的至少一种所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
5.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、静态ram(sram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性的或非易失性的。例如feram的非易失性存储器可维持其所存储的逻辑状态持续很长一段时间，即使不存在外部电源。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。

技术实现要素：

6.本文中描述了一种方法。方法可包含：从主机装置接收与一组数据相关联的读取命令；作为错误控制操作的部分，针对所述组数据产生第一组错误控制位；确定第一组错误控制位使与错误控制操作相关联的匹配操作发生故障；及至少部分地基于第一组错误控制位使匹配操作发生故障而将不同于第一组错误控制位的第二组错误控制位传输到主机装置。
7.本文中描述了一种方法。方法可包含：将读取命令传输到存储器装置；至少部分地基于传输读取命令而接收一组数据和一组错误控制位；至少部分地基于所述组错误控制位而确定所述组错误控制位使与存储器装置处的错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述确定而处理所述组数据。
8.本文中描述了一种设备。设备可包含：存储器阵列，其包括各自包括电容存储元件的存储器单元阵列；和电路，其与存储器阵列耦合且配置成使设备进行以下操作：从主机装置接收与一组数据相关联的读取命令；作为错误控制操作的部分，针对所述组数据产生第
一组错误控制位；确定第一组错误控制位使与错误控制操作相关联的匹配操作发生故障；及至少部分地基于第一组错误控制位使匹配操作发生故障而将不同于第一组错误控制位的第二组错误控制位传输到主机装置。
9.本文中描述了一种设备。设备可包含：电路，其配置成使设备进行以下操作：将读取命令传输到存储器装置；至少部分地基于传输读取命令而接收一组数据和一组错误控制位；至少部分地基于所述组错误控制位而确定所述组错误控制位使与存储器装置处的错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述确定而处理所述组数据。
10.本文中描述一种非暂时性计算机可读媒体。非暂时性计算机可读媒体可包含指令，所述指令在由电子装置的处理器执行时使电子装置进行以下操作：从主机装置接收与一组数据相关联的读取命令；作为错误控制操作的部分，针对所述组数据产生第一组错误控制位；确定第一组错误控制位使与错误控制操作相关联的匹配操作发生故障；及至少部分地基于第一组错误控制位使匹配操作发生故障而将不同于第一组错误控制位的第二组错误控制位传输到主机装置。
附图说明
11.图1说明根据如本文中所公开的实例的支持实时校正子检查的系统的实例。
12.图2说明根据如本文中所公开的实例的支持实时校正子检查的信号图的实例。
13.图3说明根据如本文中所公开的实例的支持实时校正子检查的操作的实例集合。
14.图4展示根据如本文中所公开的实例的支持实时校正子检查的存储器装置的框图。
15.图5展示根据如本文中所公开的实例的支持实时校正子检查的主机装置的框图。
16.图6和7展示说明根据如本文中所公开的实例的支持实时校正子检查的一或多种方法的流程图。
具体实施方式
17.存储器装置可为主机装置存储数据，所述主机装置稍后可存取所存储数据。在一些实例中，当在主机装置与存储器装置之间传送数据时，可发生故障。在一些实例中，当主机装置将从存储器装置接收到的无效数据(或确定为从存储器装置接收)视为有效数据时，可发生故障。与存储和存取存储在存储器装置处的数据相关联的可接受故障率可基于故障的后果—例如，用于自主车辆的系统的可接受故障率可能比如桌上型计算的其它应用更严格。
18.对于安全应用，增强型技术可用于减小与存储器装置相关联的故障率。可在存储器装置与主机装置之间传送错误管理信令以减少故障数量。错误管理信令可包含有效操作信号(例如，有效读取操作旗标(vrof)信号)、校正子检查信号、主错误日志信号、链路错误校正码(ecc)信号或其任何组合。在一些实例中，用于在主机装置与存储器装置之间传送数据的可用协议的子集可支持补充错误管理信号中的一或多个的通信。
19.主机装置可使用不支持传送有效操作信号、校正子检查信号或主错误状态信号中的一或多个的协议—然而，在一些实例中，存储器装置可仍产生信号的基础数据。举例来说，一些这类存储器系统可实施通信协议(例如，特殊功能选择协议，如dsf+协议)，其包含
用于指示主错误日志包含主机装置的信息的专用间隔或位集合。然而，其它存储器系统可能不实施包含专用间隔或位集合的通信协议。因此，如果主机装置不实施一些协议，那么主机装置可能无法与存储器装置交换补充错误管理信令。举例来说，主机装置可能无法接收校正子检查信号，且因此可能无法确定在存储器装置处执行的校正子检查操作的结果。因此，存储器装置与主机装置之间的通信错误可能增加(例如，如果主机装置使用基于在确定一组数据包含单位错误之后错误地校正包含多位错误的一组数据而获得的无效数据)。因此，与存储器装置相关联的故障率也可增加，且在一些情况下，可能超过阈值。
20.为了实现在使用不支持显式通信校正子检查信息的协议时传送校正子检查信息，可将校正子检查信息编码到协议所支持的信令(例如，现有或标准化协议，如链路ecc协议)中。在一些实例中，可将校正子检查信息编码到错误管理信号(其也可称为链路错误管理信号)中，所述错误管理信号用于防止在数据传输期间可能出现的错误。举例来说，可通过在用于传输链路错误管理信号的持续时间期间传输特定值来指示校正子检查的结果。这类特定值可用于代替针对传输链路错误管理信号而另外产生的位集合。特定值可向主机装置指示校正子检查在存储器装置处发生故障—例如，在写入到存储器装置时针对所请求的一组数据而存储的校正子位并不匹配在从存储器装置检索时针对所请求的一组数据而计算的校正子位。
21.通过传输链路错误管理信号中的特定值与指示校正子检查故障(其也可称为校正子检查错误)的一组数据来代替针对所述组数据产生的奇偶校验值，主机装置可在不使用显式校正子检查信号的情况下检测存储器装置处的校正子检查故障。
22.首先在系统的上下文中描述本公开的特征。还在信号图和过程流程的上下文中描述本公开的特征。进一步参考涉及实时校正子检查的设备图和流程图来说明且描述本公开的这些和其它特征。
23.图1说明根据如本文中所公开的实例的支持实时校正子检查的系统100的实例。系统100可包含主机装置105、存储器装置110和将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。
24.系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可为可用于存储用于系统100的一或多个其它组件的数据的系统的组件。
25.系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器执行过程的装置内的处理器或其它电路系统的实例，如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器、芯片上系统(soc)或某一其它固定或便携式电子装置内，以及其它实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
26.存储器装置110可为可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下
中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因数。
27.存储器装置110可为可操作的以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型或相依型装置(例如，响应和执行由主机装置105通过外部存储器控制器120提供的命令)。这类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。
28.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。
29.处理器125可为可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在这类实例中，处理器125可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
30.bios组件130可为包含作为固件操作的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储在只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
31.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每一存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-n)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一个或多个平铺块、一或多个区段)，其中每一存储器单元可操作以存储至少一位数据。包含两个或更多个存储器裸片160的存储器装置110可称为多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
32.装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文中所描述的存储器装置110的操作。
33.在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。举例来说，存储器装置110可接收指示存储器装置110待为主机装置105存储数据的写入命令，或指示存储器装置110待将存储在存储器裸片160中的数据提供到主机装置105的读取命令。
34.本地存储器控制器165(例如，对于存储器裸片160在本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可为可操作
的以与装置存储器控制器155通信(例如，接收或发射数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。因此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，传输到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
35.外部存储器控制器120可为可操作的以使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120，或系统100或主机装置105的其它组件，或本文中所描述的功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125，或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或其在本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施或反之亦然。
36.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可为可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间运载信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以运载信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫和在存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可为可操作的以充当信道的部分。
37.信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令在信道115上传送信令。在sdr信令中，可针对(例如，在时钟信号的上升或下降沿上的)每一时钟周期登记信号的一个调制符号(例如，信号电平)。在ddr信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每一时钟周期登记信号的两个调制符号(例如，信号电平)。
38.在一些实例中，ca信道186可为可操作的以在主机装置105与存储器装置110之间传送命令，包含与所述命令相关联的控制信息(例如，地址信息)。举例来说，由ca信道186运载的命令可包含具有所要数据的地址的读取命令。在一些实例中，ca信道186可包含用以解码地址或命令数据中的一或多个的任何数量的信号路径(例如，八个或九个信号路径)。
39.在一些实例中，ck信道188可为可操作的以在主机装置105与存储器装置110之间传送一或多个时钟信号。每一时钟信号可为可操作的以在高状态与低状态之间振荡，且可支持主机装置105与存储器装置110的动作之间的协调(例如，在时间上)。在一些实例中，时
钟信号可为单端的。在一些实例中，时钟信号可提供存储器装置110的命令和定址操作或存储器装置110的其它系统级操作的定时参考。时钟信号因此可称为控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管)。
40.在一些实例中，dq信道190可为可操作的以在主机装置105和存储器装置110之间传送一或多个数据或控制信息。举例来说，dq信道190可传送待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。
41.信道115可包含任何数量的信号路径(包含单个信号路径)。在一些实例中，信道115可包含多个个别信号路径。举例来说，信道可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等。
42.在一些实例中，一或多个其它信道192可包含一或多个错误管理信道，其可称为错误控制信道、错误检测码信道或ecc信道。错误管理信道可为可操作的以传送如校验和的错误检测信号，从而改善系统可靠性。错误管理信道可包含任何数量的信号路径。
43.封装可用于含有和提供对存储器装置110的存取和来自所述存储器装置的存取。封装可包含给予对存储器装置110内的组件(例如，存储器控制器，如装置存储器控制器155或本地存储器控制器165，存储器裸片，如存储器裸片160)的存取和来自所述组件的存取的引脚。在一些实例中，封装可包含dq引脚，其允许将数据输入到存储器控制器或从存储器控制器输出。此外，封装可包含用于从主机装置105接收wck信号的写入时钟(wck)引脚—wck信号可在主机装置105发出读取或写入命令时被接收，且可用于对在存储器装置110处的dq引脚上接收到的数据信号进行取样。此外，封装可包含用于输出时钟信号(其也可称为rdqs信号)的读取数据选通(rdqs)引脚—例如，当存储器装置110配置成使用处于频率范围内的频率操作时。在一些实例中，存储器装置110基于接收到的wck信号而产生rdqs信号，且主机装置105可使用rdqs信号来对接收到的数据信号进行取样。此外，封装可包含用于输出错误管理信息—例如，用于检测和/或校正错误的信息的数据掩码反演(dmi)引脚。在一些实例中，封装可类似地用于含有和提供对主机装置105的存取和来自所述主机装置的存取。
44.封装的引脚还可与包含多个信道115的总线耦合。在一些实例中，存储器装置110的dq引脚可与dq信道190耦合，rdqs引脚可与总线的ck信道188耦合，且dmi引脚可与总线的dmi信道191耦合。在一些实例中，封装的引脚和/或总线的信道115可端接(例如，微弱地)到电压源或电压槽(例如，接地参考)。举例来说，dq引脚和/或dq信道190可端接到接地参考—例如，经由阻抗。因此，当不使用总线(例如，处于空闲、非作用或浮置状态)时，引脚和信道115的电压可能倾向于耦合的电压源或电压槽的电压。在一些实例中，当不使用总线(例如，可处于浮置状态)时，封装的引脚和/或信道115可不与电压源或电压槽耦合。替代地，当总线被存储器装置110或主机装置105使用(例如，处于作用中状态)时，信道115的电压可由存储器装置110或主机装置105驱动。
45.主机装置105与存储器装置110之间的通信可能发生故障。故障可包含主机装置105从存储器装置110接收到无效数据而不确定所述数据是无效的情境。在这类情况下，主机装置105可使用无效数据来执行操作。可通过对多个类似构造的系统进行测试持续一时间间隔且确定每累计小时发生的故障的数量来确定包含主机装置105和存储器装置110的系统100的故障率—例如，如果对一百个系统进行测试持续一百个小时，那么故障率可确定
在约10,000小时内发生的故障的数量。测试可产生预期在系统的操作的十亿小时内发生的故障的数量，其也可称为故障次数(fit)率。系统可配置成具有可接受fit率—例如，低于阈值的fit率。可基于故障的后果而设定阈值。举例来说，可能由故障引起的损伤越严重，fit率可能越严格—例如，如果系统部署在用于操作汽车的应用中(例如，自主车辆中)，那么阈值可较低(例如，小于4fit)。
46.系统的故障率可能受用于存储器装置110的封装的类型的影响—例如，故障率可随封装的覆盖面积减小或封装的密度增加或这两者而增加，且反之亦然。在一些实例中，当将存储器装置110封装在当前封装中时，改变用于容纳存储器装置110的封装可使得系统100的fit率(当将存储器装置110封装在先前封装中时，先前满足fit率阈值)超出fit率阈值—例如，归因于可能发生的机械故障的数量增加，如焊接故障或短路情境。举例来说，将存储器装置110封装在细间距球栅阵列中可使得系统100的fit率相对于将存储器装置110封装在具有较大间距(例如，从2.4fit)的球栅阵列中而增加(例如，到25.5fit)。
47.使得存储器装置110与主机装置105之间的总线不恰当地进入或保持在浮置状态中的封装错误可显著影响系统100的fit率。在这类情况下，主机装置105可能无法确定总线上的信号是由存储器装置110驱动的数据信号(其可称为有效数据信号)还是当总线处于浮置状态时在总线上产生的随机数据信号(其可称为无效数据信号)。此外，主机装置105可确定总线上的随机数据信号为有效数据信号且使用从随机数据信号获得的无效数据来执行操作，从而增加系统的fit率。
48.系统100可采用数据可靠性技术来实现系统100的可接受fit率。举例来说，系统100可存储奇偶校验位与数据，其中奇偶校验位可用于在将数据输出到主机装置105时检测和/或校正数据中的错误。在一些实例中，奇偶校验位可用于产生指示数据包中的哪些位有缺陷的一或多个校正子位。
49.可将错误保护应用于存储器装置110与主机装置105之间的链路(例如，应用于在dq信道190上传输的数据)。这一错误保护可称为链路ecc。在这类情况下，可针对待传输到主机装置105的数据(或反之亦然)产生奇偶校验信息。奇偶校验信息可接着在对应读取操作期间与一组数据一起传输。接收装置可使用奇偶校验信息来确定在传输所述组数据期间是否将任何错误引入到所述组数据中，且在一些实例中，校正检测到的错误。
50.存储器装置110和/或主机装置105可包含校正子检查电路。存储器装置110处的校正子检查电路可检查与一组数据相关联的校正子位且为主机装置105产生指示数据中是否存在错误(例如，校正子位是否包含任何非零校正子位)的指示(其可称为校正子检查信号)。在一些实例中，存储器装置110在对应读取操作期间将校正子检查信号传输到主机装置105。因此，校正子检查信号可使得主机装置105能够快速地识别接收到的数据是否包含一或多个错误。校正子检查电路还可配置成指示额外信息，如错误数量、体模错误、错误类型等。在一些实例中，存储器装置110还向主机装置105传信用于产生校正子检查信号的校正子位—例如，存储器装置可使用校正子位作为链路ecc的奇偶校验信息。
51.主机装置105可使用校正子位来检测和/或校正接收到的数据中的一或多个错误。在一些实例中，主机装置105可将接收到的校正子位与针对接收到的数据计算的校正子位进行比较以检测(且在一些实例中，校正)接收到的数据中的错误。在一些实例中，由校正子检查信号提供的错误管理信息与使用链路ecc确定的错误管理信息组合可用于减小主机装
置105试图校正和使用具有多个位错误的接收到的数据的可能性(基于从链路ecc检测到数据具有单个位错误)。因此，主机装置105可使用所述信息来避免原本将影响fit率的故障。
52.存储器装置110还可包含主错误电路以改善数据传送的可靠性。主错误电路可使得存储器装置110能够识别由存储器控制器引起的错误。举例来说，主错误电路可识别在存储器装置110将与接收到的数据不同的数据写入到存储器时，或将与存储在存储器中的数据不同的数据输出到主机装置105出现的错误—例如，通过在写入到存储器或从存储器读取时存取不正确的行。
53.为了减小由未能检测到空闲总线引起(例如，归因于总线封装故障)的系统的fit率，存储器装置110可使用控制信号(其可称为有效读取操作旗标(vrof)信号)来指示连接存储器装置110与主机装置105的总线何时处于空闲状态(例如，浮置状态)或总线何时处于作用中状态。即，有效读取操作旗标可用于指示读取操作当前是否正由存储器装置110执行(例如，使用高电压)，或当前不执行有效读取操作(例如，使用低电压)。因此，在一些实例中，在基于接收到vrof信号而确定从空闲总线(例如，浮置总线)获得对应数据信号之后，主机装置105可丢弃经解码数据。
54.在一些实例中，可在dmi引脚上输出vrof信号、由校正子检查电路产生的校正子检查信号、包含校正子位的校正子位信号、由主错误电路产生的主错误状态信号或其任何组合。存储器装置110可包含可用于在vrof信号、校正子检查信号、主错误状态信号和链路ecc信号之间切换的多路复用器。
55.可使用使得错误管理信息能够在存储器装置110与主机装置105之间传送的第一协议—所述协议可称为dsf+协议。在这类实例中，在读取操作的第一单位间隔期间，可在dmi引脚上输出vrof信号；在读取操作的下一组单位间隔期间，可在dmi引脚上输出校正子检查信号；在读取操作的后一组单位间隔期间，可在dmi引脚上输出主错误状态信号，且在读取操作的后续一组单位间隔期间，可在dmi引脚上输出链路ecc信号。同时，可在单位间隔中的每一个期间经由dq引脚传输与读取操作相关联的数据。在一些实例中，可使用使得错误管理信息的一部分能够在存储器装置110与主机装置105之间传送的第二协议—例如，在读取操作的第一单位间隔期间，可不传输vrof信号，但当启用第二协议时，可在后续单位间隔期间，例如在与第一协议相同的一组单位间隔期间传输其它错误管理信号。第二协议可称为dsf+协议。在一些实例中，可使用使得错误管理信息的较少部分能够在存储器装置110与主机装置105之间传送的第三协议—例如，在读取操作期间，例如在与第一和第二协议相同的一组单位间隔期间，仅可传输链路ecc信号。
56.在一些实例中，可基于在rdqs引脚上输出的读取时钟信号来确定单位间隔，其中每一单位间隔对应于读取时钟的下降沿与读取时钟的后续上升沿之间的持续时间。读取时钟可与dq引脚上的数据包的输出对准。在一些实例中，当存储器装置110在特定频率范围内操作时，由存储器装置110输出读取时钟。当在频率范围之外操作时，存储器装置110可不输出读取时钟信号。在这类情况下，可基于在主机装置105处产生的写入时钟信号来确定单位间隔。在一些实例中，可使用对应于从主机装置105接收的写入时钟信号的差分信号(例如，写入时钟信号的反相和非反相版本)来产生rdqs信号(其可称为差分选通技术)。在其它实例中，可使用从主机装置105接收的写入时钟信号的非反相版本来产生rdqs信号(其可称为单端选通信技术)。
57.主机装置105可使用不支持传送有效操作信号、校正子检查信号或主错误状态信号中的一或多个的协议—然而，在一些实例中，存储器装置110可仍产生信号的基础数据。因此，主机装置105可能无法从存储器装置110接收补充错误管理信令。举例来说，主机装置105可能无法接收校正子检查信号，且因此可能无法确定在存储器装置110处执行的校正子检查操作的结果。因此，存储器装置110与主机装置105之间的通信错误可能增加(例如，如果主机装置105使用基于在确定一组数据包含单位错误之后错误地校正包含多位错误的一组数据而获得的无效数据)。因此，与存储器装置相关联的故障率也可增加，且在一些实例中，可超过阈值。
58.为了实现在使用不支持显式通信校正子检查信息的协议时传送校正子检查信息，可将校正子检查信息编码到协议所支持的信令中。在一些实例中，可将校正子检查信息编码到错误管理信号(其也可称为链路错误管理信号)中，所述错误管理信号用于防止在数据传输期间可能出现的错误。举例来说，可通过在用于传输链路错误管理信号的持续时间期间传输特定值(例如，代替针对传输链路错误管理信号而另外产生的位集合)来指示校正子检查的结果。在一些实例中，特定值可向主机装置指示校正子检查在存储器装置处发生故障—例如，在写入到存储器装置时针对所请求的一组数据而存储的校正子位并不匹配在从存储器装置检索时针对所请求的一组数据而计算的校正子位。
59.在一些实例中，存储器装置110可实施通信协议(例如，特殊功能选择协议，如dsf+协议)，其包含用于指示校正子检查发生故障的专用间隔。然而，在其它实例中，存储器装置110可不实施包含专用间隔的通信协议。
60.图2说明根据如本文中所公开的实例的支持实时校正子检查的信号图的实例。
61.信号图200描绘在时间间隔期间正传输的一组信号的图示。信号图200包含一或多个命令信号210、时钟信号215、一或多个数据信号220和一或多个错误信号230的图示。在一些实例中，命令信号210可在命令/地址信道(例如，图1的ca信道186)上传送。时钟信号215可在时钟信道(如，图1的ck信道188)上传送。数据信号220可在数据信道(例如，图1的dq信道190)上传送。且错误信号230可在错误管理信道(例如，图1的dmi信道191)上传送。
62.命令205可收纳在命令信号210中。在其它类型的命令当中，命令205可为读取命令、写入命令或其组合。命令205可触发数据信号220中待传输的数据。在一些实例中，第一命令205-1触发待在第一数据持续时间225-1期间传输的数据。第一命令205-1还可触发待产生的时钟信号215。时钟信号215可为rdqs时钟信号。在一些实例中，时钟信号215用于指示单位间隔223，其中单位间隔可横跨时钟脉冲的上升沿与下降沿之间的持续时间。在一些实例中，可在每一单位间隔传输新的一组信息(例如，一组数据、错误管理位等)。在一些实例中，在接收命令205之前接收wck信号，其中wck信号的开始可指示命令205即将到来。在一些实例中，基于wck信号产生rdqs时钟。接收wck信号与接收命令之间的周期可称为限定时间。
63.可传送错误管理信息与数据以实现对数据中的错误的检测和校正。在一些实例中，可在对应持续时间期间传输错误管理信息。举例来说，可在第一有效操作持续时间233-1期间传输有效操作旗标(例如，vrof)，可在第一校正子检查持续时间235-1期间传输校正子检查信号，可在第一主错误持续时间240-1期间传输主错误状态，且可在第一链路ecc持续时间245-1期间传输错误校正码(例如，奇偶校验位)。第一有效操作持续时间233-1可横
跨第一数据持续时间225-1的第一单位间隔，第一校正子检查持续时间可横跨第一数据持续时间225-1的下三个单位间隔，第一主错误持续时间240-1可横跨第一数据持续时间225-1的后三个单位间隔，且第一链路ecc持续时间可横跨第一数据持续时间225-1的后九个单位间隔。
64.可不传送有效操作信号、校正子检查信号或主错误状态信号中的一或多个—例如，如果配置的通信协议不支持这一错误管理信令的通信。举例来说，在有效操作持续时间233期间，可不传输vrof信号，所述有效操作持续时间可对应于数据持续时间225的第一单位间隔。另外或替代地，在第一校正子检查持续时间235-1期间，可不传输校正子检查信号。在这类情况下，当不驱动dmi引脚时，错误信号230的电压可在有效操作持续时间233、校正子检查持续时间235、主错误持续时间240或其组合期间处于第一电压电平—例如，基于将dmi引脚端接到提供第一电压电平的电压源或电压槽。或处于不确定的电压电平—例如，如果在不驱动dmi引脚时，dmi引脚处于浮置状态。
65.当不传输校正子检查信号时，主机装置可能不会接收到在写入时针对一组数据存储的一组校正子位和在检索时针对所述组数据计算的一组校正子位是否不匹配的指示。这一指示可供主机装置用来确定一组数据中的所检测错误是单位错误(其可使用与所述组数据相关联的奇偶校验位进行校正)还是多位错误(其可为不可校正的)。在没有这一指示的情况下，对于具有多位错误的一组数据，主机装置可能不正确地确定所述组数据具有单位错误。在这类情况下，主机装置可基于针对一组数据产生的一组校正子位而执行用于校正单位错误的操作，且使用已校正但仍无效的一组数据，从而引起故障。
66.如本文中所描述，在一些实例中，为了使得主机装置能够确定所请求的一组数据是否发生校正子检查故障，存储器装置可在链路ecc持续时间245期间传输特定值(例如，11011011)，代替针对对应的一组数据计算的一组ecc位。在这类情况下，主机装置可配置成基于在链路ecc持续时间245期间接收到特定值来确定已发生校正子检查故障—例如，而不是使用接收到的位集合的值来进行检测，且在一些实例中，校正对应的一组数据中的错误。
67.图3说明根据如本文中所公开的实例的支持实时校正子检查的过程流程的实例。
68.过程流程300可由主机装置305和存储器装置310执行，所述装置可为上文参考图1和2所描述的主机装置和存储器装置的相应实例。在一些实例中，过程流程300说明经执行以支持实时校正子检查的实例操作序列。举例来说，过程流程300描绘用于通过在链路ecc持续时间期间传输特定错误校正码(例如，“11011011”)来指示校正子检查故障的操作。
69.过程流程300中所描述的操作可在所述过程中较早或较晚地执行、省略、替换、补充或与另一操作组合。此外，可包含本文中所描述的不包含在过程流程300中的额外操作。
70.在箭头320处，主机装置305可将命令传输到存储器装置310。在一些实例中，命令为读取命令且寻址存储器装置310的存储器阵列中存储一组数据的位置。
71.在框325处，存储器装置310可基于接收到命令而检索由命令寻址的一组数据。检索所述组数据可包含对已寻址位置处的一组存储器单元所存储的逻辑状态进行解码。
72.在框330处，存储器装置310可基于所检索的一组数据执行校正子检查。在一些实例中，存储器装置310可检索在将与所检索的一组数据相关联的所存储的一组数据写入到存储器装置310且存储在存储器装置310中时产生的第一组错误管理位(在一些实例中，第一组错误管理位可称为校正子位)。存储器装置310还可基于所检索的一组数据产生第二组
错误管理位。在一些实例中，所检索的一组数据可不同于所存储的一组数据—例如，归因于内部存储错误，如位翻转。在一些实例中，存储器装置310可使用第二组错误管理位作为链路ecc位。在其它实例中，可针对链路ecc位计算第三组错误管理位—例如，基于一组数据的已校正版本。
73.存储器装置310可将第一组错误管理位与第二组错误管理位进行比较。在一些实例中，存储器装置310可确定第一组错误管理位不同于第二组错误管理位—例如，如果所存储的所述组数据位不同于所检索的所述组数据位。
74.在框335处，存储器装置310可基于指示错误管理位不同的校正子检查操作的结果来检测校正子检查故障。在一些实例中，存储器装置310可基于确定校正子检查操作发生故障而产生具有特定值(例如，具有值11011011)的修改后的一组错误管理位。可使用链路ecc资源而不是针对所检索的一组数据产生的错误管理位来传输修改后的所述组错误管理位。在一些实例中，修改后的所述组错误管理位可称为代码或校正子检查故障码。
75.在一些实例中，修改后的所述组错误管理位可选自与非混叠错误(如，非位翻转错误码)相关联的一组错误管理位。与混叠错误(如，位翻转错误码)相关联的一组错误管理位可为可引起包含多个位错误的一组数据的单位“校正”的一组错误管理位—这一校正可能实际上不校正所述组数据，但可能使所述组数据被确定为有效的。在一些实例中，位翻转错误码可指示单位/混叠错误。虽然非位翻转错误码可与多位/非混叠错误相关联，但其中多个位错误可为不可校正的。在一些实例中，第一组值与位翻转错误码相关联(例如，呈十进制形式：24-31、40-63、72-103、152-183、192-215和224-231)，且第二组值与非位翻转错误码相关联(例如，呈十进制形式：1-23、32-39、64-71、104-151、184-191、216-223和232-255)。在一些情况下，错误管理位的特定值选自第二组值(例如，呈二进制形式：11011011、11111111等)。在一些实例中，不选择值11111111作为特定值—例如，如果保留所述值以指示其它信息，如未驱动条件。
76.在箭头340处，存储器装置310可将所检索的所述组数据传输到主机装置305。在一些实例中，存储器装置310可基于检测到校正子检查故障而传输修改后的一组数据—例如，修改后的所述组数据的值可包含全部为1(例如，“11111111”)或全部为0(例如，“00000000”)。修改后的所述组数据可用于指示主机装置305检测校正子检查故障的发生的额外信息。
77.在箭头345处，存储器装置310可将修改后的所述组错误管理位传输到主机装置305。在一些实例中，存储器装置310可将双错误检测(ded)位附加到修改后的所述组错误管理位。ded位可用于指示组成数据的位和错误管理位(例如，修改后的错误管理位)是包含奇数还是偶数数量的1。即，ded位可为用于数据位和错误管理位的聚合的奇偶校验位。
78.存储器装置310可基于所传输的所述组数据和修改后的错误管理位来计算ded位。在一些实例中，作为发生校正子检查故障的另一指示，存储器装置310可使由计算ded位得到的ded位的值反相。
79.在框350处，主机装置305可对接收到的数据信号和链路ecc信号进行解码。主机装置305可基于数据信号获得一组数据位且基于链路ecc信号获得一组错误管理位。所述组数据位可对应于所检索的所述组数据位，且所述组错误管理位可对应于修改后的所述组错误管理位—例如，如果在传输期间未出现错误。
80.在框355处，主机装置305可检测到在存储器装置310处发生校正子检查故障的指示—例如，基于确定接收到的错误管理位的值等于特定值(例如，11011011)。
81.在其它实例中，主机装置可能未检测到在存储器装置310处发生校正子检查故障的指示—例如，基于确定接收到的错误管理位的值等于除特定值以外的值。在这类情况下，存储器装置310可使用接收到的错误管理位来进行检测，且在一些实例中，校正接收到的所述组数据中的错误。使用接收到的错误管理位可包含针对接收到的所述组数据产生一组奇偶校验位，且将所产生的所述组奇偶校验位与接收到的所述组奇偶校验位进行比较以确定是否存在匹配。匹配可指示在传输期间未出现错误。不匹配可指示在传输期间出现一或多个错误。当检测到一个错误时，主机装置305可基于匹配(例如，xor)所产生和接收到的错误管理位的结果而确定错误的位置，且使所确定的位置处的位反相。当检测到多个错误时，主机装置305可确定错误为不可校正的且舍弃所述数据。
82.在框360处，主机装置305可确定出现校正子检查故障。在一些实例中，主机装置305可仅基于确定接收到的所述组错误管理位具有特定值(即，校正子检查故障码)而确定发生校正子检查故障。
83.在一些实例中，主机装置305可基于与接收到的错误管理位一起传输的ded位的值而确定发生校正子检查故障。即，基于确定接收到的所述组错误管理位具有特定值，主机装置305可基于接收到的所述组数据位与接收到的所述组错误管理位的聚合而计算ded位。主机装置305可将所计算的ded位与接收到的ded位进行比较，且如果所计算的ded位和接收到的ded位具有不同值，那么确定发生校正子检查故障。否则，如果所计算的ded位的值匹配接收到的ded位，那么主机装置305可确定接收到的所述组错误管理位待用于检测所述组数据中的错误。
84.在一些实例中，基于确定接收到的所述组错误管理位具有特定值，主机装置305可通过执行在箭头365到框385处所描述的操作来确认发生校正子检查故障。
85.在箭头365处，主机装置305可将命令传输到存储器装置310以在使用链路ecc资源时不发送校正子检查故障的指示。在一些实例中，所述命令停用存储器装置310处的校正子检查操作。在一些实例中，命令停用对存储器装置310处的校正子检查操作的结果的报告。
86.在箭头370处，主机装置305可将第二命令传输到存储器装置310。类似于在箭头320处传输的第一命令，第二命令可为读取命令且可寻址存储器阵列中与第一命令相同的位置。
87.在箭头375处，存储器装置310可基于接收到第二命令而将存储在所述位置处的第二组数据传输到主机装置305。在一些实例中，第二组数据可与在箭头340处传输的第一组数据相同。
88.在箭头380处，存储器装置310可将与数据相关联的一组错误管理位传输到主机装置305。在一些实例中，错误管理位为用于所述组数据的奇偶校验位。在一些实例中，错误管理位基于针对所述组数据在存储器装置310处执行的校正子检查的结果。在一些实例中，错误管理位不同于在箭头345处传输的修改后的错误管理位。在这类情况下，错误管理位可与针对在框325处检索到的第一组数据产生的错误管理位相同。
89.在框385处，主机装置305可基于在箭头345处接收到的修改后的错误管理位和在箭头380处接收到的第二错误管理位来确定是否发生校正子检查故障。在一些实例中，如果
修改后的错误管理位不匹配第二错误管理位，那么主机装置305确定发生校正子检查故障—例如，因为这可指示在箭头345处接收到的错误管理位不是针对在箭头340处接收到的所述组数据产生的错误管理位。
90.在其中在不进行修改的情况下在箭头345处发送错误管理位的实例中，如果先前接收到的错误管理位匹配当前接收到的错误管理位，那么主机装置305可确定不发生校正子检查故障—例如，因为这可指示先前错误管理位是针对与当前接收到的错误管理位相同的所述组数据产生的。在这类情况下，主机装置305可确定接收到的错误管理位正用于接收到的所述组数据中的错误的管理(而不是用作校正子检查的故障的指示)。在一些实例中，主机装置305可不使用接收到的错误管理位来校正错误，但可使用接收到的错误管理位来识别多个码字的传输中的错误码字。通过识别错误码字，主机装置305可请求重新传输错误码字而不是重新传输所有码字。
91.图4展示根据如本文中所公开的实例的支持实时校正子检查的存储器装置420的框图400。存储器装置420可为如参考图1到3所描述的存储器装置的方面的实例。存储器装置420或其各种组件可为用于执行如本文中所描述的实时校正子检查的各种方面的构件的实例。举例来说，存储器装置420可包含命令组件425、错误管理组件430、校正子检查电路435、输出组件440、校正子检查组件445或其任何组合。这些组件中的每一个可(例如，经由一或多个总线)彼此直接或间接地通信。
92.命令组件425可配置为或以其它方式支持用于从主机装置接收与一组数据相关联的读取命令的构件。错误管理组件430可配置为或以其它方式支持用于作为错误控制操作的部分，针对所述组数据产生第一组错误控制位的构件。校正子检查电路435可配置为或以其它方式支持用于确定第一组错误控制位使与错误控制操作相关联的匹配操作发生故障的构件。输出组件440可配置为或以其它方式支持用于至少部分地基于第一组错误控制位使匹配操作发生故障而将不同于第一组错误控制位的第二组错误控制位传输到主机装置的构件。
93.在一些实例中，校正子检查电路435可配置为或以其它方式支持用于至少部分地基于匹配操作的故障而从存储器检索第二组错误控制位的构件，其中传输第二组错误控制位至少部分地基于检索第二组错误控制位。
94.在一些实例中，为了支持确定第一组错误控制位使匹配操作发生故障，校正子检查电路435可配置为或以其它方式支持用于将第一组错误控制位与针对所述组数据存储的第三组错误控制位进行比较的构件。在一些实例中，为了支持确定第一组错误控制位使匹配操作发生故障，校正子检查电路435可配置为或以其它方式支持用于确定第一组错误控制位的值不同于第三组错误控制位的值的构件。
95.在一些实例中，错误管理组件430可配置为或以其它方式支持至少部分地基于所述组数据与第二组错误控制位的组合而产生指示组合的偶数状态或奇数状态的奇偶校验位的构件。在一些实例中，校正子检查电路435可配置为或以其它方式支持用于至少部分地基于第一组错误控制位使匹配操作发生故障而使奇偶校验位反相的构件。在一些实例中，输出组件440可配置为或以其它方式支持用于至少部分地基于使奇偶校验位反相而向主机装置指示第一组错误控制位使匹配操作发生故障的构件。
96.在一些实例中，校正子检查组件445可配置为或以其它方式支持用于至少部分地
基于第一组错误控制位使匹配操作发生故障而产生第二组数据的构件，第二组数据的每一位包含相同逻辑值。在一些实例中，输出组件440可配置为或以其它方式支持用于至少部分地基于产生第二组数据而传输第二组数据的构件。在一些实例中，输出组件440可配置为或以其它方式支持用于至少部分地基于第二组数据的每一位包含相同逻辑值而向主机装置指示第一组错误控制位使匹配操作发生故障的构件。
97.在一些实例中，错误管理组件430可配置为或以其它方式支持用于至少部分地基于从主机装置接收到的请求而停用与比较校正子位相关联的模式的构件，其中确定第一组错误控制位使匹配操作发生故障至少部分地基于启用与比较校正子位相关联的模式。
98.在一些实例中，命令组件425可配置为或以其它方式支持用于从主机装置且至少部分地基于停用模式而接收与所述组数据相关联的第二读取命令的构件。在一些实例中，错误管理组件430可配置为或以其它方式支持用于作为第二错误控制操作的部分，针对所述组数据产生第一组错误控制位的构件。在一些实例中，输出组件440可配置为或以其它方式支持用于至少部分地基于产生第一组错误控制位而传输所述组数据和第一组错误控制位的构件。
99.在一些实例中，第二组错误控制位指示所述组数据中的不可校正错误。
100.在一些实例中，第二组错误控制位与非混叠错误相关联。
101.图5展示根据如本文中所公开的实例的支持实时校正子检查的主机装置520的框图500。主机装置520可为如参考图1至3所描述的主机装置的方面的实例。主机装置520或其各种组件可为用于执行如本文中所描述的实时校正子检查的各种方面的构件的实例。举例来说，主机装置520可包含命令组件525、输入组件530、错误管理组件535、数据组件540或其任何组合。这些组件中的每一个可(例如，经由一或多个总线)彼此直接或间接地通信。
102.命令组件525可配置为或以其它方式支持用于将读取命令传输到存储器装置的构件。输入组件530可配置为或以其它方式支持用于至少部分地基于传输读取命令而接收一组数据和一组错误控制位的构件。错误管理组件535可配置为或以其它方式支持用于至少部分地基于所述组错误控制位而确定所述组错误控制位使与存储器装置处的错误控制操作相关联的匹配操作发生故障的构件。数据组件540可配置为或以其它方式支持用于至少部分地基于所述确定而处理所述组数据的构件。
103.在一些实例中，为了支持处理所述组数据，数据组件540可配置为或以其它方式支持用于至少部分地基于确定所述组错误控制位使匹配操作发生故障而丢弃所述组数据的构件。
104.在一些实例中，错误管理组件535可配置为或以其它方式支持用于至少部分地基于确定所述组错误控制位使匹配操作发生故障而确定所述组数据包含不可校正错误的构件。
105.在一些实例中，错误管理组件535可配置为或以其它方式支持用于将所述组错误控制位的值与同匹配操作相关联的所存储值进行比较的构件，其中至少部分地基于所述组错误控制位的值匹配所存储值而确定所述组错误控制位使匹配操作发生故障。
106.在一些实例中，错误管理组件535可配置为或以其它方式支持用于对指示所述组数据与所述组错误控制位的组合的偶数状态或奇数状态的第一奇偶校验位进行解码的构件。在一些实例中，错误管理组件535可配置为或以其它方式支持用于至少部分地基于所述
组数据和所述组错误控制位而产生与指示所述组数据与所述组错误控制位的组合的偶数状态或奇数状态相关联的第二奇偶校验位的构件。在一些实例中，错误管理组件535可配置为或以其它方式支持用于将第一奇偶校验位与第二奇偶校验位进行比较的构件。
107.在一些实例中，错误管理组件535可配置为或以其它方式支持用于至少部分地基于第一奇偶校验位的值不同于第二奇偶校验位的值而确定所述组错误控制位使匹配操作发生故障的构件。
108.在一些实例中，数据组件540可配置为或以其它方式支持用于至少部分地基于传输读取命令而接收所述组数据的构件。在一些实例中，错误管理组件535可配置为或以其它方式支持用于至少部分地基于接收到所述组数据，至少部分地基于第一奇偶校验位的值匹配第二奇偶校验位的值而确定所述组错误控制位指示所述组数据中的错误的构件。
109.在一些实例中，读取命令与存储在存储器装置处的第二组数据相关联，且错误管理组件535可配置为或以其它方式支持用于将所述组错误控制位的值与所存储值进行比较的构件。在一些实例中，读取命令与存储在存储器装置处的第二组数据相关联，且数据组件540可配置为或以其它方式支持用于确定所述组数据的每一位包含相同逻辑值的构件。在一些实例中，读取命令与存储在存储器装置处的第二组数据相关联，且错误管理组件535可配置为或以其它方式支持用于至少部分地基于所述组错误控制位的值匹配所存储值和所述组数据的每一位包含相同逻辑值而确定所述组错误控制位使匹配操作发生故障的构件。
110.在一些实例中，错误管理组件535可配置为或以其它方式支持用于将所述组错误控制位的值与所存储值进行比较的构件。在一些实例中，错误管理组件535可配置为或以其它方式支持用于确定所述组错误控制位的值匹配所存储值的构件。在一些实例中，命令组件525可配置为或以其它方式支持用于将停用与比较校正子位相关联的模式的请求传输到存储器装置的构件。
111.在一些实例中，命令组件525可配置为或以其它方式支持用于将与读取所述组数据相关联的第二命令传输到存储器装置的构件。在一些实例中，输入组件530可配置为或以其它方式支持用于至少部分地基于传输第二命令而接收第二组错误控制位的构件。在一些实例中，错误管理组件535可配置为或以其它方式支持用于将所述组错误控制位的值与第二组错误控制位的值进行比较的构件。在一些实例中，错误管理组件535可配置为或以其它方式支持用于至少部分地基于与所述组错误控制位的值匹配第二组错误控制位的值来确定所述组错误控制位使匹配操作发生故障的构件。
112.图6展示说明根据如本文中所公开的实例的支持实时校正子检查的方法600的流程图。方法600的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，可通过如参考图1到4所描述的存储器装置执行方法600的操作。在一些实例中，存储器装置可执行一组指令以控制装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
113.在605处，方法可包含从主机装置接收与一组数据相关联的读取命令。可根据如本文中所公开的实例来执行605的操作。在一些实例中，可由如参考图4所描述的命令组件425执行605的操作的方面。
114.在610处，方法可包含作为错误控制操作的部分，针对所述组数据产生第一组错误控制位。可根据如本文中所公开的实例来执行610的操作。在一些实例中，可由如参考图4所
描述的错误管理组件430执行610的操作的方面。
115.在615处，方法可包含确定第一组错误控制位使与错误控制操作相关联的匹配操作发生故障。可根据如本文中所公开的实例来执行615的操作。在一些实例中，可由如参考图4所描述的校正子检查电路435执行615的操作的方面。
116.在620处，方法可包含至少部分地基于第一组错误控制位使匹配操作发生故障而将不同于第一组错误控制位的第二组错误控制位传输到主机装置。可根据如本文中所公开的实例来执行620的操作。在一些实例中，可由如参考图4所描述的输出组件440执行620的操作的方面。
117.在一些实例中，如本文中所描述的设备可执行一或多种方法，如方法600。设备可包含用于进行以下操作的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：从主机装置接收与一组数据相关联的读取命令；作为错误控制操作的部分，针对所述组数据产生第一组错误控制位；确定第一组错误控制位使与错误控制操作相关联的匹配操作发生故障；及至少部分地基于第一组错误控制位使匹配操作发生故障而将不同于第一组错误控制位的第二组错误控制位传输到主机装置。
118.本文中所描述的方法600和设备的一些实例可进一步包含用于至少部分地基于匹配操作的故障而从存储器检索第二组错误控制位的操作、特征、电路系统、逻辑、构件或指令，其中传输第二组错误控制位可至少部分地基于检索第二组错误控制位。
119.在本文中所描述的方法600和设备的一些实例中，确定第一组错误控制位使匹配操作发生故障可包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令：将第一组错误控制位与针对所述组数据存储的第三组错误控制位进行比较，及确定第一组错误控制位的值可不同于第三组错误控制位的值。
120.在本文中所描述的方法600和设备的一些实例中，至少部分地基于所述组数据与第二组错误控制位的组合而产生指示所述组合的偶数状态或奇数状态的奇偶校验位，至少部分地基于第一组错误控制位使匹配操作发生故障而使奇偶校验位反相，且至少部分地基于使奇偶校验位反相而向主机装置指示第一组错误控制位使匹配操作发生故障。
121.本文中所描述的方法600和设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令：至少部分地基于第一组错误控制位使匹配操作发生故障而产生第二组数据，第二组数据的每一位包含相同逻辑值；至少部分地基于产生第二组数据而传输第二组数据；及至少部分地基于第二组数据的每一位包含相同逻辑值而向主机装置指示第一组错误控制位使匹配操作发生故障。
122.本文中所描述的方法600和设备的一些实例可进一步包含用于至少部分地基于从主机装置接收到的请求而停用与比较校正子位相关联的模式的操作、特征、电路系统、逻辑、构件或指令，其中确定第一组错误控制位使匹配操作发生故障可至少部分地基于启用与比较校正子位相关联的模式。
123.本文中所描述的方法600和设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令：从主机装置且至少部分地基于停用模式而接收与所述组数据相关联的第二读取命令；作为第二错误控制操作的部分，针对所述组数据产生第一组错误控制位；及至少部分地基于产生第一组错误控制位而传输所述组数据和第一组错误控制位。
124.在本文中所描述的方法600和设备的一些实例中，第二组错误控制位指示所述组数据中的不可校正错误。
125.在本文中所描述的方法600和设备的一些实例中，第二组错误控制位可与非混叠错误相关联。
126.图7展示说明根据如本文中所公开的实例的支持实时校正子检查的方法700的流程图。方法700的操作可由如本文中所描述的主机装置或其组件实施。举例来说，可通过如参考图1到3和5所描述的主机装置执行方法700的操作。在一些实例中，主机装置可执行一组指令以控制装置的功能元件执行所描述功能。另外或替代地，主机装置可使用专用硬件来执行所描述功能的方面。
127.在705处，方法可包含将读取命令传输到存储器装置。可根据如本文中所公开的实例来执行705的操作。在一些实例中，可由如参考图5所描述的命令组件525执行705的操作的方面。
128.在710处，方法可包含至少部分地基于传输读取命令而接收一组数据和一组错误控制位。可根据如本文中所公开的实例来执行710的操作。在一些实例中，可由如参考图5所描述的输入组件530执行710的操作的方面。
129.在715处，方法可包含至少部分地基于所述组错误控制位来确定所述组错误控制位使与存储器装置处的错误控制操作相关联的匹配操作发生故障。可根据如本文中所公开的实例来执行715的操作。在一些实例中，可由如参考图5所描述的错误管理组件535执行715的操作的方面。
130.在720处，方法可包含至少部分地基于所述确定而处理所述组数据。可根据如本文中所公开的实例来执行720的操作。在一些实例中，可由如参考图5所描述的数据组件540执行720的操作的方面。
131.在一些实例中，如本文中所描述的设备可执行一或多种方法，如方法700。设备可包含用于进行以下操作的特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：将读取命令传输到存储器装置；至少部分地基于传输读取命令而接收一组数据和一组错误控制位；至少部分地基于所述组错误控制位而确定所述组错误控制位使与存储器装置处的错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述确定而处理所述组数据。
132.在本文中所描述的方法700和设备的一些实例中，处理所述组数据可包含用于至少部分地基于确定所述组错误控制位使匹配操作发生故障而丢弃所述组数据的操作、特征、电路系统、逻辑、构件或指令。
133.本文中所描述的方法700和设备的一些实例可进一步包含用于至少部分地基于确定所述组错误控制位使匹配操作发生故障而确定所述组数据包含不可校正错误的操作、特征、电路系统、逻辑、构件或指令。
134.本文中所描述的方法700和设备的一些实例可进一步包含用于将所述组错误控制位的值与同匹配操作相关联的所存储值进行比较的操作、特征、电路系统、逻辑、构件或指令，其中至少部分地基于所述组错误控制位的值匹配所存储值而确定所述组错误控制位使匹配操作发生故障。
135.本文中所描述的方法700和设备的一些实例可进一步包含用于进行以下操作的操
作、特征、电路系统、逻辑、构件或指令：对指示所述组数据与所述组错误控制位的组合的偶数状态或奇数状态的第一奇偶校验位进行解码；至少部分地基于所述组数据和所述组错误控制位而产生与指示所述组数据与所述组错误控制位的组合的偶数状态或奇数状态相关联的第二奇偶校验位；及将第一奇偶校验位与第二奇偶校验位进行比较。
136.本文中所描述的方法700和设备的一些实例可进一步包含用于至少部分地基于第一奇偶校验位的值不同于第二奇偶校验位的值而确定所述组错误控制位使匹配操作发生故障的操作、特征、电路系统、逻辑、构件或指令。
137.本文中所描述的方法700和设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令：至少部分地基于传输读取命令而接收所述组数据，及至少部分地基于接收所述组数据，至少部分地基于第一奇偶校验位的值匹配第二奇偶校验位的值而确定所述组错误控制位指示所述组数据中的错误。
138.在本文中所描述的方法700和设备的一些实例中，读取命令可与存储在存储器装置处的第二组数据相关联，且方法、设备和非暂时性计算机可读媒体可包含用于进行以下操作的其它操作、特征、电路系统、逻辑、构件或指令：将所述组错误控制位的值与所存储值进行比较；确定所述组数据的每一位包含相同逻辑值；及至少部分地基于所述组错误控制位的值匹配所存储值和所述组数据的每一位包含相同逻辑值而确定所述组错误控制位使匹配操作发生故障。
139.本文中所描述的方法700和设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令：将所述组错误控制位的值与所存储值进行比较；确定所述组错误控制位的值匹配所存储值；及将停用与比较校正子位相关联的模式的请求传输到存储器装置。
140.本文中所描述的方法700和设备的一些实例可进一步包含用于进行以下操作的操作、特征、电路系统、逻辑、构件或指令：将与读取所述组数据相关联的第二命令传输到存储器装置；至少部分地基于传输第二命令而接收第二组错误控制位；将所述组错误控制位的值与第二组错误控制位的值进行比较；及至少部分地基于所述组错误控制位的值匹配第二组错误控制位的值而确定所述组错误控制位使匹配操作发生故障。
141.应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两种或更多种的部分。
142.描述另一种设备。设备可包含：存储器阵列，其包含各自包含电容存储元件的存储器单元阵列；电路，其与存储器阵列耦合且配置成使设备进行以下操作：从主机装置接收与一组数据相关联的读取命令；作为错误控制操作的部分，针对所述组数据产生第一组错误控制位；确定第一组错误控制位使与错误控制操作相关联的匹配操作发生故障；及至少部分地基于第一组错误控制位使匹配操作发生故障而将不同于第一组错误控制位的第二组错误控制位传输到主机装置。
143.在一些实例中，电路配置成使设备至少部分地基于匹配操作的故障而从存储器检索第二组错误控制位，其中传输第二组错误控制位可至少部分地基于检索第二组错误控制位。
144.在一些实例中，为确定第一组错误控制位使匹配操作发生故障，电路配置成使设
备将第一组错误控制位与针对所述组数据存储的第三组错误控制位进行比较，及确定第一组错误控制位的值可不同于第三组错误控制位的值。
145.在设备的一些实例中，电路可进一步配置成使设备进行以下操作：至少部分地基于所述组数据与第二组错误控制位的组合而产生指示所述组合的偶数状态或奇数状态的奇偶校验位；至少部分地基于第一组错误控制位使匹配操作发生故障而使奇偶校验位反相；及至少部分地基于使奇偶校验位反相而向主机装置指示第一组错误控制位使匹配操作发生故障。
146.在一些实例中，电路配置成使设备进行以下操作：至少部分地基于第一组错误控制位使匹配操作发生故障而产生第二组数据，第二组数据的每一位包含相同逻辑值；至少部分地基于产生第二组数据而传输第二组数据；及至少部分地基于第二组数据的每一位包含相同逻辑值而向主机装置指示第一组错误控制位使匹配操作发生故障。
147.在一些实例中，电路配置成使设备至少部分地基于从主机装置接收到的请求而停用与比较校正子位相关联的模式，其中确定第一组错误控制位使匹配操作发生故障可至少部分地基于启用与比较校正子位相关联的模式。
148.描述另一种设备。设备可包含：电路，其配置成使设备进行以下操作：将读取命令传输到存储器装置；至少部分地基于传输读取命令而接收一组数据和一组错误控制位；至少部分地基于所述组错误控制位而确定所述组错误控制位使与存储器装置处的错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述确定而处理所述组数据。
149.在一些实例中，电路配置成使设备至少部分地基于确定所述组错误控制位使匹配操作发生故障而舍弃所述组数据。
150.在一些实例中，电路配置成使设备至少部分地基于确定所述组错误控制位使匹配操作发生故障而确定所述组数据包含不可校正错误。
151.在一些实例中，电路配置成使设备将所述组错误控制位的值与同匹配操作相关联的所存储值进行比较，其中至少部分地基于所述组错误控制位的值匹配所存储值而确定所述组错误控制位使匹配操作发生故障。
152.在设备的一些实例中，电路可进一步配置成使设备进行以下操作：对指示所述组数据与所述组错误控制位的组合的偶数状态或奇数状态的第一奇偶校验位进行解码；至少部分地基于所述组数据和所述组错误控制位而产生与指示所述组数据与所述组错误控制位的组合的偶数状态或奇数状态相关联的第二奇偶校验位；及将第一奇偶校验位与第二奇偶校验位进行比较。
153.可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，信号可表示信号的总线，其中总线可具有多种位宽度。
154.术语“电通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电通信(或导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路
径，或所连接组件之间的导电路径可为可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用如开关或晶体管的一或多个中间组件来中断所连接组件之间的信号流一段时间。
155.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当如控制器的组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
156.术语“隔离”是指信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
157.本文中所论述的装置，包含存储器阵列，可形成在如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底，如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
158.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或信道分离。如果信道是n型的(即，大部分载体为电子)，那么fet可称为n型fet。如果信道是p型的(即，大部分载体是空穴)，则fet可称为p型fet。信道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制信道导电性。举例来说，将正电压或负电压分别施加到n型fet或p型fet可使得信道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，可“接通”或“激活”晶体管。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，可“断开”或“去激活”晶体管。
159.本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”意思是“充当实例、例子或图示”且并非为“优选的”或“比其它实例有利”。详细描述包含具体细节，以提供对所描述技术的理解。然而，可以在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
160.在附图中，类似组件或特征可以具有相同的参考标记。此外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述可适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。
161.本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体进行传输。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软
件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。
162.举例来说，可用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其被设计成执行本文中所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或任何其它这一配置)。
163.如本文中所使用，包含在权利要求书中，如在项列表(例如，后加如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。此外，如本文中所使用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示例性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
164.计算机可读媒体包含非暂时性计算机可读存储媒体和通信媒体两者，所述通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、压缩光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上的组合也包含在计算机可读媒体的范围内。
165.提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。

技术特征：

1.一种方法，其包括：从主机装置接收与一组数据相关联的读取命令；作为错误控制操作的部分，针对所述组数据产生第一组错误控制位；确定所述第一组错误控制位使与所述错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而将不同于所述第一组错误控制位的第二组错误控制位传输到所述主机装置。2.根据权利要求1所述的方法，其进一步包括：至少部分地基于所述匹配操作的故障而从存储器检索所述第二组错误控制位，其中传输所述第二组错误控制位至少部分地基于检索所述第二组错误控制位。3.根据权利要求1所述的方法，其中确定所述第一组错误控制位使所述匹配操作发生故障包括：将所述第一组错误控制位与针对所述组数据存储的第三组错误控制位进行比较；及确定所述第一组错误控制位的值不同于所述第三组错误控制位的值。4.根据权利要求1所述的方法，其进一步包括：至少部分地基于所述组数据与所述第二组错误控制位的组合而产生指示所述组合的偶数状态或奇数状态的奇偶校验位；至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而使所述奇偶校验位反相；及至少部分地基于使所述奇偶校验位反相而向所述主机装置指示所述第一组错误控制位使所述匹配操作发生故障。5.根据权利要求1所述的方法，其进一步包括：至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而产生第二组数据，所述第二组数据的每一位包括相同逻辑值；至少部分地基于产生所述第二组数据而传输所述第二组数据；及至少部分地基于所述第二组数据的每一位包括相同逻辑值而向所述主机装置指示所述第一组错误控制位使所述匹配操作发生故障。6.根据权利要求1所述的方法，其进一步包括：至少部分地基于从所述主机装置接收到的请求而停用与比较校正子位相关联的模式，其中确定所述第一组错误控制位使所述匹配操作发生故障至少部分地基于启用与比较所述校正子位相关联的所述模式。7.根据权利要求6所述的方法，其进一步包括：从所述主机装置且至少部分地基于停用所述模式而接收与所述组数据相关联的第二读取命令；作为第二错误控制操作的部分，针对所述组数据产生所述第一组错误控制位；及至少部分地基于产生所述第一组错误控制位而传输所述组数据和所述第一组错误控制位。8.根据权利要求1所述的方法，其中所述第二组错误控制位指示所述组数据中的不可校正错误。9.根据权利要求1所述的方法，其中所述第二组错误控制位与非混叠错误相关联。
10.一种方法，其包括：将读取命令传输到存储器装置；至少部分地基于传输所述读取命令而接收一组数据和一组错误控制位；至少部分地基于所述组错误控制位而确定所述组错误控制位使与所述存储器装置处的错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述确定而处理所述组数据。11.根据权利要求10所述的方法，其中处理所述组数据包括：至少部分地基于确定所述组错误控制位使所述匹配操作发生故障而丢弃所述组数据。12.根据权利要求10所述的方法，其进一步包括：至少部分地基于确定所述组错误控制位使所述匹配操作发生故障而确定所述组数据包括不可校正错误。13.根据权利要求10所述的方法，其进一步包括：将所述组错误控制位的值同与所述匹配操作相关联的所存储值进行比较，其中至少部分地基于所述组错误控制位的所述值匹配所述所存储值而确定所述组错误控制位使所述匹配操作发生故障。14.根据权利要求10所述的方法，其进一步包括：对指示所述组数据与所述组错误控制位的组合的偶数状态或奇数状态的第一奇偶校验位进行解码；至少部分地基于所述组数据和所述组错误控制位而产生与指示所述组数据与所述组错误控制位的所述组合的所述偶数状态或所述奇数状态相关联的第二奇偶校验位；及将所述第一奇偶校验位与所述第二奇偶校验位进行比较。15.根据权利要求14所述的方法，其进一步包括：至少部分地基于所述第一奇偶校验位的值不同于所述第二奇偶校验位的值而确定所述组错误控制位使所述匹配操作发生故障。16.根据权利要求14所述的方法，其进一步包括：至少部分地基于传输所述读取命令而接收所述组数据；及至少部分地基于接收到所述组数据，至少部分地基于所述第一奇偶校验位的值匹配所述第二奇偶校验位的值而确定所述组错误控制位指示所述组数据中的错误。17.根据权利要求10所述的方法，其中所述读取命令与存储在所述存储器装置处的第二组数据相关联，所述方法进一步包括：将所述组错误控制位的值与所存储值进行比较；确定所述组数据的每一位包括相同逻辑值；及至少部分地基于所述组错误控制位的所述值匹配所存储值和所述组数据的每一位包括相同逻辑值，确定所述组错误控制位使所述匹配操作发生故障。18.根据权利要求10所述的方法，其进一步包括：将所述组错误控制位的值与所存储值进行比较；确定所述组错误控制位的所述值匹配所述所存储值；及将停用与比较校正子位相关联的模式的请求传输到所述存储器装置。19.根据权利要求18所述的方法，其进一步包括：
将与读取所述组数据相关联的第二命令传输到所述存储器装置；至少部分地基于传输所述第二命令而接收第二组错误控制位；将所述组错误控制位的所述值与所述第二组错误控制位的值进行比较；及至少部分地基于所述组错误控制位的所述值匹配所述第二组错误控制位的所述值而确定所述组错误控制位使所述匹配操作发生故障。20.一种设备，其包括：存储器阵列，其包括各自包括电容存储元件的存储器单元阵列；和电路，其与所述存储器阵列耦合且配置成使所述设备进行以下操作：从主机装置接收与一组数据相关联的读取命令；作为错误控制操作的部分，针对所述组数据产生第一组错误控制位；确定所述第一组错误控制位使与所述错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而将不同于所述第一组错误控制位的第二组错误控制位传输到所述主机装置。21.根据权利要求20所述的设备，其中所述电路进一步配置成使所述设备进行以下操作：至少部分地基于所述匹配操作的故障而从存储器检索所述第二组错误控制位，其中传输所述第二组错误控制位至少部分地基于检索所述第二组错误控制位。22.根据权利要求20所述的设备，其中，为了确定所述第一组错误控制位使所述匹配操作发生故障，所述电路进一步配置成使所述设备进行以下操作：将所述第一组错误控制位与针对所述组数据存储的第三组错误控制位进行比较；及确定所述第一组错误控制位的值不同于所述第三组错误控制位的值。23.根据权利要求20所述的设备，其中所述电路进一步配置成使所述设备进行以下操作：至少部分地基于所述组数据与所述第二组错误控制位的组合而产生指示所述组合的偶数状态或奇数状态的奇偶校验位；至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而使所述奇偶校验位反相；及至少部分地基于使所述奇偶校验位反相而向所述主机装置指示所述第一组错误控制位使所述匹配操作发生故障。24.根据权利要求20所述的设备，其中所述电路进一步配置成使所述设备进行以下操作：至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而产生第二组数据，所述第二组数据的每一位包括相同逻辑值；至少部分地基于产生所述第二组数据而传输所述第二组数据；及至少部分地基于所述第二组数据的每一位包括相同逻辑值而向所述主机装置指示所述第一组错误控制位使所述匹配操作发生故障。25.根据权利要求20所述的设备，其中所述电路进一步配置成使所述设备进行以下操作：至少部分地基于从所述主机装置接收到的请求而停用与比较校正子位相关联的模式，
其中确定所述第一组错误控制位使所述匹配操作发生故障至少部分地基于启用与比较所述校正子位相关联的所述模式。26.一种设备，其包括：电路，其配置成使所述设备进行以下操作：将读取命令传输到存储器装置；至少部分地基于传输所述读取命令而接收一组数据和一组错误控制位；至少部分地基于所述组错误控制位而确定所述组错误控制位使与所述存储器装置处的错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述确定而处理所述组数据。27.根据权利要求26所述的设备，其中所述电路进一步配置成使所述设备进行以下操作：至少部分地基于确定所述组错误控制位使所述匹配操作发生故障而丢弃所述组数据。28.根据权利要求26所述的设备，其中所述电路进一步配置成使所述设备进行以下操作：至少部分地基于确定所述组错误控制位使所述匹配操作发生故障而确定所述组数据包括不可校正错误。29.根据权利要求26所述的设备，其中所述电路进一步配置成使所述设备进行以下操作：将所述组错误控制位的值同与所述匹配操作相关联的所存储值进行比较，其中至少部分地基于所述组错误控制位的所述值匹配所述所存储值而确定所述组错误控制位使所述匹配操作发生故障。30.根据权利要求26所述的设备，其中所述电路进一步配置成使所述设备进行以下操作：对指示所述组数据与所述组错误控制位的组合的偶数状态或奇数状态的第一奇偶校验位进行解码；至少部分地基于所述组数据和所述组错误控制位而产生与指示所述组数据与所述组错误控制位的所述组合的所述偶数状态或所述奇数状态相关联的第二奇偶校验位；及将所述第一奇偶校验位与所述第二奇偶校验位进行比较。31.一种非暂时性计算机可读媒体，其包括指令，所述指令在由电子装置的处理器执行时使所述电子装置进行以下操作：从主机装置接收与一组数据相关联的读取命令；作为错误控制操作的部分，针对所述组数据产生第一组错误控制位；确定所述第一组错误控制位使与所述错误控制操作相关联的匹配操作发生故障；及至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而将不同于所述第一组错误控制位的第二组错误控制位传输到所述主机装置。32.根据权利要求31所述的非暂时性计算机可读媒体，其中所述指令能够进一步由所述处理器执行以使所述电子装置进行以下操作：至少部分地基于所述匹配操作的故障而从存储器检索所述第二组错误控制位，其中传输所述第二组错误控制位至少部分地基于检索所述第二组错误控制位。
33.根据权利要求31所述的非暂时性计算机可读媒体，其中所述指令能够进一步由所述处理器执行以使所述电子装置进行以下操作：至少部分地基于所述组数据与所述第二组错误控制位的组合而产生指示所述组合的偶数状态或奇数状态的奇偶校验位；至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而使所述奇偶校验位反相；及至少部分地基于使所述奇偶校验位反相而向所述主机装置指示所述第一组错误控制位使所述匹配操作发生故障。34.根据权利要求31所述的非暂时性计算机可读媒体，其中所述指令能够进一步由所述处理器执行以使所述电子装置进行以下操作：至少部分地基于所述第一组错误控制位使所述匹配操作发生故障而产生第二组数据，所述第二组数据的每一位包括相同逻辑值；至少部分地基于产生所述第二组数据而传输所述第二组数据；及至少部分地基于所述第二组数据的每一位包括相同逻辑值而向所述主机装置指示所述第一组错误控制位使所述匹配操作发生故障。35.根据权利要求31所述的非暂时性计算机可读媒体，其中所述指令能够进一步由所述处理器执行以使所述电子装置进行以下操作：至少部分地基于从所述主机装置接收到的请求而停用与比较校正子位相关联的模式，其中确定所述第一组错误控制位使所述匹配操作发生故障至少部分地基于启用与比较所述校正子位相关联的所述模式。

技术总结

本申请涉及实时校正子检查。可在存储器装置处从主机装置接收读取命令。作为错误控制操作的部分，可针对一组数据产生第一组错误控制位。基于所述第一组错误控制位，可确定与所述错误控制操作相关联的匹配操作的故障。基于确定所述匹配操作的所述故障，可将不同于所述第一组错误控制位的第二组错误控制位传输到所述主机装置。所述第二组错误控制位可指示所述匹配操作在所述存储器装置处出现故障。匹配操作在所述存储器装置处出现故障。匹配操作在所述存储器装置处出现故障。