一种数据路径检测方法、装置、设备及存储介质与流程

1.本公开涉及半导体技术领域，尤其涉及一种数据路径检测方法、装置、设备及存储介质。

背景技术：

2.动态随机存取存储器(dynamic random access memory，缩写为dram)是具有高密度重复性存储阵列单元的芯片。随着应用端需求的提升，存储阵列单元不断微缩，对制造工艺提出了很大的挑战。因此，如果其内部的存储阵列出现问题，通常难以测试出问题所在，无法判断是存储阵列故障，还是数据路径故障，影响产品整体研发时间。

技术实现要素：

3.以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
4.本公开提供一种数据路径检测方法、装置、设备及存储介质。
5.根据本公开实施例的第一方面，提供一种数据路径检测方法，所述数据路径检测方法包括：
6.检测装置发送切断信号至切断单元；
7.所述切断单元基于接收到的所述切断信号，切断所述数据路径中位线感测电路与位线的连接；
8.所述检测装置将测试数据写入至所述位线感测电路中；
9.在预设条件下，所述检测装置读取所述位线感测电路的目标数据；
10.根据所述测试数据和所述目标数据，检测所述数据路径的缺陷。
11.根据本公开的一些实施例，所述切断单元包括n型mos管或者p型mos管。
12.根据本公开的一些实施例，所述切断单元包括n型mos管，所述检测装置发送切断信号至切断单元，包括：
13.所述检测装置发送低电平信号至所述n型mos管的栅极；
14.或者，
15.所述切断单元包括p型mos管，所述检测装置发送切断信号至切断单元，包括：
16.所述检测装置发送高电平信号至所述p型mos管的栅极。
17.根据本公开的一些实施例，所述检测装置将测试数据写入至所述位线感测电路中，包括；
18.所述检测装置发送激活指令，开启存储阵列中的一根字线。
19.根据本公开的一些实施例，所述检测装置将测试数据写入至所述位线感测电路中，还包括：
20.所述检测装置发送写入指令，通过所述数据路径的写入端口，将测试数据写入至所述位线感测电路中。
21.根据本公开的一些实施例，所述在预设条件下，所述检测装置读取所述位线感测电路的目标数据，包括：
22.所述检测装置发送读取命令，读取所述位线感测电路中的目标数据。
23.根据本公开的一些实施例，所述检测装置根据所述测试数据和所述目标数据，检测所述数据路径的缺陷，包括：
24.若所述测试数据与所述目标数据不一致，则所述检测装置判断所述数据路径存在缺陷。
25.根据本公开的一些实施例，所述缺陷包括短路缺陷或断路缺陷。
26.本公开的第二方面提供一种数据路径检测装置，应用于半导体集成电路的数据路径的检测过程，所述数据路径检测装置包括：
27.发送模块，用于发送切断信号至切断单元，以使所述切断单元在接收到所述切断信号后，切断所述数据路径中位线感测电路与位线的连接；
28.写入模块，用于将测试数据写入至所述位线感测电路中；
29.读取模块，用于在预设条件下，读取所述位线感测电路的目标数据；
30.判断模块，用于根据所述测试数据和所述目标数据，检测所述数据路径的缺陷。
31.根据本公开的一些实施例，所述切断单元包括n型mos管或者p型mos管，所述发送模块用于：
32.发送低电平信号至所述n型mos管的栅极；或者，
33.所述发送模块用于：
34.发送高电平信号至所述p型mos管的栅极。
35.根据本公开的一些实施例，所述发送模块还用于：
36.发送激活指令，以开启存储阵列中的一根字线。
37.根据本公开的一些实施例，所述发送模块还用于：
38.发送写入指令；
39.所述写入模块用于：
40.通过所述数据路径的写入端口，将测试数据写入至所述位线感测电路中。
41.根据本公开的一些实施例，所述发送模块用于：
42.发送读取命令；
43.所述读取模块用于：
44.读取所述位线感测电路中的目标数据。
45.根据本公开的一些实施例，所述判断模块用于：
46.若所述测试数据与所述目标数据不一致，则判断所述数据路径存在缺陷。
47.根据本公开的一些实施例，所述数据路径包括动态随机存取存储器中的数据路径。
48.本公开的第三方面提供一种数据路径检测设备，所述数据路径检测设备包括：
49.处理器；
50.用于存储处理器可执行指令的存储器；
51.其中，所述处理器被配置为执行如第一方面所述的数据路径检测方法。
52.根据本公开实施例的第四方面，提供一种非临时性计算机可读存储介质，当所述
存储介质中的指令由终端的处理器执行时，使得检测设备能够执行如第一方面所述的数据路径检测方法。
53.本公开实施例所提供的数据路径检测方法、装置、设备及存储介质，解决了现有技术中半导体集成电路的存储阵列出现故障的情况下，不能测试出数据路径存在的缺陷的问题。使用本公开中的数据路径检测方法，可以快速检测出数据路径的缺陷，节省了半导体集成电路的整体测试时间，提高了检测效率。
54.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
55.并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
56.图1是根据一示例示出的传统位线感测电路的电路图。
57.图2是根据一示例性实施例示出的数据输入及读取过程的流程图。
58.图3是根据一示例性实施例示出的数据路径检测方法的流程图。
59.图4是根据一示例性实施例示出的切断单元为n型mos管的位线感测电路电路图。
60.图5是根据一示例性实施例示出的切断单元为p型mos管的位线感测电路电路图。
61.图6是根据一示例性实施例示出的数据路径检测装置的框图。
62.图7是根据一示例性实施例示出的数据路径检测设备的框图。
具体实施方式
63.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
64.动态随机存取存储器(dynamic random access memory，缩写为dram)是具有高密度重复性存储阵列单元的芯片。随着应用端需求的提升，存储阵列单元不断微缩，对制造工艺提出了很大的挑战。如图1所示，传统位线感测电路中，由于数据写入及读取的过程都不能断开位线与位线感测电路，即数据通过外部数据端口写入并通过数据路径直接写入至目标存储阵列中，并通过数据路径从目标存储阵列读取出。如果其内部的存储阵列出现问题，通常很难测试出问题所在，并且无法判断是存储阵列故障，还是数据路径故障，影响产品整体研发时间。
65.为了解决上述问题，本公开提供了一种数据路径检测方法。该数据路径检测方法中，切断单元可以断开或连接数据路径中的位线感测电路与位线的通路。当数据路径断开时，即断开位线与位线感测电路的连接时，目标数据可以写入至位线感测电路中。进行检测时，读取位线感测电路中的目标数据，并与测试数据进行对比，以此获知数据路径是否出现故障。采用本公开中的数据路径检测方法，可以快速测试出问题所在，提高了检测效率，不
会影响产品整体的研发时间。
66.在对本公开涉及到的技术内容进行说明之前，先对数据输入及读取过程进行简单说明，如图2所示，示出了写入数据从数据端口dq写到dbus并存储至位线上，以及从位线读取至dbus并通过数据端口dq读出的过程。在该过程中涉及到了位线感测电路，位线感测电路中包括切断单元，切断单元与检测装置连接，检测装置通过向切断单元发送切断信号，以控制切断单元断开数据路径中位线感测电路与位线的连接。其中，切断单元可以是任何具有断开电路功能的元器件，本实施例不做具体限定。
67.数据输入及读取的具体过程如下：首先断开位线与位线感测电路的连接。把数据从数据端dq写入至dbus，通过dbus到bbus的使能信号，使数据从dbus写入至dbus与bbus之间的双向驱动电路并传至bbus；再通过bbus到cbus的使能信号使数据通过bbus写入至bbus与cbus之间的双向驱动电路传至cbus；之后通过cbus低八位《0:7》到cbus高八位《15:8》使能信号使数据写入至cbus低八位《0:7》与cbus高八位《15:8》之间双向驱动电路；再通过cbus到abus使能信号将数据写入至cbus与abus之间的双向驱动电路再传至abus；之后根据全局数据线yio写入使能信号以及yioeq信号将数据写入至yio写入驱动电路，再根据本地数据线lio写入驱动信号将数据写入至本地读写转换模块，最后根据列选择信号csl写入至位线感测电路中，完成目标数据的写入。
68.在读取数据时，由于位线与为位线感测电路的已经断开了连接。所以依次根据切断单元的连接信号iso、本地数据线lio读取驱动信号、全局数据线yio读取驱动信号、abus到cbus使能信号、cbus高八位《15:8》到cbus低八位《0:7》使能信号、cbus到bbus使能信号、bbus到dbus使能信号将目标数据从位线感测电路中通过数据路径读出。完成读取目标数据。
69.根据一个示例性实施例，如图3所示，本实施例中提供了一种数据路径检测方法，包括一下步骤：
70.s110、检测装置发送切断信号至切断单元。
71.s120、切断单元基于接收到的切断信号，切断数据路径中位线感测电路与位线的连接。
72.s130、检测装置将测试数据写入至位线感测电路中。
73.s140、在预设条件下，检测装置读取位线感测电路的目标数据。
74.s150、根据测试数据和目标数据，检测数据路径的缺陷。
75.本实施例中的检测方法需要使用检测装置进行检测，在检测过程中，检测装置与动态随机存取存储器连接，向动态随机存取存储器中写入或从其中读取信号，以对动态随机存取存储器进行检测。
76.在步骤s110中，在使用检测装置在对数据路径存在的缺陷进行检测之前，首先要发送切断信号至切断单元，切断单元比如可以是nmso管(即n型mos管)或者pmos管(即p型mos管)等，可以实现电路通断控制的电元器件。检测装置在发送切断信号时，比如可以发送tmreadlio指令，该指令会使切断单元失去连接电连接功能，从而断开使用其进行连接的电路，使得后续步骤中进行的读操作和写操作只能在位线感测电路中进行操作。
77.在步骤s120中，参照图4和图5所示，切断单元334基于接收到的切断信号，切断数据路径中位线感测电路333与位线的连接。比如，当切断单元334是nmos管时，可以通过发送
低电平至nmos管栅极电压，以切断数据路径中位线感测电路333与位线的连接；再比如，当切断单元334是pmos管时，可以通过发送高电平至抬高pmos管栅极电压，以切断数据路径中位线感测电路333与位线的连接。断开了数据路径中位线感测电路与位线的连接，可以检测数据路径是否存在缺陷。其中，数据路径比如可以为图2中dbus至位线感测电路之间的通路。断开位线与位线感测电路的连接后，可以通过读取数据路径中的数据并进行检测，来判断数据路径是否出现了故障，以此实现对整个数据路径的检测。
78.完成切断数据路径中位线感测电路333与位线的连接后，检测装置发送激活指令(active cmd)，以开启存储阵列中的一根字线。
79.在步骤s130中，检测装置发送写入指令(write cmd)。此时可以将数据通过数据路径写入至位线感测电路333中。如图2所示，数据路径至位线感测电路333的通路完全导通，此时数据可写入至位线感测电路333中。
80.在步骤s140中，在位线感测电路333断开与位线的连接后，已经写入的数据保存在位线感测电路333中。在该步骤中，预设条件指位线感测电路333与位线处于断开状态时，此时，检测装置发送读指令(read cmd)至位线感测电路333，以将其中保存的目标数据读取出来，为后续缺陷判断过程提供数据支持。其中，该步骤中读取出目标数据是经由数据路径写入至位线感测电路333中的数据，通过将目标数据与测试数据进行比对，可直观反应出数据路径以及位线感测电路333是否存在问题。
81.在步骤s150中，读取位线感测电路333的目标数据后，再跟测试数据进行对比，以检测目标数据和测试数据是否一致，进而判断数据路径是否存在缺陷。如果检测到目标数据与测试数据不一致，即说明目标数据通过数据路径写入或读取过程中出现了错误，导致数据发生变化，说明数据路径或位线感测电路出现缺陷。如果目标数据与测试数据一致，说明目标数据通过数据路径写入与读取过程中一切正常，即数据路径以及位线感测电路不存在缺陷。
82.其中，数据路径存在的缺陷可以是短路缺陷，也可以是断路缺陷，检测装置可以在后继进行进一步检测确定。
83.根据一个示例性实施例，参照图4所示，本实施例中的切断单元334包括n型mos管。其中，n型mos管的源极连接位线感测电路，漏极连接位线，栅极连接切断信号。当切断单元334接收到切断信号后，即发送低电平至n型mos管的栅极，导致n型mos管不导通，由此切断了数据路径中位线感测电路333与位线的连接。由于本地数据线lio与位线感测电路333始终连通，使得数据保存在位线感测电路333中。检测装置可读取位线感测电路333中的目标数据。最后，根据测试数据和目标数据检测的比较结果对数据路径的缺陷进行判断，即可判断出数据路径是否存在错误。
84.根据一个示例性实施例，如图5所示，本实施例中的切断单元334包括p型mos管。其中，p型mos管的源极连接位线感测电路，漏极连接位线，栅极连接切断信号。当切断单元334接收到切断信号后，即发送高电平至p型mos管的栅极，导致p型mos管不导通，由此切断了数据路径中位线感测电路333与位线的连接。由于本地数据线lio始终与位线感测电路333连通，因此，在写入数据至位线感测电路333中可以保存写入的数据。在预设条件下，检测装置可读取位线感测电路333中的目标数据，最后，根据测试数据和目标数据检测数据路径的缺陷，如对比测试数据与读取的目标数据是否一致来判断数据路径是否存在缺陷。
85.图6根据一示例性实施例示出的一种数据路径检测装置的框图。如图6所示，该装置至少包括发送模块301、写入模块302、读取模板303和判断模块304。发送模块301用于发送切断信号至切断单元，以使切断单元在接收到切断信号后，切断数据路径中位线感测电路与位线的连接。写入模块302用于将测试数据写入至位线感测电路中。读取模块303，用于在预设条件下，读取位线感测电路的目标数据。判断模块304，用于根据测试数据和目标数据，检测数据路径的缺陷。
86.当切断单元为n型mos管时，发送模块301用于发送低电平信号至n型mos管。当切断单元为p型mos管时，发送高电平信号至p型mos管。发送模块301还发送激活指令，以打开存储阵列中的一根字线。写入模块302将目标数据写入至位线感测电路中。读取模块303接收读取命令，读取位线感测电路中的目标数据。若测试数据与目标数据不一致，判断模块304则判断数据路径是否存在缺陷。
87.图7是根据一示例性实施例示出的一种用于数据路径检测的设备，即计算机设备400的框图。例如，计算机设备400可以被提供为终端设备。参照图7，计算机设备400包括处理器401，处理器的个数可以根据需要设置为一个或者多个。计算机设备400还包括存储器402，用于存储可由处理器401的执行的指令，例如应用程序。存储器的个数可以根据需要设置一个或者多个。其存储的应用程序可以为一个或者多个。处理器401被配置为执行指令，以执行上述数据路径检测方法。
88.本领域技术人员应明白，本公开的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质,包括但不限于ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字多功能盘(dvd)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质等。此外，本领域技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
89.在示例性实施例中，提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器402，上述指令可由装置400的处理器401执行以完成上述方法。例如，非临时性计算机可读存储介质可以是rom、随机存取存储器(ram)、cd-rom、磁带、软盘和光数据存储设备等。
90.一种非临时性计算机可读存储介质，当存储介质中的指令由终端的处理器执行时，使得检测设备能够执行上述实施例中的数据路径检测方法。
91.本公开是参照根据本公开实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
92.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
93.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
94.在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括要素的物品或者设备中还存在另外的相同要素。
95.尽管已描述了本公开的优选实施例，但本领域技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
96.显然，本领域技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开的意图也包含这些改动和变型在内。

技术特征：

1.一种数据路径检测方法，应用于半导体集成电路的数据路径的检测过程，其特征在于，所述数据路径检测方法包括：检测装置发送切断信号至切断单元；所述切断单元基于接收到的所述切断信号，切断所述数据路径中位线感测电路与位线的连接；所述检测装置将测试数据写入至所述位线感测电路中；在预设条件下，所述检测装置读取所述位线感测电路的目标数据；根据所述测试数据和所述目标数据，检测所述数据路径的缺陷。2.根据权利要求1所述的检测方法，其特征在于，所述切断单元包括n型mos管或者p型mos管。3.根据权利要求2所述的检测方法，其特征在于，所述切断单元包括n型mos管，所述检测装置发送切断信号至切断单元，包括：所述检测装置发送低电平信号至所述n型mos管的栅极；或者，所述切断单元包括p型mos管，所述检测装置发送切断信号至切断单元，包括：所述检测装置发送高电平信号至所述p型mos管的栅极。4.根据权利要求1所述的检测方法，其特征在于，所述检测装置将测试数据写入至所述位线感测电路中，包括：所述检测装置发送激活指令，开启存储阵列中的一根字线。5.根据权利要求4所述的检测方法，其特征在于，所述检测装置将测试数据写入至所述位线感测电路中，还包括：所述检测装置发送写入指令，通过所述数据路径的写入端口，将测试数据写入至所述位线感测电路中。6.根据权利要求1所述的检测方法，其特征在于，所述在预设条件下，所述检测装置读取所述位线感测电路的目标数据，包括：所述检测装置发送读取命令，读取所述位线感测电路中的目标数据。7.根据权利要求1所述检测方法，其特征在于，所述检测装置根据所述测试数据和所述目标数据，检测所述数据路径的缺陷，包括：若所述测试数据与所述目标数据不一致，则所述检测装置判断所述数据路径存在缺陷。8.根据权利要求1所述检测方法，其特征在于，所述缺陷包括短路缺陷或断路缺陷。9.一种数据路径检测装置，应用于半导体集成电路的数据路径的检测过程，其特征在于，所述数据路径检测装置包括：发送模块，用于发送切断信号至切断单元，以使所述切断单元在接收到所述切断信号后，切断所述数据路径中位线感测电路与位线的连接；写入模块，用于将测试数据写入至所述位线感测电路中；读取模块，用于在预设条件下，读取所述位线感测电路的目标数据；判断模块，用于根据所述测试数据和所述目标数据，检测所述数据路径的缺陷。10.根据权利要求9所述的数据路径检测装置，其特征在于，所述切断单元包括n型mos
管或者p型mos管，所述发送模块用于：发送低电平信号至所述n型mos管的栅极；或者，所述发送模块用于：发送高电平信号至所述p型mos管的栅极。11.根据权利要求9所述的数据路径检测装置，其特征在于，所述发送模块还用于：发送激活指令，以开启存储阵列中的一根字线。12.根据权利要求11所述的数据路径检测装置，其特征在于，所述发送模块还用于：发送写入指令；所述写入模块用于：通过所述数据路径的写入端口，将测试数据写入至所述位线感测电路中。13.根据权利要求9所述的数据路径检测装置，其特征在于，所述发送模块用于：发送读取命令；所述读取模块用于：读取所述位线感测电路中的目标数据。14.根据权利要求9所述的数据路径检测装置，其特征在于，所述判断模块用于：若所述测试数据与所述目标数据不一致，则判断所述数据路径存在缺陷。15.根据权利要求9所述的数据路径检测装置，其特征在于，所述数据路径包括动态随机存取存储器中的数据路径。16.一种数据路径检测设备，其特征在于，所述检测设备包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为执行如权利要求1至8任一项所述的检测方法。17.一种非临时性计算机可读存储介质，其特征在于，当所述存储介质中的指令由终端的处理器执行时，使得检测设备能够执行如权利要求1至8任一项所述的检测方法。

技术总结

本公开提供了一种数据路径检测方法、装置、设备及存储介质，应用于半导体集成电路的数据路径的检测过程。数据路径检测方法包括：检测装置发送切断信号至切断单元；切断单元基于接收到的切断信号，切断数据路径中位线感测电路与位线的连接；检测装置将测试数据写入至位线感测电路中；在预设条件下，检测装置读取位线感测电路的目标数据；根据测试数据和目标数据，检测数据路径的缺陷。采用本公开中的数据路径检测方法，即使在半导体集成电路的存储阵列存在问题的情况下，依然可以快速检测出数据路径的缺陷，节省了半导体集成电路的整体测试时间，提高了检测效率。提高了检测效率。提高了检测效率。