具有可调整暂停时间的存储器内置式自测试的制作方法

1.本公开大体上涉及内置式自测试电路，且更确切地说，涉及用于具有写入操作与读取操作之间的可调整暂停时间的存储器阵列的内置式自测试电路。

背景技术：

2.由于设备中的存储器电路变得更复杂和/或密集，因此对嵌入式存储器阵列的存取可能是有限的。在此类情况下，采用嵌入式存储器阵列外部的测试器的存储器测试技术可能不实际和/或会得到不适当的结果。内置式自测试(bist)电路可用于嵌入式存储器阵列的制造和/或生产测试。另外，存储器bist(mbist)电路可用于在正常和/或通电操作期间的诊断和调试。mbist电路的优点为电路可缩短测试时间，这是因为自测试电路并入存储器控制逻辑内。另外，因为mbist程序可在操作速度下运行，所以mbist电路可检测在嵌入式存储器阵列的操作速度下发生的错误。mbist可包含对所测试的存储器的合格/不合格确定，且还可包含基于合格/不合格确定而执行修复的电路(或与之协调)。修复电路可包含例如停用不合格存储器且进行用冗余存储器单元替换不合格存储器的操作的电路。
3.mbist电路将测试数据写入到所测试的存储器，且随后从存储器单元读回数据。例如jedec的标准组织已将mbist协议添加到存储器模块规范，例如ddr4和ddr5存储器模块规范。取决于存储器密度和/或标准组织，可存在执行mbist程序的写入/读取测试数据模式的时间限制(例如，jedec标准对密度为16gb的ddr4存储器模块施加10秒限制，其它存储器密度和/或组织可具有不同限制)。因此，应尽快执行mbist程序，同时保持关于检测存储器故障的准确性。在常规mbist电路中，可在写入之后立即(零暂停时间)或在固定暂停(或延迟)时间之后执行回读。然而，具有固定或零暂停时间的此类常规mbist电路对于存储器故障确定具有不准确性，和/或对于测试所需的时间来说是低效的。
4.出于上文陈述的原因，且出于下文所陈述的在阅读并且理解本说明书之后将对所属领域的技术人员变得显而易见的其它原因，在所属领域中存在对同样高效的更精确的mbist电路的需要。

技术实现要素：

5.一方面，本公开涉及一种设备，其包括：存储器阵列；以及用以测试存储器阵列的存储器内置式自测试(mbist)电路，所述mbist电路包含一或多个处理装置以：将数据模式写入到存储器阵列中待测试的一或多个存储器单元，暂停对应于预定暂停时间设置的时间段，以及在经过时间段之后从一或多个存储器单元读取写入的数据模式，其中基于存储器装置条件自动调整预定暂停时间设置。
6.另一方面，本公开涉及一种方法，其包括：将数据模式写入到存储器阵列中待测试的一或多个存储器单元；自动调整预定暂停时间设置；暂停对应于预定暂停时间设置的时间段；以及在经过时间段之后从一或多个存储器单元读取写入的数据模式。
7.又一方面，本公开涉及一种包括指令的非暂时性计算机可读存储媒体，所述指令
在由处理装置执行时使处理装置：将数据模式写入到存储器阵列中待测试的一或多个存储器单元；自动调整预定暂停时间设置；暂停对应于预定暂停时间设置的时间段；以及在经过时间段之后从一或多个存储器单元读取写入的数据模式。
附图说明
8.图1示出根据本公开的实施例的存储器内置式自测试电路。
9.图2示出可由图1的存储器内置式自测试电路实施的存储器内置式自测试程序。
10.图3示出可并入图2的内置式自测试程序中的测试模式序列程序。
11.图4a示出根据本公开的温度传感器代码到循环计数转换器电路。
12.图4b示出根据本公开的暂停时间计数器电路。
具体实施方式
13.根据本公开的实施例的设备可包含存储器存储装置和相关控制电路。存储器存储装置可具有存储器区(例如，nand存储器区)、逻辑门、计时器、计数器、锁存器、移位寄存器、微控制器、微处理器、现场可编程门阵列(fpga)、传感器和/或其它集成电路系统。设备还可包含其它电路组件，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等，以用于存取和/或处理数据和其它功能，例如对存储器区的存储器单元进行编程和/或与控制器和/或主机装置通信。存储器装置可包含动态随机存取存储器(dram)(包含例如ddr3、ddr4、ddr5)、包含高带宽存储器(hbm)(具有例如dram、nor、pcm、rram、mram)的3d存储器、只读存储器(rom)；可擦除可编程rom(eprom)；电可擦除可编程rom(eeprom)；铁电和其它存储媒体，包含易失性存储媒体。
14.下文将参考附图来详细解释本发明的各种实施例。以下详细描述参考借助于说明展示可实践的本发明的特定方面和实施例的附图。足够详细地描述这些实施例以使得所属领域的技术人员能够实践本发明。在不脱离本发明的范围的情况下，可利用其它实施例，且可作出结构、逻辑和电性改变。本文所公开的各种实施例不一定相互排斥，因为一些公开的实施例可与一或多个其它公开的实施例组合形成新的实施例。
15.本发明技术的实施例针对一种具有存储器阵列的设备，所述存储器阵列具有多个存储器单元。设备还可包含用以测试存储器阵列的存储器内置式自测试电路。存储器内置式自测试电路包含一或多个处理装置以：将数据模式写入到存储器阵列中待测试的一或多个存储器单元；暂停对应于预定暂停时间设置的时间段；以及在经过时间段之后从一或多个存储器单元读取写入的数据模式。基于存储器装置条件自动调整预定暂停时间设置，在一些实施例中，存储器装置条件可包含设备的温度。本公开的另一实施例针对一种方法，其包含将数据模式写入到存储器阵列中待测试的一或多个存储器单元。存储器阵列可包含多个存储器单元。方法还包含自动调整预定暂停时间设置和暂停对应于预定暂停时间设置的时间段。方法进一步包含在经过时间段之后从一或多个存储器单元读取写入的数据模式。
16.图1中示出具有mbist电路和存储器模块的设备100的简化概述。mbist电路110可包含连接到一或多个存储器阵列测试电路130的mbist控制器120，所述一或多个存储器阵列测试电路可随后经由相应多路复用器电路140(在所属领域中也被称作测试套环)连接到一或多个存储器装置150。存储器装置150可包含可由mbist电路110测试的一或多个存储器
阵列155。每一存储器阵列155可包含如所属领域中已知的按具有行和列的网格图案布置的多个存储器单元。在一些实施例中，mbist控制器120、存储器阵列测试电路130和/或测试套环140可并入到单个集成电路中。在一些实施例中，mbist控制器120、存储器阵列测试电路130和/或测试套环140可安置于存储器装置150的外围区上。外围区可包含用于存储器装置150的控制逻辑，且可取决于存储器装置150的配置而邻近于存储器阵列155和/或在其下方定位。在一些实施例中，mbist控制器120、存储器阵列测试电路130和/或测试套环140可安置于与存储器装置150的半导体基板分离的半导体基板上。
17.在一些实施例中，mbist控制器120可接收用于对一或多个存储器模块的一或多个存储器阵列执行存储器测试操作的指令(例如，来自存储器装置150的控制逻辑和/或来自外部测试器、主机计算机和/或处理器)并对其进行解码。在一些实施例中，mbist控制器120将用于执行存储器测试操作(在本文中也被称作mbist程序)的命令提供到存储器阵列测试电路130。在一些实施例中，mbist控制器120可提供用于修复和/或隔离mbist程序不合格的存储器单元的指令。在一些实施例中，mbist控制器120可包含发起mbist程序的逻辑而非从另一来源接收发起命令。在一些实施例中，mbist控制器120可为硬连线电路或硬连线电路与基于处理器的电路的组合。举例来说，在一些实施例中，mbist控制器120可包含微处理器122，所述微处理器用于执行用于mbist程序的指令的至少一部分，例如将编程指令发送到存储器阵列测试电路130。mbist控制器120还可包含控制器存储器124以存储例如提供用于测试一或多个存储器阵列，例如存储器阵列155的编程指令的一或多个微码。基于微码，用于执行mbist程序的适当命令可发送到存储器阵列测试电路130。在一些实施例中，控制器存储器124可为rom和/或sram。在一些实施例中，控制器存储器124可为dram，且微码作为例如通电程序的部分而加载到控制器存储器124中。
18.在一些实施例中，控制器存储器124(和/或另一存储器位置)可存储用于一或多个存储器测试序列的微码。微码表示具有用于使用一或多个存储器测试算法(例如，上文所论述的算法)测试一或多个地址的指令的微型程序。在一些实施例中，微码是预定义的，且在一些实施例中，微码可被修改。在一些实施例中，在存储器测试期间，可将一组一或多个微码从mbist控制器120传输到存储器阵列测试电路130以供存储器阵列测试电路130执行，所述存储器阵列测试电路根据微码执行测试操作。
19.在一些实施例中，存储器阵列测试电路130可包含阵列测试控制器132以产生恰当测试控制信号可对应于用于测试存储器装置150的存储器阵列155的mbist程序。从阵列测试控制器132输出的测试控制信号的产生可基于从mbist控制器120接收到的命令。在一些实施例中，阵列测试控制器132可为有限状态机(fsm)。阵列测试控制器132在本文中也被称作fsm 132。然而，本公开的实施例不限于有限状态机，且其它类型的阵列测试控制器可用于执行阵列测试控制器132的功能。存储器阵列测试电路130还可包含：地址产生器134，其提供用于mbist程序的存储器地址序列；以及后台模式产生器136，其在测试时间段期间产生待发送到存储器阵列155的测试数据模式。在一些实施例中，fsm 132将控制指令(例如，列选择和/或字线启用信号)提供到存储器装置150以用于写入到待测试的存储器阵列155的存储器单元/从其读取。在一些实施例中，fsm 132可提供用于地址产生器134和/或后台模式产生器136的指令以用于执行相应地址产生和模式产生功能。在一些实施例中，存储器阵列测试电路130可包含一或多个处理器和/或存储器(例如，fms 132、地址产生器134和/
或后台模式产生器136中的处理器装置)以执行fms 132、地址产生器134和/或后台模式产生器136的相应功能。在一些实施例中，处理器122可执行fms 132、地址产生器134和/或后台模式产生器136的功能。
20.在一些实施例中，地址产生器134可产生待测试的存储器位置的地址范围(例如，对应于整个存储器阵列、平面、块、页、线等的地址)和/或待测试的存储器位置的次序(例如，上升、下降或某一其它次序)。举例来说，在一些实施例中，针对每一写入/暂停/读取操作产生的地址范围对应于存储器阵列155中待测试的存储器单元块。当测试一个块时，产生下一块的地址直到测试存储器阵列为止。基于所产生的地址范围，地址产生器可选择存储器阵列155的待测试的一或多个存储器单元的列和/或行。
21.在一些实施例中，由后台模式产生器136产生的测试数据模式可基于测试算法，例如棋盘(checkboard)算法、0-1(zero-one)算法、跳步模式(galloping pattern)算法、步态模式(walking pattern)算法、滑动(跳步)对角(sliding(galloping)diagonal)算法、蝶式(butterfly)算法、移动反演(moving inversion)算法、环绕干扰(surround disturb)算法、所属领域中已知的march算法中的一或多者和/或以上测试算法中的任一者的修改版本。测试算法可被配置成使得潜在故障的后续分析可识别以下各者中的一或多者：固定故障(saf)、转换故障(tf)、地址解码器故障(af)、固定开路故障(sof)、耦合故障(cf)(其可包含状态cf、反相cf和/或等幂cf、字内cf、数据字间cf)、干扰故障(df)，所述干扰故障可包含读取df和/或数据保持故障(drf)(例如，由于sram或dram泄漏和/或dram刷新故障)。在一些实施例中，取决于正用于测试的模式类型，后台模式产生器156可使用计数器(例如，二进制、灰度等)、线性反馈移位寄存器(lfsr)、查表(lut)、可编程逻辑装置(pld)等。在一些实施例中，由后台模式产生器136产生的测试数据模式可为面向位的，且在其它实施例中，数据模式可为面向字的。
22.来自fsm 132、地址产生器134和后台模式产生器136的输出信号中的每一者可输入到测试套环140中的相应多路复用器142、144、146。多路复用器142、144、146还可分别接收用于对每一多路复用器的另一输入执行的正常操作的控制、地址和数据信号。在对存储器阵列155执行的mbist程序期间，多路复用器142、144、146从存储器阵列测试电路130选择测试信号(例如，来自fsm 132、地址产生器134和后台模式产生器136的输出信号)以用于输出到存储器装置150的逻辑电路。在存储器装置150的正常操作(例如，正常读取/写入存储器操作)期间，多路复用器142、144、146将正常操作信号输出到存储器装置150的控制逻辑。在一些实施例中，多路复用器142、144、146可从mbist控制器120(和/或另一控制器或处理器)接收指示mbist程序的发起的信号，使得多路复用器142、144、146从输出正常操作信号切换到输出存储器阵列测试电路130的测试信号。
23.在一些实施例中，在mbist程序期间，mbist电路110可包含比较器电路160，所述比较器电路相对于从后台模式产生器136输入到存储器装置150的测试数据模式检查从存储器装置150输出的数据模式。如果来自存储器装置150的输出数据模式匹配针对(一或多个)测试存储器位置从后台模式产生器136输出的测试数据模式，那么比较器160可输出用于存储器位置的通过信号。如果输出数据模式不匹配(一或多个)测试地址的测试数据模式，那么比较器电路160可输出用于存储器位置的不合格信号。在一些实施例中，响应于指示存储器单元具有故障的比较器160，mbist控制器(和/或另一控制器或处理器)可将故障的存储
器位置的对应地址识别为有缺陷的，使得不使用故障的存储器单元。在一些实施例中，可存储关于不合格存储器位置的信息(例如，存储在控制器存储器124或另一存储器中)以供稍后分析和/或可能的修复。举例来说，在一些实施例中，比较器电路160(和/或另一电路)可包含确定故障类型(例如，saf、tf、af、sof、cf、df和/或drf)的逻辑和采取适当动作的逻辑。
24.当测试多于一个存储器阵列155时，在一些实施例中，可连续进行测试，使得在完成对先前存储器阵列的测试之后测试新存储器阵列。在一些实施例中，可同时进行多个存储器阵列的测试。在此实施例中，传输数据模式与测试存储器阵列中的每一者同时进行，且可使用适当电路(例如，多路分用器)来分离测试结果。
25.图2为根据本公开的实施例的由mbist电路110执行的mbist程序的简化流程图。当存储器装置接通时，可在存储器装置的正常操作期间周期性地基于(例如，由应用程序或用户)手动发起测试存储器装置和/或基于事件(例如，高位错误计数)在装运存储器装置之前执行mbist程序作为通电序列的一部分。在操作框201中，mbist控制器120(和/或另一控制器或处理器)可从存储器装置150(或含有存储器装置150的设备)内部的控制逻辑和/或从外部源(例如，主机计算机、处理器等)接收测试控制(tctl)信号。tctl信号可包含开始mbist程序的指令。在一些实施例中，tctl信号还可包含关于待测试的存储器位置的地址、待使用的测试数据模式的类型的信息和/或关于mbist程序的其它信息。在一些实施例中，可将mbist程序信息，包含与存储器位置地址和测试数据模式相关的信息存储于mbist控制器120中。测试数据模式可为例如对应于上文所论述的测试数据模式中的一或多者的预定测试数据模式。
26.响应于tctl信号，在操作框202中，mbist控制器120(和/或另一控制器或处理器)可从存储器124(和/或另一存储器位置)检索相关微码且将适当命令发射到存储器阵列电路130的fsm 132。基于微码，在操作框203中，存储器阵列测试电路130产生测试数据模式，且按恰当序列对所测试的存储器位置执行的操作执行写入/读取。举例来说，fsm 132结合地址产生器134和后台模式产生器136产生所请求的测试数据模式、选择待测试的存储器位置的地址且提供控制信息以将测试数据模式写入到所选存储器位置，并且随后在适当暂停时间之后从所选存储器位置读取写入的数据。
27.在操作框204中，比较器160(和/或另一控制器或处理器)可将写入到所选存储器位置的测试数据模式与从所选存储器位置读取的数据相比较以确定是否存在存储器单元故障。在一些实施例中，如果测试不合格(例如，由于从所选存储器位置读取的数据不匹配测试数据模式，存在存储器单元故障)，那么在操作框205中，存储(例如，存储在存储器124和/或另一存储器位置中)与故障存储器位置有关的信息(例如，地址)以用于稍后分析和/或修复。操作随后进行到框206。如果测试合格(例如，由于从存储器位置读取的数据匹配测试数据模式，存储器单元中不存在故障)，那么过程立即进行到操作框206。在操作框206处，fsm 132(和/或另一控制器或处理器)确定是否需要测试另一存储器位置。如果是，那么操作返回到框203以执行上文针对新存储器位置所论述的产生和写入/读取操作。一旦测试所有存储器位置且操作框206中的结果为否，操作就进行到框207。在操作框207中，在一些实施例中，mbist控制器120(和/或另一控制器或处理器)处理所存储的故障。举例来说，可处理所识别的故障，使得不使用不合格的存储器单元的地址和/或冗余存储器单元代替不合格的存储器单元。另外，在一些实施例中，可执行存储器故障类型的进一步分析且采取适当
动作。
28.可由mbist控制器120(和/或另一控制器或处理器)基于硬位错误或软位错误识别故障。也就是说，本公开的示例性实施例可识别硬位错误和软位错误两者。存储器单元中的硬位错误可由于存储器单元或相关联电路中的物理缺陷而发生。可通过读取存储器单元在写入操作之后立即检测到硬位错误。因此，mbist电路不需要暂停时间来检测硬位错误故障。然而，不具有写入操作与读取操作之间的暂停时间的mbist电路将仅检测硬位错误，这可能仅考虑约60％的存储器单元错误。不具有暂停时间的mbist电路不检测软位错误，这是因为在写入操作之后可能无法立即检测软位错误。举例来说，如果存储器单元的电荷泄漏率过大(例如，数据保持时间过短)但短时间段内仍维持电荷，那么存储器单元的立即读取可能无法检测到故障且故障将变成未被检测到的。未检测到的故障可变为问题，因为如果正常存储器操作期间的存储器单元的数据保持时间短于存储器刷新时间，那么存储器单元中的数据可被损坏。正常操作期间存储器装置中的刷新时间可基于存储器装置的温度而变化。因此，如果mbist电路不具有暂停时间，那么数据保持时间短于最快刷新速率的存储器单元故障将未被检测到。
29.为捕获例如数据保持故障等软位错误率，一些常规mbist电路具有固定暂停时间。然而，固定暂停时间还具有以下问题：mbist电路可捕获太多错误的软位错误故障或仍错过太多实际软位错误。举例来说，使用相对较长的固定暂停时间的mbist电路可检测到大多数软位错误，但还可拾取太多错误的软位错误。当mbist电路的暂停时间长于原本良好的存储器单元上的数据保持时间时，可发生错误的软位错误。如果mbist程序在高温下执行且固定暂停时间太长，那么可发生所述错误的软位错误。另外，相对较长的暂停时间导致效率低下，例如长于所需测试时间和/或可能不符合jedec规范的测试时间。此外，为了保持在测试时间极限内，长的固定暂停时间可意味着仅可使用简单的数据测试模式而非可拾取其它故障的更复杂的测试数据模式。相反，虽然短的固定暂停时间将拾取一些软位错误，同时最小化错误的软位错误故障的检测，但是当在低温下执行mbist程序时，短的固定暂停时间可能无法检测到实际软位错误。这是因为当装置处于较冷温度下时，太短的暂停时间将无法提供足够时间以用于原本不良的存储器单元中的电荷泄漏。因此，短的暂停时间可导致故障未被检测到。
30.在本公开的示例性实施例中，可调整暂停时间以考虑在不同装置条件下的测试(例如，在不同温度下的测试)。在一些实施例中，可手动调整暂停时间。然而，在其它实施例中，可基于可影响存储器单元特性(例如，所测试的存储器单元的数据保持时间)的存储器装置条件自动调整暂停时间。举例来说，在一些实施例中，暂停时间的长度可基于存储器装置的温度。通过调整mbist电路的暂停时间设置的长度，暂停时间设置更紧密地匹配实际软位错误应发生的典型时间段。举例来说，对于数据保持错误，当温度增加以考虑甚至良好存储器单元的较短数据保持时间时，缩短暂停时间设置，且延长暂停时间设置以考虑即使不良存储器单元也将在较冷时更长时间地保持其电荷的事实。通过调整暂停时间的长度(例如，基于温度)，本公开的示例性实施例可检测到80％到90％的实际存储器故障(硬位错误和软位错误两者)，同时最小化错误故障的检测。
31.图3示出根据本公开的实施例的更详细的测试数据模式产生和写入/读取操作序列。如图3中所见，操作框203可包含子操作框，如通过框301到305所识别。在框301中，通过
例如后台模式产生器136产生测试数据模式。在框302中，将所产生的测试数据模式写入到所选存储器位置(例如，由地址产生器134基于来自fsm 132的控制信号而选择的存储器位置)(在所属领域中还被称作“后台写入”)。取决于mbist电路110的配置，测试数据模式可写入到整个存储器阵列或存储器阵列的子集，例如一或多个平面、一或多个页、一或多个块和/或一或多个线。在框303中，从例如存储ts代码的存储器寄存器读取经更新的温度传感器(ts)代码。在一些实施例中，存储器寄存器中的ts代码对应于存储器阵列155中所测试的存储器单元的温度。在本公开的示例性实施例中，在每一写入操作之后更新ts代码以便考虑mbist程序期间的每一潜在温度变化。然而，在其它实施例中，每一mbist程序中可仅进行一次ts代码的更新(例如，在mbist程序期间的开始或某一其它点处)。在另外其它实施例中，可仅在温度改变预定量(例如，预定死区)之后更新ts代码以最小化处理时间。在一些实施例中，可直接从温度传感器读取经更新的ts代码，而非从寄存器读取代码。取决于mbist电路110的配置，温度传感器测量设备的温度(例如，存储器装置150的温度、存储器装置150中的半导体裸片的温度和/或存储器阵列155的温度)，使得所测量的温度(且因此ts代码)对应于所测试的存储器单元的温度。举例来说，在一些实施例中，可使用温度传感器读取存储器装置150中的半导体裸片的当前温度。在接收到ts代码之后，操作进行到框304，其中基于经更新的ts代码调整暂停时间。如上文所论述，在测试数据的写入与测试数据的读取之间的大于零的暂停时间允许检测除硬位错误之外的软位错误。在暂停时间到期之后，操作进行到框305，其中将读回框301中写入的存储器位置。在已读回存储器位置之后，操作进行到上文所论述的图2的框204。
32.图4a示出根据本公开的实施例的用于调整暂停时间的功能框图。如图4a中所见，暂停时间更新电路400包含ts转换器402。ts转换器402从例如适当的存储器寄存器接收ts代码。在一些实施例中，ts代码为对应于例如存储器装置150的半导体裸片的温度的4位代码。在一些实施例中，ts转换器402将ts代码转换成对应于bist时钟的循环数的循环计数。在一些实施例中，循环计数信号可为6位值。接着，将循环计数信号输出到保持经更新的循环计数值直到执行下一次更新为止的触发器锁存器电路404。在一些实施例中，可用来自温度传感器电路(未展示)的ts代码锁存脉冲控制触发器锁存器电路404。ts代码锁存脉冲可指示更新ts代码的时间，使得触发器锁存器电路404随后输出经更新的循环计数信号。可基于温度变化高于预定死区、基于来自bist控制器120(和/或另一控制器或处理器)的信号、基于来自外部源(例如，主机处理器)的信号、基于在存储器装置150中发生的操作和/或基于其它一些其它准则周期性地更新ts代码。将从触发器锁存器电路404输出的经更新的循环计数信号发送到同步器电路406，所述同步器电路使经更新的循环计数信号与bist时钟信号同步，随后输出经更新的循环计数信号作为暂停时间控制信号410。举例来说，在一些实施例中，当控制器的状态在框303处时，到同步器电路406中的代码更新信号触发来自与bist时钟信号同步的触发器锁存器电路404的循环计数信号的捕获。在同步器电路406捕获经更新的循环计数信号之后，保持经更新的值直到在对应于例如来自框206的循环的下一循环中触发下一“更新”为止。因此，在本公开的实施例中，在框304处在每一循环的每一暂停处捕获/更新循环计数信号。如下文中进一步论述，暂停时间控制信号410用作暂停时间计数器450的暂停时间设置。
33.在一些实施例中，循环计数对应于如下暂停时间设置：暂停时间设置＝bist时钟
速率*循环计数。在一些实施例中，暂停时间设置可在0ms到25ms的范围内。0ms的值可意味着读取操作紧跟在写入操作之后。也就是说，暂停时间电路被绕过或暂停时间设置小到可忽略。在设置值为0ms的情况下，mbist程序将仅拾取硬位错误。在一些实施例中，ts转换器402可包含使所测试的存储器单元的温度与暂停时间设置相关的数据结构。举例来说，数据结构可为使ts代码与循环计数相关(例如，使其转换)的查表(lut)。在一些实施例中，控制器存储器124(或另一存储器位置)可包含可由ts转换器402选择的一或多个ts代码到循环计数lut。在一些实施例中，ts代码到循环计数lut可对应于关于识别mbist程序期间的软位错误的不同灵敏度。举例来说，表1包含对于可由ts转换器402选择的ts代码到循环计数lut的两个选项lut1和lut2。lut2对检测软位错误的敏感度高于lut1，但lut1检测到错误故障的可能性低于lut2。为了理解清楚起见，在表1中给出以ms为单位的暂停时间设置而非循环的数目。
34.表1
35.内部温度lut1lut2温度》＝115℃0ms2ms115℃》温度》＝90℃2ms4ms90℃》温度》＝56℃4ms8ms56℃》温度8ms16ms
36.在以上lut中的每一者中，暂停时间设置可被配置成使得当内部温度变热，暂停时间设置变短，使得理想地，读取操作发生在原本良好的存储器单元中的存储器单元电荷泄漏之前。相反，当内部温度变冷，暂停时间设置变长，使得理想地，读取操作发生在故障存储器单元中的存储器单元电荷已泄漏之后但在良好存储器单元中的存储器单元电荷泄漏之前。在表1的实施例中，lut中的记录对应于存储器装置150的操作温度范围，其中每一记录对应于操作温度的子范围。用于每一记录的lut字段使存储器装置的内部温度(例如，对应于存储器单元温度)与预定暂停时间设置相关。也就是说，操作温度范围拆分成子范围(例如，表1中的四个子范围)，其中每一子范围具有预定暂停时间设置。本公开的示例性实施例不限于四个子范围，且可包含任何可行数个子范围。举例来说，lut中的记录(子范围)的数目可取决于精确度与效率之间的所要平衡，且针对每一记录的暂停时间设置可取决于检测太多错误故障与遗漏太多实际故障之间的所要平衡。
37.在一些实施例中，当最初可用多于一个lut时，bist电路110被配置成经由熔合选项仅选择一个lut。也就是说，一旦选择lut，mbist电路就硬连线到所选lut而不可复位。lut的选择可在例如存储器装置150的工厂配置期间发生。在其它实施例中，在装置已从工厂装运之后，客户可实施熔合选项以基于存储器装置的期望操作选择lut。在一些实施例中，熔合选项可在lut或固定或无暂停时间选项之间进行选择。在另外其它实施例中，每当发起bist操作时，可指派选择适当lut的命令。在一些实施例中，lut可包含直接对应于时间(例如，对应于ms)而非循环计数的暂停时间值。在一些实施例中，ts代码到循环计数转换可基于算法(例如，线性或非线性公式)而非lut。在一些实施例中，可使用除lut外的数据结构。
38.如图4b中所见，来自暂停时间更新电路400的暂停时间控制信号410由暂停时间计数器电路450接收。暂停时间计数器电路450还接收状态信号(例如，ts更新完成信号)，从而指示是否完成ts更新操作(例如，来自框303)，且接收mbist时钟信号。ts更新完成信号可触
发暂停时间计数器电路450循环计数。基于对应暂停时间控制信号410的暂停时间设置，暂停时间计数器电路450对mbist时钟脉冲计数，直到计数器值匹配暂停时间设置为止。当计数器值匹配暂停时间设置时，暂停时间计数器电路450输出状态信号以开始读取操作。
39.在以上实施例中，基于温度传感器调整暂停时间。然而，可基于可影响存储器单元特性(例如，存储器单元中的数据保持时间)的其它存储器装置条件调整暂停时间。举例来说，存储器装置条件可包含例如对存储器装置执行的操作(例如，对存储器阵列、存储器单元等执行的操作)的数目、存储器装置的使用寿命、误码率或可影响存储器单元特性的一些其它准则等因素。在一些实施例中，一或多个数据结构(例如，lut)可配置成提供对反映一或多个存储器装置条件(例如，温度、操作数目、使用寿命、误码率等)的暂停时间的调整。
40.处理装置可表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更确切地说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置还可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置(例如，处理器122、控制器132和/或另一控制器)配置成执行用于执行本文所论述的操作和步骤的指令。
41.机器可读存储媒体(也被称作计算机可读媒体)上存储有一或多个指令集或体现本文所描述的方法或功能中的任何一或多种的软件。机器可读存储媒体可为例如存储器124、存储器装置150或另一存储器装置。术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储由机器执行的一组指令或对其进行编码且使机器执行本公开的方法中的任何一或多种的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体以及磁性媒体。
42.已就对计算机存储器内的数据位的操作的算法和符号表示而言呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给所属领域其它技术人员的方式。算法在本文中且一般被认为是产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操控的那些操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电信号或磁信号的形式。主要出于常用的原因，已证明将这些信号称为位、值、元素、符号、字符、术语、编号或类似者有时是方便的。
43.然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便标记。本公开可涉及将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操控且变换成类似地表示为计算机系统的存储器或寄存器或其它此类信息存储系统内的物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
44.本公开还涉及一种用于执行本文中的操作的设备。此设备可以出于既定目的而专门构造，或其可包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储于计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、只读光盘存储器cd-rom和磁性光盘)、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
45.本文中呈现的算法和显示本质上并不与任何特定计算机或其它设备相关。各种通
用系统可根据本文中的教示与程序一起使用，或其可以证明构造更专用的设备来执行方法是方便的。将如下文描述中所阐述的那样呈现用于各种这些系统的结构。另外，并不参考任何特定编程语言来描述本公开的实施例。应了解，可使用多种编程语言来实施如本文所描述的本公开的教示。
46.本公开可提供为计算机程序产品或软件，所述计算机程序产品或软件可包含其上存储有可用以对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于存储呈机器(例如，计算机)可读形式的信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。
47.本技术的实施例的以上详细描述并不意图是详尽的或将本技术限制于上文所公开的确切形式。如相关领域的技术人员将认识到，尽管上文出于说明性目的描述了本技术的特定实施例和实例，但是可在所属领域的技术人员的技术范围内进行各种等效的修改。举例来说，尽管可以给定次序呈现步骤，但替代性实施例可以不同次序执行步骤。还可以组合本文中描述的各种实施例以提供另外的实施例。
48.根据前述内容，应了解，本文中已出于说明性目的描述本技术的特定实施例，但尚未示出或详细描述熟知结构和功能以避免不必要地模糊本技术的实施例的描述。在上下文准许的情况下，单数或复数术语还可分别包含复数或单数术语。此外，除非词语“或”明确地限制成仅意指对参考两个或大于两个项目的列表的其它项目排他的单个项目，否则此列表中的“或”的使用可以理解为包含：(a)列表中的任何单个项目、(b)列表中的所有项目或(c)列表中的项目的任何组合。举例来说，如本文(包含在权利要求书中)所使用，如在项目列表(例如，以例如“...中的至少一个”或“...中的一或多个”的短语开头的项目列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所用，短语“基于”不应被理解为指代一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。此外，术语“包括”、“包含”、“具有”和“带有”贯穿全文用以意指至少包含一或多个所叙述特征，使得不排除任何更大数目个相同特征和/或额外类型的其它特征。
49.还应了解，在不脱离本公开的情况下可做出各种修改。举例来说，所属领域的技术人员将理解，本技术的各种组件可进一步划分成子组件，或本技术的各种组件和功能可组合和整合。此外，在特定实施例的上下文中描述的技术的某些方面还可在其它实施例中组合或去除。此外，尽管已经在那些实施例的上下文中描述了与新技术的某些实施例相关联的优点，但其它实施例也可以显示此类优点，且并非所有的实施例都要显示此类优点以落入本技术的范围内。因此，本公开及相关联的技术可涵盖未明确地展示或描述的其它实施例。

技术特征：

1.一种设备，其包括：存储器阵列；以及用以测试所述存储器阵列的存储器内置式自测试mbist电路，所述mbist电路包含一或多个处理装置以：将数据模式写入到所述存储器阵列中待测试的一或多个存储器单元，暂停对应于预定暂停时间设置的时间段，以及在经过所述时间段之后从所述一或多个存储器单元读取写入的数据模式，其中基于存储器装置条件自动调整所述预定暂停时间设置。2.根据权利要求1所述的设备，其中所述存储器装置条件对应于所测试的所述一或多个存储器单元的温度，其中基于对应于所测试的所述一或多个存储器单元的所述温度的温度传感器代码自动调整所述预定暂停时间设置，且其中在所述调整所述预定暂停时间设置之前更新所述温度传感器代码。3.根据权利要求2所述的设备，其中所述更新所述温度传感器代码在每次写入所述数据模式之后且在对应读取所述写入的数据模式之前执行。4.根据权利要求2所述的设备，其中所述调整所述预定暂停时间设置基于使所述温度传感器代码与对应暂停时间相关的数据结构。5.根据权利要求4所述的设备，其中所述数据结构为查表，所述查表被配置成使得当所述温度传感器代码变热时，所述对应暂停时间变短。6.根据权利要求1所述的设备，其中所述一或多个处理装置基于写入到所述一或多个存储器单元的所述数据模式与从所述一或多个存储器单元读取的所述写入的数据模式之间的比较而确定所述一或多个存储器单元是否具有故障。7.根据权利要求6所述的设备，其中一或多个处理器被配置成检测数据保持故障。8.一种方法，其包括：将数据模式写入到存储器阵列中待测试的一或多个存储器单元；自动调整预定暂停时间设置；暂停对应于所述预定暂停时间设置的时间段；以及在经过所述时间段之后从所述一或多个存储器单元读取写入的数据模式。9.根据权利要求8所述的方法，其进一步包括：在所述调整所述预定暂停时间设置之前更新所述温度传感器代码，且其中所述自动调整所述预定暂停时间设置基于对应于所测试的所述一或多个存储器单元的温度的温度传感器代码。10.根据权利要求9所述的方法，其中所述更新所述温度传感器代码在每次写入所述数据模式之后且在对应读取所述写入的数据模式之前执行。11.根据权利要求9所述的方法，其中所述自动调整所述预定暂停时间设置包括使所述温度传感器代码与对应暂停时间相关。12.根据权利要求11所述的方法，其中所述相关使得当所述温度传感器代码变热时，所述对应暂停时间变短。13.根据权利要求8所述的方法，其进一步包括：
基于写入到所述一或多个存储器单元的所述数据模式与从所述一或多个存储器单元读取的所述写入的数据模式之间的比较而确定所述一或多个存储器单元是否具有故障。14.根据权利要求13所述的方法，其中所述确定包含确定检测故障为数据保持故障。15.一种包括指令的非暂时性计算机可读存储媒体，所述指令在由处理装置执行时使所述处理装置：将数据模式写入到存储器阵列中待测试的一或多个存储器单元；自动调整预定暂停时间设置；暂停对应于所述预定暂停时间设置的时间段；以及在经过所述时间段之后从所述一或多个存储器单元读取写入的数据模式。16.根据权利要求15所述的非暂时性计算机可读存储媒体，所述指令进一步使所述处理装置：在所述调整所述预定暂停时间设置之前更新温度传感器代码，且其中所述自动调整所述预定暂停时间设置基于对应于所测试的所述一或多个存储器单元的温度的温度传感器代码。17.根据权利要求16所述的非暂时性计算机可读存储媒体，其中所述更新所述温度传感器代码在每次写入所述数据模式之后且在对应读取所述写入的数据模式之前执行。18.根据权利要求15所述的非暂时性计算机可读存储媒体，其中所述自动调整所述预定暂停时间设置包括使所述温度传感器代码与对应暂停时间相关。19.根据权利要求18所述的非暂时性计算机可读存储媒体，其中所述相关使得当所述温度传感器代码变热时，所述对应暂停时间变短。20.根据权利要求15所述的非暂时性计算机可读存储媒体，所述指令进一步使所述处理装置：基于写入到所述一或多个存储器单元的所述数据模式与从所述一或多个存储器单元读取的所述写入的数据模式之间的比较而确定所述一或多个存储器单元是否具有故障，其中所述确定包含确定检测故障为数据保持故障。

技术总结

本公开涉及具有可调整暂停时间的存储器内置式自测试。设备具有存储器阵列，所述存储器阵列具有多个存储器单元。所述设备还包含用以测试所述存储器阵列的存储器内置式自测试电路。所述存储器内置式自测试电路包含一或多个处理装置以：将数据模式写入到所述存储器阵列中待测试的一或多个存储器单元；暂停对应于预定暂停时间设置的时间段；以及在经过所述时间段之后从所述一或多个存储器单元读取写入的数据模式。基于存储器装置条件自动调整所述预定暂停时间设置，所述存储器装置条件可包含所述设备的温度。所述设备的温度。所述设备的温度。