非易失性存储器及其写入方法和读取方法与流程

1.本发明涉及半导体技术领域，具体涉及一种非易失性存储器及其写入方法和读取方法。

背景技术：

2.半导体存储器使用数据组合来存储信息，组成大容量存储器的每个存储器件单元可以存储单个数据，存储器由多个基本单元阵列排列构成，存储器的存储密度和存储容量由存储阵列中的基本单元决定，基本单元主要有两种结构：1t1r结构(一个晶体管和一个可变电阻或可变电压的存储器构成，如一个晶体管和一个相变电阻)和2t2r结构(两个晶体管和两个可变电阻或可变电压的存储器构成，如两个晶体管和两个相变电阻)。对于1t1r的结构，1t1r单元面积小，存储密度高，但需要外接参考源以实现两种逻辑状态(“1”和“0”)的区分；对于2t2r的结构，无需参考源，但利用两个1t1r结构形成对位参考，即一个用于数据存储，一个用于形成参考位，在相同存储面积下，存储阵列密度大但存储容量小，导致存储器的内存密度小。

技术实现要素：

3.本发明的目的在于提供一种非易失性存储器，无需外接参考源且内存密度大，集成度高。
4.根据本发明实施例的非易失性存储器，包括第一存储单元、第二存储单元和参考单元，所述第一存储单元和所述第二存储单元共享所述参考单元，所述参考单元用于提供参考信号，以判断所述第一存储单元和所述第二存储单元的存储状态。
5.本发明还提出了一种非易失性存储器的写入方法，所述非易失性存储器包括第一存储单元、第二存储单元和参考单元，所述第一存储单元和所述第二存储单元共享所述参考单元，所述参考单元用于提供参考信号值，以判断所述第一存储单元和所述第二存储单元的存储状态；
6.所述写入方法包括：
7.向所述第一存储单元施加第一电信号以提供大于所述参考信号值的第一存储信号值，使得所述第一存储单元处于第一存储状态；
8.向所述第一存储单元施加第二电信号以提供小于所述参考信号值的第二存储信号值，使得所述第一存储单元处于第二存储状态；
9.向所述第二存储单元施加第三电信号以提供大于所述参考信号值的第三存储信号值，使得所述第二存储单元处于第三存储状态；
10.向所述第二存储单元施加第四电信号以提供小于所述参考信号值的第四存储信号值，使得所述第二存储单元处于第四存储状态。
11.本发明还提出了一种非易失性存储器的读取方法，所述非易失性存储器包括第一存储单元、第二存储单元和参考单元，所述第一存储单元和所述第二存储单元共享所述参
考单元，所述参考单元用于提供参考信号，以判断所述第一存储单元和所述第二存储单元的存储状态；
12.所述读取方法包括：
13.向所述第一存储单元施加电信号并产生第一存储单元的存储信号值；
14.将所述第一存储单元的存储信号值与所述参考单元的参考信号值比较，当所述第一存储单元的存储信号值大于所述参考信号值时，所述第一存储单元读取为第一存储状态，当所述第一存储单元的存储信号值小于所述参考信号值时，所述第一存储单元读取为第二存储状态；
15.向所述第二存储单元施加电信号并产生第二存储单元的存储信号值；
16.将所述第二存储单元的存储信号值与所述参考单元的参考信号值比较，当所述第二存储单元的存储信号值大于所述参考信号值时，所述第二存储单元读取为第三存储状态，当所述第二存储单元的存储信号值小于所述参考信号值时，所述第二存储单元读取为第四存储状态。
17.根据本发明实施例的非易失性存储器，第一存储单元和第二存储单元共享同一参考单元，这样不需要外接参考源，可以简化非易失性存储器的结构，避免产生尾位效应而影响存储器的性能，而且两个存储单元共用一个参考单元，在相同面积下的存储器，从而能够增加存储器的内存密度和存储容量，在形成相同内存的存储器，也能够减少基本单元的设置，使得存储器面积较小，提高非易失性存储器的集成度。
附图说明
18.图1为根据本发明实施例的非易失性存储器的结构示意图；
19.图2为根据本发明实施例的非易失性存储器的写入方法的流程示意图；
20.图3为根据本发明实施例的非易失性存储器的读取方法的流程示意图。
21.附图标记：
22.11：第一存储单元，12：第一位线，13：第一选通管；
23.21：第二存储单元，22：第二位线，23：第二选通管；
24.31：参考单元，32：参考位线，33：参考选通管；
25.41：字线，42：源线，43：比较器。
具体实施方式
26.以下结合附图和具体实施方式对本发明提出的一种非易失性存储器作进一步详细说明。
27.下面参考附图描述根据本发明实施例的非易失性存储器。
28.如图1所示，根据本发明实施例的非易失性存储器包括第一存储单元11、第二存储单元21和参考单元31，第一存储单元11和第二存储单元21共享参考单元31，参考单元31用于提供参考信号，以判断第一存储单元11和第二存储单元21的存储状态。
29.第一存储单元11和第二存储单元21均用于实现数据信息存储，参考单元31形成为第一存储单元11和第二存储单元21的参考单元31，通过第一存储单元11和参考单元31的对比，来判断第一存储单元11的存储状态，通过第二存储单元21和参考单元31的对比，来判断
第二存储单元21的存储状态。
30.具体地，在一些示例中，可通过第一存储单元11和参考单元31的对比，判断第一存储单元11处于高阻态或低阻态，进而判断第一存储单元11的存储状态，例如，通过第一存储单元11与参考单元31对比，判断第一存储单元11为高阻态时，定义第一存储单元11处于第一存储状态，当第一存储单元11与参考单元31对比，判断第一存储单元11为低阻态时，则定义第一存储单元11处于第二存储状态。第二存储单元21与参考单元31的对比以及存储状态的判断与第一存储单元11相同。
31.由此根据本发明实施例的非易失性存储器，第一存储单元11和第二存储单元21共享同一参考单元31，这样不需要外接参考源，可以简化非易失性存储器的结构，避免产生尾位效应而影响存储器的性能，而且两个存储单元共用一个参考单元31，在相同面积下的存储器，从而能够增加存储器的内存密度和存储容量，在形成相同内存的存储器，也能够减少基本单元的设置，使得存储器面积较小，提高非易失性存储器的集成度。
32.在一些示例中，在判断第一存储单元11和第二存储单元21的存储状态时，参考单元31的参考信号相同，即在对第一存储单元11和参考单元31进行对比时，以及第二存储单元21与参考单元31进行对比时，参考单元31提供的参考信号相同，由此，使得第一存储单元11和第二存储单元21的存储状态的参考标准相同，有利于第一存储单元11和第二存储单元21的存储状态的判断，且可不需要改变参考单元31的参考信号，也能够简化非易失性存储器的结构。
33.在本发明的一些实施例中，第一存储单元11连接第一位线12和第一选通管13，第二存储单元21连接第二位线22和第二选通管23，参考单元31连接参考位线32和参考选通管33。具体地，第一存储单元11的一端与第一选通管13串联，第二存储单元21的另一端与第一位线12连接，第一选通管13的一端与第二选通管23串联，第二储存单元的另一端与第二位线22连接，参考单元31的一端与参考选通管33串联，参考单元31的另一端与参考位线32连接，第一选通管13、第二选通管23和参考选通管33可以通过电信号使其导通与关断。可选地，第一选通管13、第二选通管23和参考选通管33可以均为晶体管，例如均可以为二极管或三极管等，对此本发明不作特殊限定。
34.如图1所示，串联的第一存储单元11和第一选通管13、串联的第二存储单元21和第二选通管23以及串联的参考单元31和参考选通管33并联，串联的参考单元31和参考选通管33位于串联的第一存储单元11和第一选通管13以及串联的第二存储单元21和第二选通管23之间。第一选通管13、第二选通管23和参考选通管33还均连接至同一字线41，第一选通管13的源端、第二选通管23的源端和参考选通管33的源端均连接至同一源线42。具体地，第一选通管13的漏端与第一存储单元11直接连接，第二选通管23的漏端与第二存储单元21直接连接，参考选通管33的漏端与参考单元31直接连接，第一选通管13的栅端、第二选通管23的栅端和参考选通管33的栅端同时并联连接至同一字线41，第一选通管13的源端、第二选通管23的源端和参考选通管33的源端同时并联连接至同一源线42，使得第一选通管13、第二选通管23和参考选通管33具有相同的结构参数，以及第一存储单元11和第二存储单元21以及参考单元31具有相同的结构参数。
35.在本发明的一些实施例中，第一存储单元11、第二存储单元21和参考单元31为同一类型存储器的单元，即第一存储单元11、第二存储单元21和参考单元31采用同以类型的
半导体存储结构，例如，第一存储单元11、第二存储单元21和参考单元31可以均为磁性存储器的单元、相变存储器的单元、铁电存储器的单元或阻变存储器的单元。
36.在一些具体示例中，第一存储单元11、第二存储单元21和参考单元31均为磁性存储器的单元，所述非易失性存储器形成为磁性存储器(mram)，磁性存储器的单元包括自由层、中间层和固定层，通过自由层和固定层磁矩方向的变化来存储信息，存储器读取电路是通过加载相同的电压判断输出电流的大小从而判断存储器的信息。在另一些具体示例中，第一存储单元11、第二存储单元21和参考单元31均为相变存储器的单元，所述非易失性存储器为相变存储器(pcram)，通过相变材料在电流的焦耳热作用下，在结晶相态和非晶相态之间快速并可逆的转换时，会呈现出的不同电阻率这一特性来实现数据存储。
37.在本发明的又一些示例中，第一存储单元11、第二存储单元21和参考单元31还可以均为铁电存储器的单元，所述非易失性存储器为铁电存储器(feram)；或者第一存储单元11、第二存储单元21和参考单元31均为阻变存储器的单元，所述非易失性存储器为阻变存储器(rram)。
38.在本发明的一些实施例中，非易失性存储器还可以包括比较器43，第一位线12、第二位线22和参考位线32均连接于比较器43的输入端，通过共享参考单元31的设置可采用比较器43进行数据比较，而不需要设置感测放大器等结构，不仅可以提高感测效率和感测可靠性，也可简化非易失性存储器的外围电路的结构，进一步地提高存储器的集成度。
39.下面参考附图描述一种非易失性存储器的写入方法。
40.根据本发明实施例的非易失性存储器包括第一存储单元11、第二存储单元21和参考单元31，第一存储单元11和第二存储单元21共享参考单元31，参考单元31用于提供参考信号值，以判断第一存储单元11和第二存储单元21的存储状态；所述写入方法适用于上述任一实施例的非易失性存储器。
41.如图2所示，根据本发明实施例的写入方法可以包括如下步骤：
42.向第一存储单元11施加第一电信号以提供大于参考信号值的第一存储信号值，使得第一存储单元11处于第一存储状态；向第一存储单元11施加第二电信号以提供小于参考信号值的第二存储信号值，使得第一存储单元11处于第二存储状态。
43.具体地，可通过字线41和位线向第一存储单元11和参考单元31施加电信号如电流，施加的电信号值不同，第一存储单元11的存储状态不同，则向第一存储单元11写入数据不同。在对第一存储单元11进行编程操作时，如向第一存储单元11写入第一值时，使得第一存储单元11处于第一存储状态，则向第一存储单元11施加第一电信号以提供大于参考信号值的第一存储信号值，在向第一存储单元11写入第二值时，使得第一存储单元11处于第二存储状态，则向第一存储单元11施加第二电信号以提供小于参考信号值的第二存储信号值。
44.其中第一存储状态和第二存储状态可以为电压状态、电阻状态或电流状态，存储器的类型不同，则存储单元表现的数据状态不同，为了便于描述，下面以存储状态呈现为电阻状态进行描述。存储单元的写入数据值如第一值和第二值可以定义为二进制数，例如可定义第一值为二进制数0，第二值为二进制数1，具体编程操作对应的数据值“1”或“0”的可根据需要进行定义，在此不作限定。
45.在一些具体示例中，第一存储状态可定义为高阻态，第二存储状态可定义为低阻
态，在进行编程操作时，当第一存储单元11为第一存储状态即高阻态时，向第一存储单元11施加第一电信号，使得第一存储单元11产生的第一存储信号值大于参考单元31的参考信号值，以使得第一存储单元11表现为高阻态，对应的写入第一值记作“0”，当第一存储单元11为第二存储状态即低阻态时，向第一存储单元11施加第二电信号，使得第一存储单元11产生的第二存储信号值小于参考单元31的参考信号值，使得第一存储单元11表现为低阻态，对应的写入第二值记作“1”。
46.向第二存储单元21施加第三电信号以提供大于参考信号值的第三存储信号值，使得第二存储单元21处于第三存储状态；向第二存储单元21施加第四电信号以提供小于参考信号值的第四存储信号值，使得第二存储单元21处于第四存储状态。
47.具体地，可通过字线41和位线向第二存储单元21和参考单元31施加电信号如电流，施加的电信号值不同，第二存储单元21的存储状态不同，则向第二存储单元21写入数据不同。第二存储单元21的第三存储状态可定义为高阻态，第二存储单元21的第四存储状态可定义为低阻态，在进行编程操作时，当第二存储单元21为第三存储状态即高阻态时，向第二存储单元21施加第三电信号，使得第二存储单元21产生的第三存储信号值大于参考单元31的参考信号值，以使得第二存储单元21表现为高阻态，对应的写入数据值记作“0”，当第二存储单元21为第四存储状态即低阻态时，向第二存储单元21施加第四电信号，使得第二存储单元21产生的第四存储信号值小于参考单元31的参考信号值，使得第二存储单元21表现为低阻态，对应的写入数据值记作“1”。
48.在本发明的一些实施例中，在向第一存储单元11和第二存储单元21施加电信号时，参考单元31的参考信号值相同，由此在向第一存储单元11和第二存储单元21写入数据时，参考单元31被施加的电信号相同，不需要执行改变参考单元31施加的电信号的操作，也利于第一存储单元11和第二存储单元21写入数据时产生的电信号的参考对比，参考标准一致，使得第一存储单元11和第二存储单元21的存储状态的判断更加准确。
49.在本发明的一些实施例中，非易失性存储器还包括比较器43，当存储单元为第一存储状态或第三存储状态时，比较器43为第一信号状态；当存储单元为第二存储状态或第四存储状态时，比较器43为第二信号状态，其中第一信号状态和第二信号状态可呈现为数据状态，例如呈现数据值“1”或“0”。
50.在本发明的一些具体示例中，当第一存储单元11被施加第一电信号，处于第一存储状态时如处于高阻态，当第二存储单元21被施加第三电信号，处于第三存储状态即处于高阻态时，比较器43均为第一信号状态，存储了第一数据值，呈现了“0”的编程操作，当第一存储单元11被施加第二电信号，处于第二存储状态时如处于低阻态，当第二存储单元21被施加第四电信号，处于第四存储状态即处于低阻态时，比较器43均为第二信号状态，存储了第二数据状态，呈现了“1”的编程操作。
51.本发明还提出了一种非易失性存储器的读取方法。
52.所述非易失性存储器包括第一存储单元11、第二存储单元21和参考单元31，第一存储单元11和第二存储单元21共享参考单元31，参考单元31用于提供参考信号，以判断第一存储单元11和第二存储单元21的存储状态，
53.如图3所示，根据本发明实施例的读取方法包括以下步骤包括：
54.向第一存储单元11施加电信号并产生第一存储单元11的存储信号值；
55.将第一存储单元11的存储信号值与参考单元31的参考信号值比较，当第一存储单元11的存储信号值大于参考信号值时，第一存储单元11读取为第一存储状态，当第一存储单元11的存储信号值小于参考信号值时，第一存储单元11读取为第二存储状态；
56.向第二存储单元21施加电信号并产生第二存储单元21的存储信号值；
57.将第二存储单元21的存储信号值与参考单元31的参考信号值比较，当第二存储单元21的存储信号值大于参考信号值时，第二存储单元21读取为第三存储状态，当第二存储单元21的存储信号值小于参考信号值时，第二存储单元21读取为第四存储状态。
58.需要说明的是，这里的存储信号值和参考信号值可以为电压值、电阻值或电流值，具体可根据存储器的类型选择，下面以存储信号值和参考信号值为电阻值为例进行描述。
59.在进行读取操作时，向第一存储单元11施加电信号，使得第一存储单元11产生存储信号值，通过将存储信号值与参考单元31的参考信号值进行比较来判断第一存储单元11的存储状态，以读取第一存储单元11的数据状态。
60.例如第一存储单元11产生的存储信号值大于参考信号值时，则判断第一存储单元11处于第一存储状态即高阻态，则可以读取第一存储单元11存储信息为“0”，当第一存储单元11产生的存储信号值小于参考信号值时，则判断第一存储单元11处于第二存储状态即低阻态，则可以读取第一存储单元11存储信息为“1”。
61.在进行读取操作时，向第二存储单元21施加电信号，使得第二存储单元21产生存储信号值，通过将存储信号值与参考单元31的参考信号值进行比较来判断第二存储单元21的存储状态，以读取第二存储单元21的数据状态。
62.例如第二存储单元21产生的存储信号值大于参考信号值时，则判断第二存储单元21处于第三存储状态即高阻态，则可以读取第二存储单元21存储信息为“0”，当第一存储单元11产生的存储信号值小于参考信号值时，则判断第一存储单元11处于第四存储状态即低阻态，则可以读取第二存储单元21存储信息为“1”。
63.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

技术特征：

1.一种非易失性存储器，其特征在于，包括第一存储单元、第二存储单元和参考单元，所述第一存储单元和所述第二存储单元共享所述参考单元，所述参考单元用于提供参考信号，以判断所述第一存储单元和所述第二存储单元的存储状态。2.根据权利要求1所述的非易失性存储器，其特征在于，所述第一存储单元连接第一位线和第一选通管，所述第二存储单元连接第二位线和第二选通管，所述参考单元连接参考位线和参考选通管。3.根据权利要求2所述的非易失性存储器，其特征在于，串联的所述第一存储单元和所述第一选通管、串联的所述第二存储单元和所述第二选通管以及串联的所述参考单元和所述参考选通管并联。4.根据权利要求2所述的非易失性存储器，其特征在于，所述第一选通管、所述第二选通管和所述参考选通管均为晶体管。5.根据权利要求2所述的非易失性存储器，其特征在于，所述第一选通管、所述第二选通管和所述参考选通管连接至同一字线，所述第一选通管的源端、所述第二选通管的源端和所述参考选通管的源端连接至同一源线。6.根据权利要求1所述的非易失性存储器，其特征在于，所述第一存储单元、所述第二存储单元和所述参考单元为同一类型存储器的单元。7.根据权利要求6所述的非易失性存储器，其特征在于，在判断所述第一存储单元和所述第二存储单元的存储状态时，所述参考单元的参考信号相同。8.根据权利要求6所述的非易失性存储器，其特征在于，所述第一存储单元、所述第二存储单元和所述参考单元均为磁性存储器的单元。9.根据权利要求6所述的非易失性存储器，其特征在于，所述第一存储单元、所述第二存储单元和所述参考单元均为相变存储器的单元。10.根据权利要求6所述的非易失性存储器，其特征在于，所述第一存储单元、所述第二存储单元和所述参考单元均为铁电存储器的单元。11.根据权利要求6所述的非易失性存储器，其特征在于，所述第一存储单元、所述第二存储单元和所述参考单元均为阻变存储器的单元。12.根据权利要求2所述的非易失性存储器，其特征在于，还包括比较器，所述第一位线、第二位线和所述参考位线均连接于所述比较器的输入端。13.一种非易失性存储器的写入方法，其特征在于，所述非易失性存储器包括第一存储单元、第二存储单元和参考单元，所述第一存储单元和所述第二存储单元共享所述参考单元，所述参考单元用于提供参考信号值，以判断所述第一存储单元和所述第二存储单元的存储状态；所述写入方法包括：向所述第一存储单元施加第一电信号以提供大于所述参考信号值的第一存储信号值，使得所述第一存储单元处于第一存储状态；向所述第一存储单元施加第二电信号以提供小于所述参考信号值的第二存储信号值，使得所述第一存储单元处于第二存储状态；向所述第二存储单元施加第三电信号以提供大于所述参考信号值的第三存储信号值，使得所述第二存储单元处于第三存储状态；
向所述第二存储单元施加第四电信号以提供小于所述参考信号值的第四存储信号值，使得所述第二存储单元处于第四存储状态。14.根据权利要求13所述的写入方法，其特征在于，在向所述第一存储单元和所述第二存储单元施加电信号时，所述参考单元的参考信号值相同。15.根据权利要求13所述的写入方法，其特征在于，所述非易失性存储器还包括比较器，当所述存储单元为所述第一存储状态或所述第三存储状态时，所述比较器为第一信号状态；当所述存储单元为所述第二存储状态或所述第四存储状态时，所述比较器为第二信号状态。16.一种非易失性存储器的读取方法，其特征在于，所述非易失性存储器包括第一存储单元、第二存储单元和参考单元，所述第一存储单元和所述第二存储单元共享所述参考单元，所述参考单元用于提供参考信号，以判断所述第一存储单元和所述第二存储单元的存储状态；所述读取方法包括：向所述第一存储单元施加电信号并产生第一存储单元的存储信号值；将所述第一存储单元的存储信号值与所述参考单元的参考信号值比较，当所述第一存储单元的存储信号值大于所述参考信号值时，所述第一存储单元读取为第一存储状态，当所述第一存储单元的存储信号值小于所述参考信号值时，所述第一存储单元读取为第二存储状态；向所述第二存储单元施加电信号并产生第二存储单元的存储信号值；将所述第二存储单元的存储信号值与所述参考单元的参考信号值比较，当所述第二存储单元的存储信号值大于所述参考信号值时，所述第二存储单元读取为第三存储状态，当所述第二存储单元的存储信号值小于所述参考信号值时，所述第二存储单元读取为第四存储状态。

技术总结

该发明公开了一种非易失性存储器及其写入方法和读取方法，所述非易失性存储器包括第一存储单元、第二存储单元和参考单元，所述第一存储单元和所述第二存储单元共享所述参考单元，所述参考单元用于提供参考信号，以判断所述第一存储单元和所述第二存储单元的存储状态。根据本发明实施例的非易失性存储器，第一存储单元和第二存储单元共享同一参考单元，不需要外接参考源，可以简化非易失性存储器的结构，也能够增加存储器的内存密度和存储容量，提高非易失性存储器的集成度。提高非易失性存储器的集成度。提高非易失性存储器的集成度。