一种易于扩展的驱控一体控制架构的制作方法



1.本发明涉及驱控一体控制架构技术领域,具体为一种易于扩展的驱控一体控制架构。


背景技术:



2.驱控一体控制架构是对机器人模型和轨迹规划运算工作中必不可少控制架构,其能够通过一系列运算通过逻辑运算控制相应的装置运行,有鉴于此传统的架构不够完善不能够易于扩展,比较麻烦,而一种易于扩展的驱控一体控制架构能够提供便捷。
3.现有的驱控一体控制架构存在的缺陷是:
4.1、专利文件cn111381552a公开了驱控一体技术架构,“包括控制器硬件、总线、伺服驱动器、执行电机,控制器硬件通过总线与伺服驱动器、io模块、执行电机连接;还包括基于软plc平台构建的实时运动控制软件、api接口库、由用户开发的控制程序;所述控制程序通过调用api接口库中的函数来与实时运动控制软件进行交互;基于软plc平台构建的实时运动控制软件包括:ethercat总线主站程序、运动控制算法程序、plc逻辑控制程序和上位机指令接口程序组成;ethercat总线主站程序负责与总线上连接的各设备建立通信;plc逻辑控制程序由用户现场编写并用于接收传感器指令;所述上位机指令接口程序负责完成与所述api接口库的通信,并将所述api接口库发送的指令传递给其它程序”传统的架构不够完善不能够易于扩展,比较麻烦。


技术实现要素:



5.本发明的目的在于提供一种易于扩展的驱控一体控制架构,以解决上述背景技术中提到的现有的框架不能够易于扩展的问题。
6.为实现上述目的,本发明提供如下技术方案:一种易于扩展的驱控一体控制架构,包括arm,所述arm互联有fpga,同时采用多核异构soc芯片方案,soc包含双核cpu和可编程逻辑阵列fpga。
7.优选的,所述arm中包含了cpu和cpu,cpu互联有hmi接口,且cpu和cpu互联。
8.优选的,所述fpga包含了扩展编码器~n,扩展编码器~n互联有货站电机轴。
9.优选的,所述fpga还包含了位置环~n,位置环~n互联有电机轴~n。
10.优选的,所述fpga还包含有两个千兆以太网,千兆以太网互联有rj网口。
11.优选的,所述fpga还包含了spi和spi,spi互联有扩展i和电磁阀,spi互联有抱阀和急停。
12.优选的,所述fpga位置环中包含了通信接口、时钟模块、母线电压检测、功率器件温度检测、报警逻辑、led指示、编码器解码、sinc滤波器和六个位置环-速度环-电流环。
13.优选的,所述fpga包含有n个伺服运动控制环、两个千兆以太网、两个spi通信模块和一个扩展编码器模块
14.与现有技术相比,本发明的有益效果是:
15.1、本发明通过设置有arm,arm中的cpu0加载机器人模型并进行轨迹规划的运算,并将运算结果发送给cpu1,cpu0与cpu1采用共享内存的方式进行通信,cpu1接收cpu0的轨迹指令并进行细分和特征提取等运算,将位置指令细分结果、速度前馈指令、力矩前馈指令发送给fpga,cpu1与fpga采用axi高速总线进行通信,伺服运动控制位置环,进行编码器解码、相电流采样、磁场定向控制foc运算,可根据实际需求增减电机轴数,通常可配置的电机轴数为2~8,同时千兆以太网模块的物理层接口采用rgmii,实现千兆以太网udp的通讯,可方便用于扩展基于以太网传输协议的视觉模块,两个spi通信模块可接扩展io模块,电磁阀、抱闸及急停信号,扩展编码器模块,可根据实际需要配置成增量式或者绝对式,用于连接外部轴,实现全闭环控制。
附图说明
16.图1为本发明的整体流程图;
17.图2为本发明的框架图;
18.图3为本发明的fpga位置环框架图;
19.图4为本发明的fpga包含图;
20.图5为本发明的cpu通信框架示意图;
21.图6为本发明的运算电路图;
22.图7为本发明的动力学前馈控制模型。
具体实施方式
23.下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
24.在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体的连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
25.请参阅图1、图2、图3和图4,本发明提供的一种实施例:arm互联有fpga,arm中包含了cpu0和cpu1,cpu1互联有hmi接口,且cpu0和cpu1互联,cpu0加载机器人模型并进行轨迹规划的运算,并将运算结果发送给cpu1,cpu0与cpu1采用共享内存的方式进行通信,fpga包含了扩展编码器1~n,扩展编码器1~n互联有货站电机轴,cpu1接收cpu0的轨迹指令并进行细分和特征提取等运算,将位置指令细分结果、速度前馈指令、力矩前馈指令发送给fpga,cpu1与fpga采用axi高速总线进行通信,fpga还包含了位置环1~n,位置环1~n互联有电机轴1~n,fpga还包含有两个千兆以太网1,千兆以太网1互联有rj45网口,fpga还包含了spi1和spi2,spi1互联有扩展i0和电磁阀,spi2互联有抱阀和急停,fpga位置环中包含了通信接口、时钟模块、母线电压检测、功率器件温度检测、报警逻辑、led指示、编码器解码、sinc3滤波器和六个位置环-速度环-电流环,同时采用多核异构soc芯片方案,soc包含双
核cpu和可编程逻辑阵列fpga,
26.请参阅图1、图2、图3和图4,本发明提供的一种实施例:fpga包含有n个伺服运动控制环:每个位置环进行编码器解码、相电流采样、磁场定向控制foc运算,可根据实际需求增减电机轴数,通常可配置的电机轴数为2~8;
27.两个千兆以太网:物理层接口采用rgmii,实现千兆以太网udp的通讯。可方便用于扩展基于以太网传输协议的视觉模块;
28.两个spi通信模块:可接扩展io模块,电磁阀、抱闸及急停信号等;
29.一个扩展编码器模块:可根据实际需要配置成增量式或者绝对式,用于连接外部轴,实现全闭环控制。
30.请参阅图5、图6和图7,本发明提供的一种实施例:cpu0与cpu1采用amp(非对称)的运行模式,cup0与cpu1使用ocm(共享内存)来进行通信,为了避免cup0和cpu1同时对ocm进行调用而出错,双核之间采用乒乓操作的机制:cpu0对ocm操作完毕后,产生软件中断0,cup1接收到软件中断0即可知道cpu0完成对ocm的操作,可进行cpu1的对ocm的操作。cpu1对ocm操作完毕后,产生软件中断1,cup0接收到软件中断1即可知道cpu1完成对ocm的操作,可进行cpu0对ocm的操作,机器人动力学模型融合了最优轨迹规划、基于关节柔性的动态补偿技术、低频抑制技术等,利用动力学模型,对机器人在运动过程中所需的力矩进行实时计算,转换为前馈电流,叠加到电流环输入端,基于模型的动力学前馈有助于提高响应,抑制机器人末端低频谐振,提高稳定性,电流环pwm更新采用双采样双更新策略:对相电流ad值的采样提前于三角载波的底部和顶部几微秒,对编码器的采样在三角载波的底部和顶部进行。同时,在三角载波的底部和顶部启动电流环的运算。由于pwm在一个电流环周期更新两次,一定程度上拓宽了电流环带宽。
31.对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

技术特征:


1.一种易于扩展的驱控一体控制架构,包括arm,其特征在于:所述arm互联有fpga,同时采用多核异构soc芯片方案,soc包含双核cpu和可编程逻辑阵列fpga。2.根据权利要求1所述的一种易于扩展的驱控一体控制架构,其特征在于:所述arm中包含了cpu0和cpu1,cpu1互联有hmi接口,且cpu0和cpu1互联。3.根据权利要求1所述的一种易于扩展的驱控一体控制架构,其特征在于:所述fpga包含了扩展编码器1~n,扩展编码器1~n互联有货站电机轴。4.根据权利要求1所述的一种易于扩展的驱控一体控制架构,其特征在于:所述fpga还包含了位置环1~n,位置环1~n互联有电机轴1~n。5.根据权利要求1所述的一种易于扩展的驱控一体控制架构,其特征在于:所述fpga还包含有两个千兆以太网1,千兆以太网1互联有rj45网口。6.根据权利要求1所述的一种易于扩展的驱控一体控制架构,其特征在于:所述fpga还包含了spi1和spi2,spi1互联有扩展i0和电磁阀,spi2互联有抱阀和急停。7.根据权利要求4所述的一种易于扩展的驱控一体控制架构,其特征在于:所述fpga位置环中包含了通信接口、时钟模块、母线电压检测、功率器件温度检测、报警逻辑、led指示、编码器解码、sinc3滤波器和六个位置环-速度环-电流环。8.根据权利要求1所述的一种易于扩展的驱控一体控制架构,其特征在于:所述fpga包含有n个伺服运动控制环、两个千兆以太网、两个spi通信模块和一个扩展编码器模块。

技术总结


本发明公开了一种易于扩展的驱控一体控制架构,包括ARM,所述ARM互联有FPGA,同时采用多核异构SOC芯片方案,SOC包含双核CPU和可编程逻辑阵列FPGA,两个千兆以太网中物理层接口采用RGMII,实现千兆以太网UDP的通讯。可方便用于扩展基于以太网传输协议的视觉模块。用于扩展基于以太网传输协议的视觉模块。用于扩展基于以太网传输协议的视觉模块。


技术研发人员:

夏亮 赵晓兀 谭先锋 林树刚 巩炳杰

受保护的技术使用者:

重庆智能机器人研究院

技术研发日:

2022.09.19

技术公布日:

2023/2/23

本文发布于:2024-09-20 15:27:56,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/3/57731.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:互联   所述   以太网   编码器
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议