首页 > 专利技术

电平衡双工器、使用其的方法以及电子设备与流程

电平衡双工器、使用其的方法以及电子设备
1.本技术是美国专利申请号为16/916914、美国专利申请日为2020年6月30日、中国国家申请号为202110688754.0的发明专利申请的分案申请。
技术领域
2.本公开整体涉及无线通信系统和设备，并且更具体地涉及具有电双工器的收发器，所述电双工器具有平衡阻抗阶梯。

背景技术：

3.本部分旨在向读者介绍可能与本公开的各个方面相关的本领域的各个方面，本公开的各个方面在下文中描述和/或受权利要求保护。该讨论被认为有助于为读者提供背景信息以便于更好地理解本公开的各个方面。相应地，应当理解，应就此而论阅读这些陈述，而不是作为对现有技术的认可。
4.发射器和接收器，或者当作为单个收发器的一部分耦接在一起时，可被包括在各种电子设备诸如固定或移动电子设备中。收发器可经由耦接到收发器的天线来发送和接收射频(rf)信号。为了共享公共天线，收发器可包括双工器，该双工器将发射器端口与接收器端口隔离，使得在接收器端口处不接收发射信号，反之亦然。
5.例如，收发器可包括将发射器端口和接收器端口彼此隔离以提供频率相关滤波的功率放大器双工器(pad)。一般来讲，pad可包括多个双工器和开关以控制发射器端口和天线之间的连接和/或接收器端口和天线之间的连接。pad还可包括多个滤波器以在发射或接收信号时提供频率滤波。然而，多个双工器、开关和滤波器可能消耗收发器中的宝贵空间，从而导致更大的电子占有面积。
6.在一些电子设备中，电平衡双工器(ebd)可与pad集成，从而形成基于ebd的pad以有利于发射器端口和接收器端口之间的信号隔离，同时用变压器替换pad的滤波器和开关中的至少一些。然而，基于ebd的pad可能遭受发射信号和接收信号中的插入损耗(例如，功率损耗)(例如，由去往不期望的信号路径而不是去往天线或接收器的信号引起)。这样，rf收发器可以以比预期更小的功率发送发射信号和/或在接收之后以更小的功率接收接收信号。

技术实现要素：

7.下面阐述本文所公开的某些实施方案的概要。应当理解，呈现这些方面仅仅是为了向读者提供这些特定实施方案的简明概要，并且这些方面并非旨在限制本公开的范围。实际上，本公开可涵盖下面可没有阐述的多个方面。
8.电子设备的收发器可包括具有平衡阻抗阶梯(bil)的电双工器，该平衡阻抗阶梯(bil)具有带有耦接到发射器端口的阻抗设备(例如，可提供不同阻抗状态或值的设备，诸如梯度和/或调谐器)的发射器电桥或信号路径，以及带有耦接到接收器端口的阻抗设备的接收器电桥或信号路径。一般来讲，bil可以在发射操作模式期间通过使接收器电桥平衡来
隔离接收器端口(例如，将接收器端口从天线解耦)，这导致接收器电桥充当短路。可基于惠斯通电桥原理通过相关或匹配接收器电桥的两个支路的阻抗比率来使接收器电桥平衡，从而导致在接收器端口上施加大约零电压。另外，bil可以在发射操作模式期间通过使发射器电桥不平衡来将发射器端口耦接到天线。可基于惠斯通电桥原理通过使发射器电桥的两个支路的阻抗比率不同(例如，不相关或匹配)而使发射器电桥不平衡。
9.类似地，bil可在接收操作模式期间通过使发射器电桥平衡来隔离发射器端口(例如，将发射器端口从天线解耦)，这使得发射器电桥充当短路。可基于惠斯通电桥原理通过相关或匹配发射器电桥的两个支路的阻抗比率来使发射器电桥平衡，从而导致在发射器端口上施加大约零电压。另外，bil可在接收操作模式期间通过使接收器电桥不平衡来将接收器端口耦接到天线。可基于惠斯通电桥原理通过使接收器电桥的两个支路的阻抗比率不同(例如，不相关或匹配)而使接收器电桥不平衡。
10.bil还可以通过使阻抗设备(例如，阻抗梯度或调谐器)具有低阻抗以使信号能够通过或使阻抗设备具有高阻抗以阻止信号来路由信号。因此，bil可通过使这些信号路径中的阻抗设备具有低阻抗来将信号从发射器端口路由到天线或从天线路由到接收器端口，同时通过使这些信号路径中的阻抗设备具有高阻抗来阻止来自其他信号路径的信号，从而减少信号的插入或功率损耗。
11.发射器电桥和接收器电桥可以串联或并联耦接到天线。也就是说，发射器电桥(包括其相应的阻抗设备和发射器端口)和接收器电桥(包括其相应的设备和接收器端口)可以串联或并联耦接到天线。在发射器电桥和接收器电桥串联耦接的实施方案中，处于平衡状态的未使用电桥的阻抗(例如，发射模式中的接收器电桥、接收模式中的发射器电桥)可具有低阻抗(例如，理想地或接近闭路或短路)，使得未使用电桥对于处于不平衡状态的接入电桥(例如，发射模式中的发射器电桥，接收模式中的接收器电桥)看起来被移除或透明。在其中发射器电桥和接收器电桥并联耦接的实施方案中，处于平衡状态的未使用电桥的阻抗可具有高阻抗(例如，理想地或接近开路)，使得未使用电桥将不短接处于不平衡状态的接入电桥。
12.对上述特征的各种改进可能相对于本发明的各个方面而存在。也可在这些各个方面中加入其他特征。这些改进和附加特征可以单独存在，也可以任何组合的形式存在。例如，下面讨论的与一个或多个所示实施方案相关的各种特征可单独地或以任何组合形式结合到本发明上述方面的任何一个中。上文所呈现的简要概要仅旨在使读者熟悉本公开实施方案的特定方面和上下文，并不限制要求保护的主题。
附图说明
13.在阅读以下详细描述并参考附图时可更好地理解本公开的各个方面，在附图中：
14.图1是根据本公开的实施方案的电子设备的框图；
15.图2是表示图1的电子设备的实施方案的笔记本电脑的透视图；
16.图3是代表图1的电子设备的另一个实施方案的手持设备的前视图；
17.图4是表示图1的电子设备的另一实施方案的另一手持设备的前视图；
18.图5是表示图1的电子设备的另一个实施方案的台式计算机的前视图；
19.图6是表示图1的电子设备的另一个实施方案的可穿戴电子设备的前视图和侧视
图；
20.图7a是根据本公开的实施方案的具有串联耦接的发射器电桥和接收器电桥的图1的电子设备的示例性平衡阻抗阶梯的电路图；
21.图7b是根据本公开的实施方案的以发射模式操作的图7a的平衡阻抗阶梯的电路图；
22.图7c是根据本公开的实施方案的以接收模式操作的图7a的平衡阻抗阶梯的电路图；
23.图8是示出根据本公开的实施方案的使用图7a的平衡阻抗阶梯发射和接收信号同时减少插入损耗的方法的流程图；
24.图9a是根据本公开的实施方案的具有并联耦接的发射器电桥和接收器电桥的图1的电子设备的示例性平衡阻抗阶梯的电路图；
25.图9b是根据本公开的实施方案的以发射模式操作的图9a的平衡阻抗阶梯的电路图；
26.图9c是根据本公开的实施方案的以接收模式操作的图9a的平衡阻抗阶梯的电路图；
27.图10是示出根据本公开的实施方案的使用图9a的平衡阻抗阶梯发射和接收信号同时减少插入损耗的方法的流程图；
28.图11a是示出根据本公开的实施方案的图7a的发射器电桥和接收器电桥的平衡状态和不平衡状态的一组曲线图；
29.图11b是示出根据本公开的实施方案的图9a的发射器电桥和接收器电桥的平衡状态和不平衡状态的一组曲线图；
30.图12a是示出使用没有图7a或9a所示的发射器电桥和接收器电桥的电平衡双工器在不同频率下的发射信号和接收信号的插入损耗和隔离的一组曲线图；并且
31.图12b是示出根据本公开的实施方案的使用图7a和图9a的发射器电桥和接收器电桥在不同频率下的发射信号和接收信号的插入损耗和隔离的曲线图。
具体实施方式
32.当介绍本公开的各种实施方案的元件时，冠词“一个/一种”和“该/所述”旨在意指存在元件中的一个或多个。术语“包括”、“包含”和“具有”旨在被包括在内，并且意指可存在除列出的元件之外的附加元件。此外，应当理解，参考本公开的“一个实施方案”、“实施方案”或“一些实施方案”并非意图被解释为排除也结合所引述的特征的附加实施方案的存在。术语“大致”或“接近”的使用应理解为意指包括靠近目标(例如，设计、值、量)，诸如在任何合适或可设想误差的界限内(例如，在目标的0.1％内、在目标的1％内、在目标的5％内、在目标的10％内、在目标的25％内等)。
33.如本文所用，术语“电桥”是指电桥电路，诸如惠斯通电桥电路，其在电桥电路的第一支路上具有阻抗设备(例如，可提供不同阻抗状态或值的设备，诸如梯度和调谐器)，在电桥电路的第二支路上具有阻抗设备，以及在电桥电路的第三支路上具有收发器端口，该收发器端口在第一支路和第二支路的阻抗设备之间的中间点处耦接第一支路和第二支路。也就是说，发射器电桥可以包括具有两个阻抗设备(例如，第一阻抗梯度和第一阻抗调谐器)
的第一支路、耦接有两个阻抗设备(例如，第二阻抗梯度和第二阻抗调谐器)的第二支路，以及具有发射器端口的第三支路，该发射器端口在第一支路的两个阻抗设备之间的点处耦接第一支路并且在第二支路的两个阻抗设备之间的点处耦接第二支路。此外，如本文所用，“阶梯”或“阻抗阶梯”是指以梯形架构(例如，耦接到接收器电桥的发射器电桥)串联或并联连接的多个电桥。
34.为了实现发射和接收信号的有效双工并且减少插入损耗(例如，功率损耗)，本文公开了具有平衡阻抗阶梯(bil)的电双工器，该电双工器包括可串联或并联耦接的发射器电桥和接收器电桥。发射器电桥可包括第一电桥架构中的阻抗设备和发射器端口，并且接收器电桥可包括第二电桥架构中的阻抗设备和接收器端口。在发射操作模式下，bil可通过使接收器电桥平衡(例如，相关或匹配接收器电桥的两个支路的阻抗的比率)来隔离接收器端口(例如，将接收器端口从天线解耦)，这导致接收器电桥充当短路。另外，bil可以在发射操作模式期间通过使发射器电桥不平衡(例如，使发射器电桥的两个支路的阻抗的比率不同，例如，不相关或匹配)来将发射器端口耦接到天线。类似地，在接收操作模式下，bil可通过使发射器电桥平衡(例如，相关或匹配发射器电桥的两个支路的阻抗的比率)来隔离发射器端口(例如，将发射器端口从天线解耦)，这导致发射器电桥充当短路。另外，bil可以在接收操作模式期间通过使接收器电桥不平衡(例如，使接收器电桥的两个支路的阻抗比率不同，例如，不相关或匹配)来将接收器端口耦接到天线。此外，通过使不期望的信号路径中的阻抗设备具有高阻抗，bil可通过阻止发射或接收来自这些信号路径的信号来减少插入损耗。
35.考虑到上述情况，存在许多合适的通信设备，这些通信设备可受益于用于在使用具有阻抗阶梯的bil将发射器端口与接收器端口隔离的同时减少发射信号和接收信号的插入损耗的实施方案。首先转到图1，根据本公开的实施方案的电子设备10除了别的之外可包括一个或多个处理器12、存储器14、非易失性存储装置16、显示器18、输入结构22、输入/输出(i/o)接口24、网络接口26、电源28、和收发器30。图1中所示的各种功能块可包括硬件元件(包括电路)、软件元件(包括存储在计算机可读介质上的计算机代码)或硬件元件和软件元件两者的组合。应当指出，图1仅是特定具体实施的一个示例，并且旨在示出可存在于电子设备10中的部件的类型。
36.以举例的方式，电子设备10可代表图2中所示的笔记本电脑、图3中所示的手持设备、图4中所示的手持设备、图5中所示的台式计算机、图6中所示的可穿戴电子设备或类似设备的框图。应当注意，图1中的处理器12和其他相关项目在本文中可以被一般性地称为“数据处理电路”。这种数据处理电路可整体或部分地被实施成软件、软件、硬件、或它们的任意组合。此外，处理器12和图1中的其他相关项可以是单个独立的处理模块，或者可以完全或部分地结合在电子设备10内的其他元件中的任一个元件内。
37.在图1的电子设备10中，处理器12可以与存储器14和非易失性存储装置16可操作地耦接，以执行各种算法。例如，用于基于操作模式(诸如发射模式或接收模式)设定阻抗梯度的阻抗状态的算法可保存在存储器14和/或非易失性存储装置16中。类似地，可将用于阻抗调谐器的调谐算法保存在存储器14和/或非易失性存储装置16中。如将在下文更详细地讨论，处理器12可基于bil的操作模式和端口配置(例如，发射器端口和接收器端口是串联耦接还是并联耦接)将阻抗梯度设定为高阻抗或低阻抗的阻抗状态，并且收发器30的处理
器12或控制器随后可调谐阻抗调谐器的阻抗以匹配或相关至相应的阻抗梯度(例如，以将发射器和/或接收器电桥设定为平衡或不平衡状态)。由处理器12执行的此类程序或指令可存储在包括一个或多个有形计算机可读介质的任何合适的制品中。有形计算机可读介质可包括存储器14和/或非易失性存储装置16，单独地或共同地，以存储指令或例程。存储器14和非易失性存储装置16可包括用于存储数据和可执行指令的任何合适的制品，诸如随机存取存储器、只读存储器、可重写闪存存储器、硬盘驱动器、和光盘。此外，在此类计算机程序产品上编码的程序(例如操作系统)还可包括可由处理器12执行以使得电子设备10能够提供各种功能的指令。
38.在某些实施方案中，显示器18可以是可以有利于用户观看在电子设备10上生成的图像的液晶显示器(lcd)。在一些实施方案中，显示器18可以包括可以有利于用户与电子设备10的用户界面进行交互的触摸屏。此外，应当理解，在一些实施方案中，显示器18可包括一个或多个发光二极管(led)显示器、有机发光二极管(oled)显示器、有源矩阵有机发光二极管(amoled)显示器、或这些和/或其他显示技术的某种组合。
39.电子设备10的输入结构22可使得用户能够与电子设备10进行交互(例如，按下按钮以增大或减小音量水平)。正如网络接口26那样，i/o接口24可以使电子设备10能够与各种其他电子设备进行交互。网络接口26可例如包括用于以下各项的一个或多个接口：个人局域网(pan)诸如网络、局域网(lan)或无线局域网(wlan)诸如802.11x网络、和/或广域网(wan)诸如第3代(3g)蜂窝网络、通用移动通信系统(umts)、第4代(4g)蜂窝网络、长期演进蜂窝网络、长期演进授权辅助接入(lte-laa)蜂窝网络、第5代(5g)蜂窝网络、和/或新无线电(nr)蜂窝网络。具体地讲，网络接口26可包括例如用于使用包括毫米波(mmwave)频率范围(例如，24.25ghz-300ghz)的5g规范的release-15蜂窝通信标准的一个或多个接口。包括发射器和接收器的电子设备10的收发器30可允许通过前述网络(例如，5g、wi-fi、lte-laa等)进行通信。
40.网络接口26还可包括例如用于以下各项的一个或多个接口：宽带固定无线接入网络(例如，)、移动宽带无线网络(移动)、异步数字用户线路(例如，adsl、vdsl)、数字视频地面广播网络及其扩展dvb手持网络、超宽带(uwb)网络、交流(ac)功率线等。
41.在一些实施方案中，电子设备10使用收发器30通过前述无线网络(例如，移动4g、5g等)进行通信。收发器30可包括用于在接收器处无线地接收接收信号以及从发射器无线地发射发射信号(例如，数据信号、无线数据信号、无线载波信号、射频(rf)信号)的电路。事实上，在一些实施方案中，收发器30可以包括被组合成单个单元的发射器和接收器，或者在其他实施方案中，收发器30可以包括与接收器分开的发射器。收发器30可以发射和接收rf信号以支持无线应用诸如例如p络(例如，)、wl络(例如，802.11x)、w络(例如，3g、4g、5g、nr以及和lte-laa蜂窝网络)、网络、移动网络、adsl和vdsl网络、和网络、uwb网络等中的语音和/或数据通信。如进一步示出的，电
子设备10可以包括电源28。电源28可包括任何合适的电源，诸如可再充电的锂聚合物(li-poly)电池和/或交流电(ac)电源转换器。
42.在某些实施方案中，电子设备10可以采取以下形式：计算机、便携式电子设备、可穿戴电子设备，或其他类型的电子设备。此类计算机可以是通常便携的计算机(诸如膝上型电脑、笔记本电脑和平板电脑)，或者通常在一个地点使用的计算机(诸如常规的台式计算机、工作站和/或服务器)。在某些实施方案中，以计算机形式的电子设备10可以是购自加利福尼亚库比蒂诺的apple inc.的pro、macbookpro、macbookmini或mac机型。以举例的方式，根据本公开的一个实施方案，在图2中示出了笔记本电脑10a形式的电子设备10。所示出的笔记本电脑10a可包括外壳或壳体36、显示器18、输入结构22和i/o接口24的端口。在一个实施方案中，输入结构22(诸如键盘和/或触摸板)可用于与计算机10a进行交互，诸如以启动、控制或操作图形用户界面(gui)或在计算机10a上运行的应用。例如，键盘和/或触摸板可以允许用户导航在显示器18上显示的用户界面和/或应用界面。
43.图3描绘了手持设备10b的前视图，该手持设备表示电子设备10的一个实施方案。手持设备10b可表示例如便携式电话、媒体播放器、个人数据管理器、手持式游戏平台或此类设备的任何组合。以举例的方式，手持设备10b可以是购自apple inc.(cupertino,california)的型号。手持设备10b可包括壳体36以保护内部部件免受物理损坏和/或使内部部件屏蔽电磁干扰。壳体36可包围显示器18。i/o接口24可以通过壳体36打开并且可以包括例如用于硬连线连接的i/o端口以用于使用标准连接器和协议诸如由加利福尼亚库比蒂诺的apple inc.提供的lightning连接器、通用串行总线(usb)或其他类似的连接器和协议进行充电和/或内容操控。
44.输入结构22结合显示器18可允许用户控制手持设备10b。例如，输入结构22可激活或去激活手持设备10b，将用户界面导航到home屏幕、用户可配置的应用屏幕，和/或激活手持设备10b的语音识别特征。其他输入结构22可提供音量控制，或者可以在振动和铃声模式之间切换。输入结构22还可包括获取用于各种语音相关特征的用户语音的麦克风，以及可启用音频回放和/或某些电话功能的扬声器。输入结构22还可包括可提供与外部扬声器和/或耳机的连接的耳机输入端。
45.图4描绘了另一个手持设备10c的前视图，该手持设备表示电子设备10的另一个实施方案。手持设备10c可以表示例如平板计算机，或者各种便携式计算设备中的一种。举例来讲，手持设备10c可以是电子设备10的平板电脑尺寸实施方案，具体可以是例如购自apple inc.(cupertino,california)的型手持设备。
46.参见图5，计算机10d可表示图1的电子设备10的另一个实施方案。计算机10d可以是任何计算机，诸如台式计算机、服务器或笔记本电脑，但也可以是独立媒体播放器或视频游戏机。以举例的方式，计算机10d可以是加利福尼亚库比蒂诺的apple inc.的或其他类似设备。应该指出的是，计算机10d也可以表示另一制造商的个人计算机(pc)。类似的壳体36可被提供以保护和包围计算机10d的内部部件，诸如显示器18。在某些实施方案中，计算机10d的用户可使用可连接到计算机10d的各种外围输入结构22诸如键盘22a或鼠标22b(例如，输入结构22)来与计算机10d进行交互。
47.类似地，图6描绘了表示图1的电子设备10的另一个实施方案的可穿戴电子设备10e，该可穿戴电子设备可被配置为使用本文所述的技术进行操作。以举例的方式，可以包括腕带43的可穿戴电子设备10e可以是加利福尼亚库比蒂诺的apple,inc.的apple然而，在其他实施方案中，可穿戴电子设备10e可以包括任何可穿戴电子设备，诸如例如可穿戴运动监测设备(例如，计步器、加速度计、心率监视器)、或另一制造商的其他设备。可穿戴电子设备10e的显示器18可包括触摸屏显示器18(例如，lcd、led显示器、oled显示器、有源矩阵有机发光二极管(amoled)显示器等)以及输出结构22，其可允许用户与可穿戴电子设备10e的用户接口进行交互。
48.考虑到上述内容，图7a描绘了根据本公开的实施方案的具有串联耦接(例如，串联耦接)的发射器电桥83a和接收器电桥83b的示例性平衡阻抗阶梯(bil)80。bil 80可以包括发射器端口82、接收器端口84、天线85和接地端子87。发射器端口82可耦接到第一组阻抗设备(例如，梯度和调谐器)，从而形成发射器电桥83a。类似地，接收器端口84可耦接到第二组阻抗设备(例如，梯度和调谐器)，从而形成接收器电桥83b。发射器电桥83a可向发射器端口82提供到天线85的信号路径(例如，在用于将发射信号从发射器端口82传送到天线85的发射模式下)或将发射器端口82与天线85隔离(例如，在接收模式下)。
49.具体地讲，在发射模式期间，处理器12可通过将发射器电桥83a置于不平衡状态来将发射器端口82耦接到天线85。即，处理器12可使得发射器电桥83a的两个支路(例如，包括阻抗设备86a、88b的第一支路和包括阻抗设备88a、86b的第二支路)的阻抗比率不同(例如，不相关或匹配)，从而导致发射器电桥83a不平衡。在接收模式期间，处理器12可通过将发射器电桥83a置于平衡状态来将发射器端口82从天线85解耦(例如，隔离发射器端口82)。即，处理器12可使发射器电桥83a的两个支路的阻抗比率相关或匹配，从而导致发射器电桥83a平衡。
50.在接收模式期间，处理器12可通过将接收器电桥83b置于不平衡状态来将接收器端口84耦接到天线85。即，处理器12可使得接收器电桥83b的两个支路(例如，包括阻抗设备86c、88d的第一支路和包括阻抗设备88c、86d的第二支路)的阻抗比率不同(例如，不相关或匹配)，从而导致接收器电桥83b不平衡。在发射模式期间，处理器12可通过将接收器电桥83b置于平衡状态来将接收器端口84从天线85解耦(例如，隔离接收器端口84)。即，处理器12可使接收器电桥83b的两个支路的阻抗比率相关或匹配，从而导致接收器电桥83b平衡。
51.如图所示，发射器电桥83a包括第一阻抗梯度86a(g
1,left
(f))、第二阻抗梯度86b(g
1,right
(f))、第一阻抗调谐器88a(t
1,right
(f))和第二阻抗调谐器88b(t
1,left
(f))。
52.阻抗梯度86可作为阻抗开关操作，并且在第一操作模式下提供第一阻抗状态(例如，较低阻抗)并且在第二操作模式下提供第二阻抗状态(例如，较高阻抗)。例如，第一阻抗状态可接近或表现为短路或闭路(例如，接近或大约等于零欧姆，诸如介于0和100欧姆之间、介于0.1欧姆和10欧姆之间、介于0.5欧姆和2欧姆之间等)，而第二阻抗状态可接近或表现为开路(例如，提供大于第一阻抗状态的阻抗，诸如大于10000欧姆、大于1000欧姆、大于100欧姆、大于10欧姆、大于5欧姆等)。阻抗开关86可由能够实现第一阻抗状态和第二阻抗状态的任何合适的电路部件例如电感器和电容器制成。在一个实施方案中，例如，阻抗开关86可包括并联耦接到第一电感器的可变电容器，该并联耦接然后与第二电感器串联耦接。
53.阻抗调谐器88可以作为可变阻抗设备工作，并提供多种阻抗状态。例如，阻抗状态
可包括接近或表现为短路或闭路(例如，接近或大约等于零欧姆，诸如介于0和100欧姆之间、介于0.1欧姆和10欧姆之间、介于0.5欧姆和2欧姆之间等)的第一阻抗状态，接近或表现为开路(例如，提供大于第一阻抗状态的阻抗，诸如大于50000欧姆，诸如大于10000欧姆、大于1000欧姆、大于100欧姆、大于10欧姆、大于5欧姆等)的第二阻抗状态，以及提供第一阻抗状态和第二阻抗状态之间的阻抗(例如，在0和50000欧姆之间)的多个状态。阻抗调谐器88可以由能够实现多种阻抗状态的任何合适的电路部件(例如电感器和电容器)制成。例如，在一个实施方案中，阻抗调谐器88可以包括并联耦接的两个可变电容器，该并联耦接随后与电感器串联耦接。
54.应当理解，提供这些阻抗设备作为示例，并且设想了提供不同阻抗状态和/或值的任何合适的设备，诸如阻抗开关或可变阻抗设备。这些阻抗设备中的每一者可耦接到发射器端口82，该发射器端口也耦接到天线85(例如，通过通过发射器电桥83a的路径)。这些阻抗设备之间的连接可以使用节点89来描述，其中节点89是指bil 80的电路中两个或更多个电路元件(例如，阻抗梯度86、阻抗调谐器88、天线85等)的端子合并或连接的点。这里，第一阻抗梯度86a、第一阻抗调谐器88a和天线85耦接在第一节点89a处，而第二阻抗梯度86b、第一阻抗调谐器88a和发射器端口82耦接在第二节点89b处。第一阻抗梯度86a、第二阻抗调谐器88b和发射器端口82耦接在第三节点89c处，而第二阻抗梯度86b和第二阻抗调谐器88b耦接在第四节点89d处。
55.类似地，接收器电桥83b包括第三阻抗梯度86c(g
2,left
(f))、第四阻抗梯度86d(g
2,right
(f))、第三阻抗调谐器88c(t
2,right
(f))和第四阻抗调谐器88d(t
2,left
(f))。这些阻抗部件中的每一个阻抗部件可耦接到接收器端口84，该接收器端口84也耦接到天线85(例如，通过从接收器电桥83b通过发射器电桥83a的路径)。这些阻抗部件之间的连接也可使用节点89来描述。这里，第三阻抗梯度86c和第三阻抗调谐器88c耦接在第五节点89e处，而第四阻抗梯度86d、第三阻抗调谐器88c和接收器端口84耦接在第六节点89f处。第三阻抗梯度86c、第四阻抗调谐器88d和接收器端口84耦接在第七节点89g处，而第四阻抗梯度86d、第四阻抗调谐器88d和接地端子87则耦接在第八节点89h处。应当指出的是，虽然第四节点89d和第五节点89e被示出为两个不同的节点，但它们耦接在一起并且可另选地表示为单个节点。
56.惠斯通电桥原理可应用于发射器电桥83a和接收器电桥83b以使发射器端口82和接收器端口84能够耦接到天线85或从天线85解耦。以举例的方式，如果第一阻抗梯度86a的阻抗与第一阻抗调谐器88a的阻抗的比率大约等于第二阻抗梯度86b与第二阻抗调谐器88b的比率，则在发射器电桥83a上施加大约零伏电压，并且发射器电桥83a处于平衡状态。又如，如果第一阻抗梯度86a的阻抗与第一阻抗调谐器88a的阻抗的比率不约等于第二阻抗梯度86b与第二阻抗调谐器88b的比率(例如，两个比率之间的差值远大于零，诸如大于0.1、大于0.5、大于1、大于5、大于10、大于100等)，则发射器电桥83a处于不平衡状态。
57.虽然阻抗调谐器88可由例如附加阻抗梯度86代替，但由于设备的非理想性质，可能有利的是能够对阻抗设备中的至少一些进行微调(例如，超过低阻抗状态和高阻抗状态)，以更准确地相关电桥83的两个支路的比率，从而更好地平衡，并因此更好地隔离端口82、84。即，阻抗调谐器88可提供例如比预先确定的调谐状态更准确的调谐，因为阻抗梯度可变化(例如，可能是第一阻抗梯度86a的高阻抗高于第二阻抗梯度86b的高阻抗的情况)。差异可基于现实世界缺陷或原因，诸如电子设备10、制造过程、设备使用、环境因素、bil 80
和/或收发器30的其他电路部件等。阻抗调谐器88可包括可变电阻器(例如，使用电位差计)以匹配对应阻抗梯度86的阻抗范围。
58.如将相对于图7b、图7c、图9b和图9c所示，阻抗梯度86可在阻抗状态之间操作和切换，诸如在高阻抗状态(例如，理想地或接近开路开关或电路)和低阻抗状态(例如，理想地或接近闭合开关或短路)之间切换，其中高阻抗状态是大于低阻抗状态的阻抗。阻抗梯度86也可基于频率进行调谐。例如，阻抗梯度86可被调谐成在第一频率范围(例如，与发射模式相关联的频率范围)处提供低阻抗，并且在第二频率范围(例如，与接收模式相关联的频率范围)处提供高阻抗。阻抗调谐器88也可基于频率进行调谐。这样，bil 80可以作为频分双工器(fdd)设备以半双工(例如，其中发射在与接收不同的时间发生)或全双工(例如，其中在一个频带上的发射可以与在另一个频带上的接收同时发生或重叠)操作。
59.此外，为了减少插入损耗，bil可以通过使不期望的信号路径中的阻抗设备具有高阻抗来阻止来自这些信号路径的发射信号或接收信号，同时通过使期望的信号路径中的阻抗设备具有低阻抗将发射信号或接收信号路由到这些信号路径(例如，从天线85到发射器端口82到接地部87，从接地部87到接收器端口84到天线85)。
60.图7b示出了在发射模式下操作的图7a的bil 80，其中收发器30正在发射发射信号。如图所示，发射器端口82可包括或耦接到收发器30的发射电路的功率放大器90(pa)。pa 90可在将发射信号传送到天线85以进行发射之前放大发射信号。为了关于操作图7a的bil 80更清楚起见，图8是根据本公开的实施方案的使用图7a的bil 80在特定频率上发射或接收信号同时减少插入损耗的方法150的流程图，其中发射器电桥83a的发射器端口82和接收器电桥83b的接收器端口84串联耦接。可控制bil 80的部件诸如收发器30的任何合适的设备(例如，控制器)可执行方法150的至少一些框。在一些实施方案中，方法150可通过使用处理器(诸如一个或多个处理器12)执行存储在有形非暂态计算机可读介质(诸如一个或多个存储器设备14)中的指令来实现。电子设备10的处理器12可执行指令以执行方法150，该指令由电子设备10的收发器30存储(例如，存储在存储器14中)并执行。尽管使用特定顺序的步骤描述了方法150，但是应当理解，本公开设想描述步骤可按与所示顺序不同的顺序执行，并且可跳过或完全不执行某些描述步骤。
61.处理器12(例如，电子设备10的处理器和/或与收发器30集成或控制收发器30的处理器)可使用bil 80处理信号，如相对于图7a所述。在一些实施方案中，本文所述的收发器30的bil 80可以包括用于发射发射信号或接收接收信号的半双工射频收发器。除此之外或另选地，bil 80可以包括用于同时(例如，在不同频带上)发射发射信号和接收接收信号的全双工射频收发器。作为初始步骤，在决策框152中，处理器12可确定是否以发射模式操作bil 80。具体地讲，处理器12可以接收发送数据的指示(例如，并且同样地，可以确定操作bil 80以发送数据)，或者可以接收接收数据的指示(例如，并且同样地，可以确定操作bil 80以接收数据)。
62.如果处理器12确定以发射模式操作bil 80，则处理器12可以隔离接收器端口84。即，为了防止接收器端口84干扰发射信号(例如，接收发射信号的至少一部分)，处理器12可隔离接收器端口84或有效地将其从天线85解耦。为了提供这种隔离，处理器12可以使接收器电桥83b的阻抗设备(例如，阻抗梯度86c、86d和阻抗调谐器88c、88d)提供使接收器电桥83b处于平衡状态的阻抗值，从而导致接收器端口84两端的电压大约为零(例如，0伏(v))。
结果是接收器端口84可与天线85和发射器电桥83a有效地解耦或断开(例如，看起来透明)，特别是当接收器电桥83b具有总体低阻抗时。
63.为了使接收器电桥83b处于平衡状态，在过程框154中，处理器12可将接收器电桥83b的阻抗梯度86c、86d设定为低阻抗(例如，理想地或接近闭路或短路)。当接收器电桥83b平衡时，这可减少bil 80中的插入损耗，因为接收器电桥83b的总体阻抗可能较低。然后，在过程框156中，处理器12可以调谐接收器电桥83b的阻抗调谐器88c、88d以使接收器电桥83b平衡。现在参见图7b，基于惠斯通电桥原理，处理器12可调谐阻抗调谐器88c、88d，使得阻抗梯度86c的阻抗与阻抗调谐器88d的阻抗比率(例如，接收器电桥83b的第一支路)与阻抗调谐器88c的阻抗与阻抗梯度86d的阻抗比率(例如，接收器电桥83b的第二支路)相关或大致匹配，从而导致接收器端口84两端0v(例如，接收器电桥83b的第三支路)，如以下公式所示：
[0064][0065]
如“(f)”标号所示，每个阻抗设备(例如，阻抗梯度88或阻抗调谐器88)都可以基于频率进行调谐，使得当发射信号具有在发射频率范围内的频率时，相应阻抗设备可在发射模式中提供期望的阻抗(但是当发射信号具有在发射频率范围之外的频率时，提供不同的阻抗)。
[0066]
由于阻抗梯度86c、86d已经低，以使得接收器电桥83b进入平衡状态，因此处理器12还可将阻抗调谐器88c、88d调谐至低阻抗。因此，接收器电桥83b的总体阻抗可较低，使得接收器电桥83b对于发射器电桥83a看起来是透明的。因此，接收器电桥83b可从发射信号消耗最小功率，从而减少bil 80中的插入损耗。在一些实施方案中，接收器电桥83b的阻抗可被设定为尽可能低的(例如，基于对应阻抗梯度86c、86d的最低可能阻抗)，使得电流可以最小的电阻流过包括被调谐至低阻抗的阻抗调谐器88c、88d的电路路径。
[0067]
返回图8，为了将发射器端口82耦接到天线85，处理器12可以在过程框158中将发射器电桥83a的阻抗梯度86a、86b设定为高阻抗。在过程框160中，处理器12可将发射器电桥83a的阻抗调谐器88a、88b调谐至低阻抗。因此，阻抗梯度86a和阻抗调谐器88a的比率可能不等于阻抗调谐器88b和阻抗梯度86b的比率，导致发射器电桥83a变得不平衡，从而将发射器端口82耦接到天线85，如以下公式所述：
[0068][0069]
此外，阻抗调谐器88a的低阻抗提供了从发射器端口82的功率放大器90到天线85的信号路径，阻抗调谐器88b的低阻抗提供了从功率放大器90通过短接的接收器电桥83b到接地部87的信号路径，如图7b中的虚线所示。在过程框162中，处理器12可使用所指示的信号路径发送发射信号。阻抗梯度86a、86b的高阻抗可阻止发射信号行进到不期望的信号路径，从而减少插入损耗。
[0070]
在另外的或另选的实施方案中，阻抗调谐器88a、88b可改为被设定为高阻抗，并且阻抗梯度86a、86b可被设定为低阻抗。在此类实施方案中，阻抗梯度86a、86b的低阻抗可提供从功率放大器90到天线85以及从功率放大器90通过短接的接收器电桥83b到接地部87的信号路径，而阻抗调谐器88a、88b的高阻抗可阻止发射信号行进到不期望的信号路径，从而
减少插入损耗。
[0071]
返回图8，如果处理器12确定不以发射模式操作bil 80，则处理器12确定以接收模式操作bil 80。因此，处理器12可隔离发射器端口82。即，为了防止发射器端口82干扰接收信号(例如，接收接收信号的至少一部分)，处理器12可隔离发射器端口82或有效地将其从天线85解耦。为了提供这种隔离，处理器12可以使发射器电桥83a的阻抗设备(例如，阻抗梯度86a、86b和阻抗调谐器88a、88b)提供使发射器电桥83a处于平衡状态的阻抗值，从而使发射器端口82两端的电压大约为零(例如，0伏(v))。结果是发射器端口82可与天线85和接收器电桥83b有效地解耦或断开(例如，看起来透明)，特别是当发射器电桥83a具有总体低阻抗时。
[0072]
为了使发射器电桥83a处于平衡状态，在过程框164中，处理器12可将发射器电桥83a的阻抗梯度86a、86b设定为低阻抗(例如，理想地或接近闭路或短路)。当发射器电桥83a处于平衡时，这可减少bil 80中的插入损耗，因为发射器电桥83a的总体阻抗可能较低。然后，在过程框166中，处理器12可以调谐发射器电桥83a的阻抗调谐器88a、88b以使发射器电桥83a平衡。现在参见图7c，基于惠斯通电桥原理，处理器12可调谐阻抗调谐器88a、88b，使得阻抗梯度86a的阻抗与阻抗调谐器88b的阻抗的比率(例如，发射器电桥83a的第一支路)与阻抗调谐器88a的阻抗与阻抗梯度86b的阻抗的比率(例如，发射器电桥83a的第二支路)相关或大致匹配，从而导致发射器端口82两端0v(例如，发射器电桥83a的第三支路)，如以下公式所示：
[0073][0074]
由于阻抗梯度86a、86b已经较低，以使得发射器电桥83a进入平衡状态，因此处理器12还可将阻抗调谐器88a、88b调谐至低阻抗。因此，发射器电桥83a的总体阻抗可较低，使得发射器电桥83a对于接收器电桥83b看起来是透明的。因此，发射器电桥83a可从接收信号消耗最小功率，从而减少bil 80中的插入损耗。在一些实施方案中，发射器电桥83a的阻抗可被设定为尽可能低的(例如，基于对应阻抗梯度86a、86b的最低可能阻抗)，使得电流可以最小的电阻流过包括调谐至低阻抗的阻抗调谐器88a、88b的电路路径。
[0075]
返回图8，为了将接收器端口84耦接到天线85，在过程框168中，处理器12可以将接收器电桥83b的阻抗梯度86c、86d设定为高阻抗。在过程框170中，处理器12可将接收器电桥83b的阻抗调谐器88c、88d调谐至低阻抗。因此，阻抗梯度86a和阻抗调谐器88a的比率可能不等于阻抗调谐器88d和阻抗梯度86d的比率，导致接收器电桥83b变得不平衡，从而将接收器端口84耦接到天线85，如以下公式所述：
[0076][0077]
此外，阻抗调谐器88c的低阻抗提供了从天线85通过短接的发射器电桥83a到接收器端口84或收发器30的接收电路(例如，并且耦接到接收器端口84)的低噪声放大器(lna)91的信号路径，并且阻抗调谐器88d的低阻抗提供从lna 91到接地部87的信号路径，如图7c中的虚线所示。lna 91可在收发器30接收信号之前放大低功率接收信号而不显著降低其信噪比。在过程框172中，处理器12可使用所指示的信号路径接收接收信号。阻抗梯度86c、86d
的高阻抗可阻止接收信号行进到不期望的信号路径，从而减少插入损耗。
[0078]
在另外的或另选的实施方案中，阻抗调谐器88c、88d可相反被设定为高阻抗，并且阻抗梯度86c、86d可被设定为低阻抗。在此类实施方案中，阻抗梯度86c、86d的低阻抗可提供从天线85通过短接的发射器电桥83a到lna 91以及从lna 91到接地部87的信号路径，而阻抗调谐器88c、88d的高阻抗可阻止接收信号行进到不期望的信号路径，从而减少插入损耗。
[0079]
在一些实施方案中，发射器端口82和接收器端口82可并联耦接。为了说明，图9a描绘了示例性bil 100，其中发射器电桥83a相对于天线85并联耦接到接收器电桥83b。阻抗设备(例如，阻抗梯度86和阻抗调谐器88)与相对于图7a所述的阻抗设备类似地操作。即，节点89可耦接相同的阻抗设备。
[0080]
为了关于操作图9a的bil 80的更清楚起见，图10是根据本公开的实施方案使用图9a的bil 100用于在特定频率上发射或接收信号同时减少插入损耗的方法200的流程图，其中发射器电桥83b和接收器电桥83d并联耦接。可控制bil 100的部件诸如收发器30的任何合适的设备(例如，控制器)可执行方法200的至少一些框。在一些实施方案中，方法200可通过使用处理器(诸如一个或多个处理器12)执行存储在有形非暂态计算机可读介质(诸如一个或多个存储器设备14)中的指令来实现。电子设备10的处理器12可执行指令以执行方法200，该指令由电子设备10的收发器30存储(例如，存储在存储器14中)并执行。尽管使用特定顺序的步骤描述了方法200，但是应当理解，本公开设想描述步骤可按与所示顺序不同的顺序执行，并且可跳过或完全不执行某些描述步骤。
[0081]
一般来讲，用于在隔离相应收发器端口(例如，发射器端口82或接收器端口84)的同时减少插入损耗的方法200基于与相对于图8的方法150详细描述的相同原理。即，处理器12可将用于未使用端口的收发器电桥设定为平衡状态，并且基于操作模式将用于接入(例如，在使用中)端口的另一收发器电桥设定为不平衡状态。然而，在所描绘的实施方案中，处理器12可将用于未使用端口的收发器电桥的总体阻抗设定为高阻抗(而不是如上所述的低阻抗，其中收发器电桥串联耦接)，由于高阻抗可阻止发射或接收信号进入未使用端口的收发器电桥，因此减少了插入损耗。
[0082]
在决策框202中，处理器12可以确定是否以发射模式操作bil 100。如果是，则处理器12可通过使接收器电桥83d处于平衡状态来隔离接收器端口84。为了使接收器电桥83d处于平衡状态，在过程框204中，处理器12可将接收器电桥83d的阻抗梯度86g、86h设定为高阻抗(例如，理想地或接近开路)。当接收器电桥83d平衡时，这可减少bil 80中的插入损耗，因为接收器电桥83d的总体阻抗可能较高。然后，在过程框206中，处理器12可调谐接收器电桥83d的阻抗调谐器88g、88h以使接收器电桥83d平衡。也就是说，基于惠斯通电桥原理，处理器12可调谐阻抗调谐器88g、88h，使得阻抗梯度86g的阻抗与阻抗调谐器88h的阻抗的比率(例如，接收器电桥83d的第一支路)与阻抗调谐器88g的阻抗与阻抗梯度86h的阻抗的比率(例如，接收器电桥83d的第二支路)相关或大致匹配，从而导致接收器端口84两端0v(例如，接收器电桥83d的第三支路)，如上面公式1所示。
[0083]
由于阻抗梯度86g、86h已经很高，使得接收器电桥83d进入平衡状态，因此处理器12还可将阻抗调谐器88g、88h调谐至高阻抗。因此，接收器电桥83d的总体阻抗可为高，从而防止接收器电桥83d短接发射器电桥83c并阻止发射信号进入接收器电桥83d。因此，接收器
电桥83d可从发射信号消耗最小功率，从而减少bil 80中的插入损耗。在一些实施方案中，接收器电桥83d的阻抗可被设定得尽可能高(例如，基于对应阻抗梯度86g、86h的最高可能阻抗)，使得可防止电流流过接收器电桥83d。
[0084]
返回图10，为了将发射器端口82耦接到天线85，在过程框208中，处理器12可以将发射器电桥83c的阻抗梯度86e、86f设置为低阻抗。在过程框210中，处理器12可将发射器电桥83c的阻抗调谐器88e、88f调谐至高阻抗。因此，阻抗梯度86e和阻抗调谐器88e的比率可能不等于阻抗调谐器88f和阻抗梯度86f的比率，导致发射器电桥83c变得不平衡，从而将发射器端口82耦接到天线85，如上面的公式2所述。
[0085]
此外，阻抗梯度86e的低阻抗提供从发射器端口82的功率放大器90到天线85的信号路径，并且阻抗梯度86f的低阻抗提供从功率放大器90到接地部87的信号路径，如图9b中的虚线所示。在过程框212中，处理器12可使用所指示的信号路径发送发射信号。阻抗调谐器88e、88f的高阻抗可阻止发射信号行进到不期望的信号路径，从而减少插入损耗。
[0086]
在另外的或另选的实施方案中，阻抗梯度86e、86f可相反被设定为高阻抗，并且阻抗调谐器88e、88f可被设定为低阻抗。在此类实施方案中，阻抗调谐器88e、88f的低阻抗可提供从功率放大器90到天线85以及从功率放大器90到接地部87的信号路径，而阻抗梯度86e、86f的高阻抗可阻止发射信号行进到不期望的信号路径，从而减少插入损耗。
[0087]
返回图10，如果处理器12确定不在发射模式下操作bil 80，则处理器12可以确定在接收模式下操作bil 80。简而言之，图9c示出了在接收模式下操作的bil 80。如图所示，当在接收模式下操作时，处理器12可通过使发射器电桥83c处于平衡状态来隔离发射器端口82。为了使发射器电桥83c处于平衡状态，在过程框214中，处理器12可将发射器电桥83c的阻抗梯度86e、86f设定为高阻抗(例如，理想地或接近开路)。当发射器电桥83c平衡时，这可减少bil 80中的插入损耗，因为发射器电桥83c的总体阻抗可能较高。然后，在过程框216中，处理器12可以调谐发射器电桥83c的阻抗调谐器88e、88f以平衡发射器电桥83c。也就是说，基于惠斯通电桥原理，处理器12可调谐阻抗调谐器88e、88f，使得阻抗梯度86e的阻抗与阻抗调谐器88g的阻抗的比率(例如，发射器电桥83c的第一支路)与阻抗调谐器88e的阻抗与阻抗梯度86f的阻抗的比率(例如，发射器电桥83c的第二支路)相关或大致匹配，从而导致发射器端口82两端0v(例如，发射器电桥83c的第三支路)，如上面的公式3所示。
[0088]
因为阻抗梯度86e、86f已经很高，使得发射器电桥83c进入平衡状态，所以处理器12还可以将阻抗调谐器88e、88f调谐至高阻抗。因此，发射器电桥83c的总体阻抗可为高，从而防止发射器电桥83c短接接收器电桥83d并阻止发射信号进入发射器电桥83c。因此，发射器电桥83c可从接收信号消耗最小功率，从而减少bil 80中的插入损耗。在一些实施方案中，发射器电桥83c的阻抗可被设定得尽可能高(例如，基于对应阻抗梯度86e、86f的最高可能阻抗)，使得可防止电流流过发射器电桥83c。
[0089]
返回图10，为了将接收器端口84耦接到天线85，处理器12可以在过程框218中将接收器电桥83d的阻抗梯度86g、86h设定为低阻抗。在过程框220中，处理器12可将接收器电桥83d的阻抗调谐器88g、88h调谐至高阻抗。因此，阻抗梯度86f和阻抗调谐器88f的比率可能不等于阻抗调谐器88g和阻抗梯度86g的比率，导致接收器电桥83d变得不平衡，从而将接收器端口84耦接到天线85，如上面的公式4所述。
[0090]
此外，阻抗梯度86g的低阻抗提供从天线85到接收器端口84的lna 91的信号路径，
并且阻抗梯度86h的低阻抗提供从lna 91到接地部87的信号路径，如图9c中的虚线所示。在过程框222中，处理器12可使用所指示的信号路径接收接收信号。阻抗调谐器88g、88h的高阻抗可阻止接收信号行进到不期望的信号路径，从而减少插入损耗。
[0091]
在另外的或另选的实施方案中，阻抗梯度86g、86h可相反被设定为高阻抗，并且阻抗调谐器88g、88h可被设定为低阻抗。在此类实施方案中，阻抗调谐器88g、88h的低阻抗可以提供从天线85到lna 91以及从lna 91到接地部87的信号路径，而阻抗梯度86g、86h的高阻抗可以阻止发射信号行进到不期望的信号路径，从而减少插入损耗。
[0092]
为了示出以减少的插入损耗进行通信的收发器30的有效性，图11a包括曲线图300a和310a，它们示出了图7a的发射器电桥83a和接收器电桥83b在不同操作模式和不同频率范围下的平衡和不平衡状态。具体地讲，相对于图11a所述的曲线图示出根据频率的阻抗，使得水平轴(例如，x轴)表示频率并且竖直轴(例如，y轴)表示阻抗。曲线图300a描绘了图7a的发射器电桥83a的两个支路(例如，包括阻抗设备86a、88b的第一支路和包括阻抗设备88a、86b的第二支路)之间在不同频率下的比率差异，从而指示发射器电桥83a在那些频率下平衡还是不平衡(例如，如上面的公式1和2所表示)。
[0093]
如图所示，发射信号可以第一频率302(f1)传送，并且接收信号可以第二频率304(f2)传送。一般来讲，对于bil 80的该串联配置，电桥83(例如，发射器电桥83a或接收器电桥83b)在平衡状态下(例如，在发射器电桥83a的第二频率304(f2)下)具有低阻抗。如前所述，平衡状态使得0v施加在电桥83的相应端口上，使得电桥83对于天线85的接入电桥变得透明。因此，曲线图300a示出了当收发器30正在第一频率302上发射信号时发射器电桥83a处于不平衡状态，并且当收发器30正在第二频率304上接收信号时发射器电桥83a处于平衡状态。
[0094]
为了使收发器30在发射器电桥83a处于不平衡状态时提供发射信号的低插入损耗，发射器电桥83a的阻抗梯度86a、86b可被设定为低阻抗状态，而阻抗调谐器88a、88b可被设定为高阻抗状态(但如上所述，这可颠倒)。为了说明，第一阻抗梯度图306a示出了当发射器电桥83a处于不平衡状态用于收发器30在第一频率302上发射信号时阻抗梯度86a、86b的高阻抗，如关于图7b所述。第一阻抗调谐器图308a示出了当发射器电桥83a处于不平衡状态用于收发器30在第一频率302上发射信号时阻抗调谐器88a、88b的低阻抗。
[0095]
此外，当收发器30在接收操作模式下在第二频率304上接收接收信号时，发射器电桥83a可处于平衡状态，如相对于图7c所述。因此，阻抗梯度86a、86b和阻抗调谐器88a、88b可具有低阻抗，这可满足上述公式2，从而平衡发射器电桥83a以使其对接收器电桥83b和天线85有效透明(例如，短接)。
[0096]
类似地，曲线图310a描绘了图7a的接收器电桥83b的两个支路(例如，包括阻抗设备86c、88d的第一支路和包括阻抗设备88c、86d的第二支路)之间在不同频率下的比率差异，从而指示接收器电桥83b在那些频率下平衡还是不平衡(例如，如以上公式3和4所表示)。如图所示，曲线图310a描绘了当收发器30在第二频率304上接收信号时接收器电桥83b处于不平衡状态，并且当收发器30在第一频率302上发射信号时接收器电桥83b处于平衡状态。
[0097]
为了使收发器30在接收器电桥83b处于不平衡状态时提供接收信号的低插入损耗，第二电桥83b的阻抗梯度86c、86d可被设定为高阻抗状态，而第二电桥83b的阻抗调谐器
88c、88d可被设定为低阻抗状态，如相对于图7c所述。为了说明，第二阻抗梯度图306b示出了当接收器电桥83b处于不平衡状态用于收发器30在第二频率304上接收信号时阻抗梯度86c、86d的高阻抗。第二阻抗调谐器图308b示出了当接收器电桥83b处于不平衡状态用于收发器30在第二频率304上接收信号时阻抗调谐器88c和88d的低阻抗。
[0098]
此外，当收发器30在发射操作模式下在第一频率302上发送发射信号时，接收器电桥83b可处于平衡状态，如相对于图7b所述。这样，接收器电桥83b的阻抗设备可具有低阻抗，使得接收器电桥83b相对于发射器电桥83a和天线85有效地透明(例如，短接)。
[0099]
图11b描绘了曲线图300b和310b，其示出了图9a的bil 100的发射器电桥83c和接收器电桥83d在不同操作模式下在不同频率下的平衡和不平衡状态。具体地讲，相对于图11b所述的曲线图还示出根据频率的阻抗，使得水平轴表示频率并且竖直轴表示阻抗。曲线图300b描绘了图9a的发射器电桥83c的两个支路(例如，包括阻抗设备86e、88f的第一支路和包括阻抗设备88e、86f的第二支路)之间在不同频率下的比率差异，从而指示发射器电桥83c在那些频率下平衡还是不平衡(例如，如上面的公式1和2所表示)。
[0100]
如图所示，发射信号可以第一频率302(f1)传送，并且接收信号可以第二频率304(f2)传送。一般来讲，对于bil 100的这种并联配置，电桥83在平衡状态下具有高阻抗。由于发射器电桥83c和接收器电桥83d并联并连接到天线85，因此未使用电桥83应短接接入(例如，在使用中)电桥83与天线85的连接。因此，电桥83的高阻抗、平衡状态有效地形成将相关联的收发器端口82、84与天线85断开连接的开路。因此，曲线图300b描绘了当收发器30在第一频率302上发射信号时发射器电桥83c处于不平衡状态，并且当收发器30在第二频率304上接收信号时发射器电桥83c处于平衡状态。
[0101]
为了使收发器30在发射器电桥83c处于不平衡状态时提供发射信号的低插入损耗，发射器电桥83c的阻抗梯度86e、86f处于低阻抗状态，而阻抗调谐器88e、88f处于高阻抗状态，如相对于图9b所述。为了说明，第三阻抗梯度图306c示出了当发射器电桥83c处于不平衡状态用于收发器30在第一频率302上发射信号时阻抗梯度86e、86f的低阻抗。第三阻抗调谐器图308c示出了当发射器电桥83c处于不平衡状态用于收发器30在第一频率302上传送发射信号时阻抗调谐器88e、88f的高阻抗。
[0102]
此外，当收发器30在接收操作模式下在第二频率304上接收接收信号时，发射器电桥83c可处于平衡状态，如相对于图9c所述。因此，阻抗梯度86e、86f和阻抗调谐器88e、88f可具有高阻抗，使得发射器电桥83c有效地为开路并与天线85断开连接。因此，第三阻抗梯度图306c示出了阻抗梯度86e、86f的高阻抗，第三阻抗调谐器图308c示出了当收发器30在第二频率304上接收接收信号时发射器电桥83c的阻抗调谐器88e、88f的高阻抗状态。
[0103]
类似地，曲线图310b描绘了图9a的接收器电桥83d的两个支路(例如，包括阻抗设备86g、88h的第一支路和包括阻抗设备88g、86h的第二支路)之间在不同频率下的比率差异，从而指示接收器电桥83d在那些频率下平衡还是不平衡(例如，如以上公式3和4所表示)。如图所示，曲线图310b描绘了接收器电桥83d的阻抗梯度86g、86h和阻抗调谐器88g、88h在收发器30在第二频率304上接收信号时处于不平衡状态，并且在收发器30在第一频率302上发射信号时处于平衡状态。
[0104]
为了使收发器30在接收器电桥83d处于不平衡状态时提供接收信号的低插入损耗，接收器电桥83d的阻抗梯度86g、86h可被设置为低阻抗状态，而阻抗调谐器88g、88h可被
设置为高阻抗状态。为了说明，第四阻抗梯度图306d示出了当接收器电桥83d处于不平衡状态用于收发器30在第二频率304上接收信号时阻抗梯度86g、86h的低阻抗。第四阻抗调谐器图308d示出了当接收器电桥83d处于不平衡状态用于收发器30在第二频率304上接收信号时阻抗调谐器88g、88h的高阻抗。
[0105]
此外，当收发器30在发射操作模式下在第一频率302上发送发射信号时，接收器电桥83d可处于平衡状态，如相对于图9b所述。因此，阻抗梯度86g、86h和阻抗调谐器88g、88h可具有高阻抗，使得接收器电桥83d有效地为开路并与天线85断开连接。因此，第四阻抗梯度图306d示出了高阻抗状态下的阻抗梯度86g、86h，第四阻抗调谐器图308d示出了当收发器30正在第一频率302上发射信号时接收器电桥83d的高阻抗状态下的阻抗调谐器88g、88h。
[0106]
图12a是示出在没有图7a所示的bil 80或图9a所示的bil 100的发射器电桥或接收器电桥83的情况下bil的不同频率下的发射信号和接收信号的插入损耗的曲线图312和示出隔离的曲线图314。曲线图312描绘了对应于发射信号的第一曲线315和对应于接收信号的第二曲线316。发射信号在第一频带318(例如，发射器(tx)频带)上发射，该第一频带包括880mhz下的第一频率信道320(m41)到890mhz下的第二频率信道322(m42)的范围。在使用没有如本文所述的发射器电桥83或接收器电桥83的bil的情况下，发射信号在第一频带318上具有高达大约1.5分贝(db)的损耗(例如，-1.5db的增益)(例如，第一频率信道320和第二频率信道322之间的最大损耗)。
[0107]
接收信号在第二频带324(例如，接收器(rx)频带)上发射，该第二频带包括925mhz下的第三频率信道326(m43)和935mhz下的第四频率信道328(m44)。因此，bil在彼此相对靠近的频率信道上发射和接收信号。如前所述，这可导致发射信号和/或接收信号的插入损耗。如图所示，在使用没有阻抗梯度和阻抗调谐器的bil的情况下，接收信号在第二频带324上也具有高达大约1.5db的损耗(例如，-1.5db的增益)(例如，第三频率信道326和第四频率信道328之间的最大损耗)。
[0108]
曲线图314描绘了对应于发射和接收隔离信号的第三曲线330。在与曲线图312相同的频带318、324上测量发射和接收隔离信号。如图所示，第三曲线330的发射和接收隔离信号在第一频带318处具有大约-50db的隔离，并且在第二频带324处具有大约-53db的隔离。因此，在使用没有(例如，bil 80或bil 100的)发射器或接收器电桥83的bil的情况下，发射和接收隔离信号具有大约-50db至-53db的隔离。然而，如本文所述，使用具有处于平衡状态和不平衡状态的电桥83的bil 80、bil 100可以减少插入损耗，同时保持发射器端口82与接收器端口84的隔离。
[0109]
为了说明，图12b是根据本公开的实施方案的示出使用图7a的bil 80或图9a的bil 100在不同频率下的发射信号和接收信号的隔离的曲线图350和示出插入损耗的曲线图352。如曲线图350所示，发射信号在第一频带318处具有大约0.5db的损耗(与图12a中的1.5db相对)，并且接收信号在第二频带324处也具有大约0.5db的损耗(与图12a中的1.5db相对)。因此，在使用bil 80、bil 100的情况下发射信号和接收信号的插入损耗改善了至少1.0db，并且具有接近理想的0db的插入损耗。
[0110]
曲线图352描绘了对应于发射和接收隔离信号的第三曲线330。如图所示，第三曲线330的发射和接收隔离信号在第一频带318处具有大约-55db的隔离，并且在第二频带324
处具有大约-65db的隔离。因此，发射和接收隔离信号在第一频带318处具有大约5db隔离(例如，从-50db隔离到-55db隔离)的改善并且在第二频带324处具有大约12db的改善(例如，从-53db隔离到-65db)。因此，bil 80和bil 100将插入损耗降低到理想的或几乎理想水平的0db，同时保持或改善收发器端口的隔离。
[0111]
本文所述的和受权利要求保护的技术被引用并应用于实物和实际性质的具体示例，其明显改善了本技术领域，并且因此不是抽象、无形或纯理论的。此外，如果附加到本说明书结尾的任何权利要求包含被指定为“用于[执行][功能]...的装置”或“用于[执行][功能]...的步骤”的一个或多个元件，则这些元件将按照35u.s.c.112(f)进行解释。然而，对于任何包含以任何其他方式指定的元件的任何权利要求，这些元件将不会根据35u.s.c.112(f)进行解释。

技术特征：

1.一种电子设备，所述电子设备包括：一个或多个天线；发射器电路；以及双工器，所述双工器耦合到所述一个或多个天线和所述发射器电路，所述双工器包括：发射器端口，所述发射器端口耦合到所述发射器电路；以及多个发射器阻抗设备，所述多个发射器阻抗设备被配置为在发射模式期间将所述发射器端口耦合到所述一个或多个天线。2.根据权利要求1所述的电子设备，其中所述发射器端口被配置为：当所述多个发射器阻抗设备在所述发射模式期间将所述发射器端口耦合到所述一个或多个天线时，将来自所述发射器电路的发射信号提供给所述一个或多个天线。3.根据权利要求2所述的电子设备，所述电子设备包括接收器电路，其中所述双工器包括：接收器端口，所述接收器端口耦合到所述接收器电路；以及多个接收器阻抗设备，所述多个接收器阻抗设备被配置为在所述发射模式期间将所述接收器端口从所述一个或多个天线解耦。4.根据权利要求3所述的电子设备，其中所述多个发射器阻抗设备串联耦合到所述多个接收器阻抗设备。5.根据权利要求3所述的电子设备，其中所述双工器被配置为：通过使所述接收器端口两端0伏来在所述发射模式期间减少所述发射信号的插入损耗并且将所述接收器端口与所述发射器端口隔离。6.根据权利要求1所述的电子设备，其中所述多个发射器阻抗设备包括第一发射器阻抗设备、第二发射器阻抗设备、第三发射器阻抗设备和第四发射器阻抗设备，所述多个发射器阻抗设备被配置为：当所述第一发射器阻抗设备的第一阻抗与所述第二发射器阻抗设备的第二阻抗的第一比率与所述第三发射器阻抗设备的第三阻抗与所述第四发射器阻抗设备的第四阻抗的第二比率不同时，在所述发射模式下操作。7.根据权利要求1所述的电子设备，其中所述双工器包括发射器电桥，所述发射器电桥被配置为在所述发射模式期间将所述发射器端口耦合到接地端子。8.根据权利要求1所述的电子设备，其中所述多个发射器阻抗设备被配置为在所述发射模式期间在不平衡状态下操作，所述不平衡状态包括所述多个发射器阻抗设备的阻抗的不相等比率。9.一种电子设备，所述电子设备包括：一个或多个天线；接收器电路；以及双工器，所述双工器耦合到所述一个或多个天线和所述接收器电路的，所述双工器包括：接收器端口，所述接收器端口耦合到所述接收器电路；以及多个接收器阻抗设备，所述多个接收器阻抗设备被配置为在接收模式期间将所述接收器端口耦合到所述一个或多个天线。10.根据权利要求9所述的电子设备，其中所述接收器端口被配置为：
当所述多个接收器阻抗设备在所述接收模式期间将所述接收器端口耦合到所述一个或多个天线时，向所述接收器电路提供来自所述一个或多个天线的接收信号。11.根据权利要求10所述的电子设备，所述电子设备包括发射器电路，其中所述双工器包括：发射器端口，所述发射器端口耦合到所述发射器电路；以及多个发射器阻抗设备，所述多个发射器阻抗设备被配置为在所述接收模式期间将所述发射器端口从所述一个或多个天线解耦。12.根据权利要求11所述的电子设备，其中所述双工器被配置为通过使所述发射器端口两端0伏来在所述接收模式期间减少所述接收信号的插入损耗并且将所述接收器端口与所述发射器端口隔离。13.根据权利要求11所述的电子设备，其中所述双工器包括发射器电桥，所述发射器电桥被配置为：当所述多个发射器阻抗设备中的第一发射器阻抗设备的第一阻抗与所述多个发射器阻抗设备中的第二发射器阻抗设备的第二阻抗的第一比率与所述多个发射器阻抗设备中的第三发射器阻抗设备的第三阻抗与所述多个发射器阻抗设备中的第四发射器阻抗设备的第四阻抗的第二比率关联时，在所述接收模式期间将所述发射器端口从所述一个或多个天线解耦。14.根据权利要求9所述的电子设备，其中所述多个接收器阻抗设备包括第一接收器阻抗设备、第二接收器阻抗设备、第三接收器阻抗设备和第四接收器阻抗设备，所述多个接收器阻抗设备被配置为：当所述第一接收器阻抗设备的第一阻抗与所述第二接收器阻抗设备的第二阻抗的第一比率不同于所述第三接收器阻抗设备的第三阻抗与所述第四接收器阻抗设备的第四阻抗的第二比率时，在所述接收模式下操作。15.根据权利要求9所述的电子设备，其中所述多个接收器阻抗设备被配置为在所述接收模式期间在不平衡状态下操作，所述不平衡状态包括所述多个接收器阻抗设备的阻抗的不相等比率。16.一种方法，所述方法包括：经由一个或多个处理器将耦合到隔离电路的发射器端口的第一组阻抗设备的第一阻抗梯度和第二阻抗梯度设置为第一阻抗状态；经由所述一个或多个处理器将所述第一组阻抗设备的第一阻抗调谐器和第二阻抗调谐器设置为第二阻抗状态；以及使用至少一个天线从所述发射器端口发射数据。17.根据权利要求16所述的方法，其中将所述第一阻抗梯度和所述第二阻抗梯度设置为所述第一阻抗状态以及将所述第一阻抗调谐器和所述第二阻抗调谐器设置为所述第二阻抗状态使所述发射器端口耦合到所述至少一个天线。18.根据权利要求16所述的方法，所述方法包括：经由所述一个或多个处理器将耦合到所述隔离电路的接收器端口的第二组阻抗设备设置为所述第二阻抗状态，使所述接收器端口从所述至少一个天线解耦。19.根据权利要求18所述的方法，其中所述第一组阻抗设备串联耦合到所述第二组阻抗设备，所述第一阻抗状态包括比所述第二阻抗状态大的阻抗。20.根据权利要求18所述的方法，其中经由所述一个或多个处理器将所述第二组阻抗
设备设置为所述第二阻抗状态包括将所述第二组阻抗设备中的每个阻抗设备的阻抗彼此关联。21.根据权利要求20所述的方法，其中所述第二阻抗状态使所述接收器端口两端0伏。22.一种方法，所述方法包括：经由一个或多个处理器将隔离电路的第一组阻抗设备的第一阻抗梯度和第二阻抗梯度设置为第一阻抗状态；经由所述一个或多个处理器将所述第一组阻抗设备的第一阻抗调谐器和第二阻抗调谐器设置为第二阻抗状态；以及从至少一个天线将数据接收到接收器端口。23.根据权利要求22所述的方法，其中将所述第一阻抗梯度和所述第二阻抗梯度设置为所述第一阻抗状态以及将所述第一阻抗调谐器和所述第二阻抗调谐器设置为所述第二阻抗状态使所述接收器端口耦合到所述至少一个天线。24.根据权利要求23所述的方法，所述方法包括经由所述一个或多个处理器将第二组阻抗设备设置为所述第二阻抗状态，使发射器端口从所述至少一个天线解耦。25.根据权利要求24所述的方法，其中所述第一组阻抗设备串联耦合到所述第二组阻抗设备，所述第一阻抗状态包括比所述第二阻抗状态大的阻抗。26.根据权利要求24所述的方法，其中经由所述一个或多个处理器将所述第二组阻抗设备设置为所述第二阻抗状态包括将所述第二组阻抗设备中的每个阻抗设备的阻抗彼此关联。27.根据权利要求26所述的方法，其中所述第二阻抗状态使所述发射器端口两端0伏。

技术总结

本公开提供了电平衡双工器、使用其的方法以及电子设备。本公开涉及具有平衡阻抗阶梯的双工器。电平衡双工器具有多个阻抗梯度和多个阻抗调谐器。当多个阻抗梯度中的第一组阻抗梯度在第一阻抗状态下操作并且多个阻抗调谐器中的第一组阻抗调谐器在第二状态下操作时，该电平衡双工器在发射模式期间从发射器发射传出信号。当多个阻抗梯度中的第二组阻抗梯度和所述多个阻抗调谐器中的第二组阻抗调谐器在第二阻抗状态下操作时，该电平衡双工器在发射模式期间将传出信号与接收器隔离。模式期间将传出信号与接收器隔离。模式期间将传出信号与接收器隔离。