一种双晶内存条上下位的修补方法、装置及设备与流程

1.本技术涉及内存芯片技术领域，特别是一种双晶内存条上下位的修补方法、装置及设备。

背景技术：

2.内存，也称为随机存取存储器(英语：random access memory，缩写：ram)，也叫主存，是与cpu直接交换数据的内部存储器。它可以随时读写(刷新时除外)，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储介质。ram工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息。它与rom的最大区别是数据的易失性，即一旦断电所存储的数据将随之丢失。ram在计算机和数字系统中用来暂时存储程序、数据和中间结果。
3.然而内存厂商，在晶园生产及ic封装的制作过程，并无法达到100％的良品。
4.目前，内存厂商产生的不良品在10～15％左右，造成了大量的资源浪费，由于内存ic、封装过程中会用到贵重金属，若将不良品进行销毁，同样也会造成进一步的资源浪费；而目前通过化工方式提取贵重金属在一定程度上会造成环境的污染。

技术实现要素：

5.鉴于所述问题，提出了本技术以便提供克服所述问题或者至少部分地解决所述问题的一种双晶内存条上下位的修补方法、装置及设备，包括：
6.一种双晶内存条上下位的修补方法，应用于
×
16双晶封装的不良ic的重组封装，所述方法包括：
7.依据不良ic的类型和不良区域，对所述不良ic进行分组；其中，所述分组包括a组、b组、c组、d组和e组；所述不良区域类型为地址线位区域；其中，所述a组区域为0-3位，b组区域为4-7位，c组区域为8-11位，d组区域为12-15位，e组区域为8-15位；
8.从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；
9.依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。
10.可选地，所述依据不良ic的类型和不良区域进行分组，将所述分组包括a组、b组、c组、d组和e组之前的步骤，包括：
11.依据对应于不良ic的正常ic的正常地址线位，确定地址线住的正常二极体值和误差阈值；
12.检测不良ic的每位地址线位的二极体，并与所述正常二极体值和所述误差值进行比对，若出现不正常值，则确定为不良地址线位；
13.依据不良地址线位确定所述不良ic的所述不良区域。
14.可选地，所述依据不良ic的类型和不良区域进行分组，将所述分组包括a组、b组、c
组、d组和e组的步骤，包括：
15.依据不良ic的类型，检测不良ic的地址线位，确定所述不良ic内地址线位的不良区域；
16.依据所述地址线位的不良区域划分所述不良ic为5个分组；其中，所述地址线组包括不良区域仅为0-3位的a分组、不良区域仅为4-7位的b分组、不良区域仅为8-11位的c组、不良区域仅为12-15位的d分组和不良区域仅为8-15位的e分组。
17.可选地，所述依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区的步骤，包括：
18.依据所述不良ic的分组确定所述不良ic中可用的地址线位；
19.依据所述预设规则将所述不良ic中可用的地址线位组合成所述ic位区。
20.可选地，所述依据所述预设规则将所述不良ic中可用的地址线位组合成所述ic位区的步骤，包括：
21.当所述pcb板的mdq数位顺序为64位时，依据所述不良ic中可用的地址线位和可用的地址线位的类型确定所述ic位区；其中，所述ic位区的数量为8个，且所述ic位区包括8个可用的地址线位。
22.可选地，所述依据所述预设规则将所述不良ic中可用的地址线位组合成所述ic位区的步骤，包括：
23.当所述pcb板的mdq数位顺序为32位时，依据所述不良ic中可用的地址线位和可用的地址线位的类型确定所述ic位区；其中，所述ic位区的数量为4个，且所述ic位区包括8个可用的地址线位。
24.可选地，所述依据所述ic位区和所述不良ic的类型，调整
×
16ic单晶封装的pcb板的布局的步骤，包括：
25.依据所述ic位区确定所述不良ic的排列顺序；
26.依据所述不良ic的类型和所述不良ic的排列顺序，调整所述pcb板的布局；
27.其中，所述pcb板的布局调整包括：
28.设置内存pcb板上的电阻r26、r29、r31、r34、r72、r73、r76、r77、r80、r83、r118以及r119为240欧姆，使e9信号位通过240欧姆的电阻接地；
29.设置所述内存pcb板t7引脚接地；
30.短接所述内存pcb板跳线y1～y6中各自的第2引脚和第3引脚；
31.设置内存pcb板的第207金手指与m9信号线连接。
32.可选地，所述依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局的步骤之后，包括：
33.依据所述ic位区、所述不良ic的类型和已布局的pcb板确定所述不良ic的封装位置；
34.依据所述封装位置封装所述不良ic至所述已布局的pcb板。
35.一种双晶内存条上下位的修补的装置，应用于
×
16双晶封装的不良ic的重组封装，所述装置包括：
36.分组模块，用于依据不良ic的类型和不良区域，对所述不良ic进行分组；其中，所述分组包括a组、b组、c组、d组和e组；所述不良区域类型为地址线位区域；其中，所述a组区
域为0-3位，b组区域为4-7位，c组区域为8-11位，d组区域为12-15位，e组区域为8-15位；
37.选择模块，用于从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；
38.调整模块，用于依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。
39.一种设备，包括处理器、存储器及存储在所述存储器上并能够在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如上所述的双晶内存条上下位的修补方法的步骤。
40.一种计算机可读存储介质，所述计算机可读存储介质上存储计算机程序，所述计算机程序被处理器执行时实现如上所述的双晶内存条上下位的修补方法的步骤。
41.本技术具有以下优点：
42.在本技术的实施例中，通过依据不良ic的类型和不良区域，对所述不良ic进行分组；其中，所述分组包括a组、b组、c组、d组和e组；所述不良区域类型为地址线位区域；其中，所述a组区域为0-3位，b组区域为4-7位，c组区域为8-11位，d组区域为12-15位，e组区域为8-15位；从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。通过上述方法可对不良品的ddp类型封装的内存进行修补，利用出厂的内存ic存在不良产品，通过修补使其变为合格产品，有效的利用了不良产品，节省资源，同时也在一定程度上有利于环境的保护。
附图说明
43.为了更清楚地说明本技术的技术方案，下面将对本技术的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
44.图1是本技术一实施例提供的一种双晶内存条上下位的修补方法的步骤流程图；
45.图2是本技术一实施例提供的一种单晶内存修补单晶内存的装置的结构框图；
46.图3是本技术一实施例提供的一内存ic对应的pcb layout结构示意图
47.图4是本发明一实施例提供的一种计算机设备的结构示意图。
具体实施方式
48.为使本技术的所述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
49.需要说明的是，在本发明任一实施例中，内存的sdp封装是一个package包含一个die(这里指一个内存颗粒，也即内存ic)，即sdp(signle-die package)，此时容量还是为一
个内存颗粒的容量大小。ddp则是一个package包含2个die，即ddp(dual-die package)的封装方式，此时容量就是2个内存颗粒的容量；当然，ddp这种封装方式，也可以理解为将两个内存颗粒并联，扩展位宽，比如两个
×
8的内存颗粒，采用ddp的封装方式，那么整体上就可以看做是一个
×
16的内存颗粒。ic芯片(integrated circuit chip)是将大量的微电子元器件(晶体管)形成的集成电路放在一块塑基上，做成一块芯片；package，即封装(电路集成术语)是把集成电路装配为芯片最终产品的过程，简单地说，就是把铸造厂生产出来的集成电路裸片(die)放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。
50.参照图1，示出了本技术一实施例提供的一种单晶内存修补单晶内存的方法，应用于
×
16双晶封装的不良ic的重组封装，所述方法包括：
51.s110、依据不良ic的类型和不良区域，对所述不良ic进行分组；其中，其中，所述分组包括a组、b组、c组、d组和e组；所述不良区域类型为地址线位区域；其中，所述a组区域为0-3位，b组区域为4-7位，c组区域为8-11位，d组区域为12-15位，e组区域为8-15位；
52.s120、从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；
53.s130、依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。
54.在本技术的实施例中，通过依据不良ic的类型和不良区域，对所述不良ic进行分组；从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。通过上述方法应用于
×
16双晶封装的不良ic的重组封装，也即对不良品的
×
16ic的ddp类型封装内存进行修补，利用出厂的内存ic存在不良产品，通过修补使其变为合格产品，有效的利用了不良产品，节省资源，同时也在一定程度上有利于环境的保护。
55.上述实施例中，对不良ic进行分组，例如所述地址线组的a分组、b分组、c分组、d分组和e分组，以便于可以通过不同的不同方式的结合匹配得出优化的分组合方式，从而得出优化分组匹配修补方案。
56.下面，将对本示例性实施例中一种单晶内存修补单晶内存的方法作进一步地说明。
57.在本发明一实施例中，所述步骤s110所述依据不良ic的类型和不良区域进行分组，将所述分组包括a组、b组、c组、d组和e组之前的步骤，包括：依据对应于不良ic的正常ic的正常地址线位，确定地址线住的正常二极体值和误差阈值；检测不良ic的每位地址线位的二极体，并与所述正常二极体值和所述误差值进行比对，若出现不正常值，则确定为不良地址线位；依据不良地址线位确定所述不良ic的所述不良区域。
58.在本发明一实施例中，所述依据不良ic的类型，检测不良ic的地址线，获得包含不良区域的地址位检测结果，包括：依据不良ic的类型，确定对应的正常内存ic的地址线位；依据正常内存ic的地址线位，检测不良ic的地址线，确定所述不良ic的不良区域的地址线
位。
59.如所述步骤s110所述，依据不良ic的类型和不良区域，对所述不良ic进行分组。
60.在本发明一实施例中，可以结合下列描述进一步说明步骤s110所述“依据不良ic的类型和不良区域，对所述不良ic进行分组”的具体过程。
61.如下列步骤所述，依据不良ic的类型，检测不良ic的地址线位，确定所述不良ic内地址线位的不良区域；
62.如下列步骤所述，依据所述地址线位的不良区域划分所述不良ic为5个分组；其中，所述地址线组包括不良区域仅为0-3位的a分组、不良区域仅为4-7位的b分组、不良区域仅为8-11位的c组、不良区域仅为12-15位的d分组和不良区域仅为8-15位的e分组。
63.上述实施例中，将不良ic进行分组，例如上述分为不同的a组、b组、c组、d组和e组，通过不同的不同方式的结合匹配得出优化的组合方式，从而得出分组匹配修补方案，可优化不良ic的组合方式，提高不良ic的利用率，进一步的避免不良ic直接丢弃或销毁而造成的浪费。
64.作为一种示例，例如，可透过模拟“内存条”应用的测试治具及一般内存芯片测试软件(如memtest/rst/自行开发软件)测试芯片中的“地址线”或“位址线”中的坏位来做切分分类；可通过模拟内存模型对内存ic进行检测，得出不良ic中地址线位的不良区域，例如，若不良区域位于地址线位的0-3位中，将该不良ic划分为a组，若检测到的不良区域位于地址线位的4-7位中，将该不良ic划分为b组，依次类推到c组和d组，若检测到不良若检测到的不良区域位于地址线位的8-11和12-15位中，则划分为e组，通过分不同分组进行不同组合，实现不良ic的最大化再利用。
65.需要说明的是，内存ic是ic的一种，由于其具有较高的精密性，在生产封装(package)时，会产生一定的不良品，而不良品无法直接使用，根据cpu和内存的工作原理，cpu需要与内存的数据传输是一次性传输多位(具体位数根据cpu和内存匹配的数据位宽决定)，在目前主流pc一般是8位，也即，需要内存ic的8位地址线同时接收数据，否则不能完成数据传输，因此，若内存ic中存在不良的地址线位，则整条内存将不能使用，同样内存ic的生产商的不良品也不同直接用于内存生产通过本方案，可将不良ic进行再利用，减少浪费，同时也降低内存生产中的次品率，极大的降低了由于不良品导致的高成本。
66.如所述步骤s120所述，从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区。
67.需要说明的是，所述ic位区为8个同类型地址线位的集合，例如ldqs类型的0-7或udqs类型的8-15。
68.在本发明一实施例中，可以结合下列描述进一步说明步骤s120所述“从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区。
69.如下列步骤所述，从所述a组、b组、c组、d组和e组中选择其中两组不良ic，并确定两组不良ic的匹配方案；
70.如下列步骤所述，依据所述不良ic的分组确定所述不良ic中可用的地址线位。
71.如下列步骤所述，依据所述预设规则将所述不良ic中可用的地址线位组合成所述ic位区。
72.在本发明一实施例中，所述依据所述预设规则将所述不良ic中可用的地址线位组合成所述ic位区的步骤，包括：
73.依据mdq数位顺序和地址线位类型确定所述不良ic中良好区域的地址线位的排列顺序；其中，所述mdq数位顺序包括0-63位或0-31位；
74.当所述pcb板的mdq数位顺序为64位时，依据所述不良ic中可用的地址线位和可用的地址线位的类型确定所述ic位区；具体的，当所述mdq数位顺序为0-63位时，对所选组中的其中一组选取4个第一不良ic，另一组选取2个第二不良ic，依据排列顺序将良好区域的地址线位排满8组；其中，所述ic位区的数量为8个，且所述ic位区包括8个可用的地址线位。
75.当所述pcb板的mdq数位顺序为32位时，依据所述不良ic中可用的地址线位和可用的地址线位的类型确定所述ic位区，具体的，当所述mdq数位顺序为0-31位时，对所选组中的其中一组选取2个第一不良ic，另一组选取1个第二不良ic，依据排列顺序将良好区域的地址线位排满4组；其中，所述ic位区的数量为4个，且所述ic位区包括8个可用的地址线位。
76.在本发明一实施例中，依据mdq数位顺序和地址线位类型确定所述不良ic中良好区域的地址线位的排列顺序；其中，所述mdq数位顺序包括0-63位；当所述mdq数位顺序为0-63位时，对所选组中的其中一组选取4个第一不良ic，另一组选取2个第二不良ic，依据排列顺序将良好区域的地址线位排满8组；
77.上述实施例中，通mdq数位顺序，将不良ic组合形成64bit内存条，应用于目前主流的电脑中。
78.在本发明一实施例中，依据mdq数位顺序和地址线位类型确定所述不良ic中良好区域的地址线位的排列顺序；其中，所述mdq数位顺序包括0-31位；当所述mdq数位顺序为0-31位时，对所选组中的其中一组选取2个第一不良ic，另一组选取1个第二不良ic，依据排列顺序将良好区域的地址线位排满4组。
79.上述实施例中，同样线路模式的32bit内存亦相同，也可使用于“arm”架构及“dsp”架构的主控ic为主之产品应用。
80.需要说明的是，若mdq数位为0-127也可作为128位宽内存的修补；由于128位宽内存属于特殊内存，本技术方法同时也可用于128位宽的内存进行修补。
81.在本发明一实施例中，依据mdq数位顺序和地址线位类型确定所述不良ic中良好区域的地址线位的排列顺序，包括：依据mdq数位顺序，按每8位地址线位进行组合，以及屏蔽所述不良区域的地址线位，确定不良ic中良好区域的地址线位的排列顺序；所述高位为8位udqs地址线，所述低位为8位ldqs地址线。
82.在一示例中，从所述a组、b组、c组、d组和e组中选择其中两组不良ic，并确定两组不良ic的匹配方案，为更清楚说明，下面将以b组+e组方案为例，但在本技术中不限于b组+e组方案的组合；
83.如下表所示：
[0084][0085]
如上表，其中选择4个b组的第一不良ic和2个e组的第二不良ic进行方案匹配；具体的，由于b组的地址线坏位是4-7位，e组是8-15位，相应的b组良好的地址线位是0-3和8-15位，e组良好的ic良好的地址线位是0-7位；将第1个第一不良ic中的8-15位作为第一组ic(u1)，将第二个第一不良ic中的8-15分作为第三组ic(u3)，将第1个和第2个第一不良ic中的两组0-3位组合成8位形成第二组ic(u1+u2)其中，所述第二组ic并非单独的内存ic，其主体还是由第第一组ic和第三组ic的部分地址线位组成，这样排列至mdq数位的0-23位，再将第1个第二不良ic排列至mdq数位的24-31位作为第四组ic(u3)，此是前一半的排列，另一半与排列组合将前一半镜像设置即可，完成方案匹配；
[0086]
另外不良ic匹配时，由于b组的第一不良ic高位地址线位8-15位(udqs地址线)完全良好将其对应修补mdq中0-7位对应的udqs，第1个第一不良ic和第2个第一不良ic的0-3位对应修补mdq中8-15位对应的ldqs，第2个第一不良ic的8-15位，修补mdq中16-23位对应的udqs，第1个第二不良ic内存对应修补mdq中24-31位对应的ldqs。
[0087]
需要说明的是，在完整内存中存在地址线和位址线，而内存的基本组成单元是内存ic，而内存的地址线和位址线是由所述内存ic提供，其中，发图3所示，内存ic地址线为dqs0-dqs7；位址线为ic的a0-an，其中，内存ic的位址线位数(即n的大小)决定该内存ic的容量大小，例如当n＝11时，内存ic容量为128mbit(也即16mb)，当n＝12时，内存ic容量为256mbit(32mb)，当n＝13时，内存ic容量为512mbit(64mb)，当n＝14时，内存ic容量为1024mbit(128mb)，当n＝15时，内存ic容量为2048mbit(256mb)，当n＝16时，内存ic容量为4096mbit(512mb)；其中，位址线还包括ba0、ba1以及bg0。
[0088]
如所述步骤s130所述，依据所述ic位区和所述不良ic的类型，调整
×
16ic单晶封装的pcb板的布局。
[0089]
参照图3，在本发明一实施例中，可以结合下列描述进一步说明步骤s130所述“依据所述ic位区和所述不良ic的类型，调整
×
16ic单晶封装的pcb板的布局”的具体过程。
[0090]
如下列步骤所述，依据所述ic位区确定所述不良ic的排列顺序；
[0091]
如下列步骤所述，依据所述不良ic的类型和所述不良ic的排列顺序，调整所述pcb
15位；
[0106]
选择模块220，用于从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；
[0107]
调整模块230，用于依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。
[0108]
参照图4，示出了本发明的一种双晶内存条上下位的修补方法的计算机设备，具体可以包括如下：
[0109]
上述计算机设备12以通用计算设备的形式表现，计算机设备12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件(包括系统存储器28和处理单元16)的总线18。
[0110]
总线18表示几类总线18结构中的一种或多种，包括存储器总线18或者存储器控制器，外围总线18，图形加速端口，处理器或者使用多种总线18结构中的任意总线18结构的局域总线18。举例来说，这些体系结构包括但不限于工业标准体系结构(isa)总线18，微通道体系结构(mac)总线18，增强型isa总线18、音视频电子标准协会(vesa)局域总线18以及外围组件互连(pci)总线18。
[0111]
计算机设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
[0112]
系统存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(ram)30和/或高速缓存存储器32。计算机设备12可以进一步包括其他移动/不可移动的、易失性/非易失性计算机体统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质(通常称为“硬盘驱动器”)。尽管图4中未示出，可以提供用于对可移动非易失性磁盘(如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如cd-rom，dvd-rom或者其他光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质界面与总线18相连。存储器可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块42，这些程序模块42被配置以执行本发明各实施例的功能。
[0113]
具有一组(至少一个)程序模块42的程序/实用工具40，可以存储在例如存储器中，这样的程序模块42包括——但不限于——操作系统、一个或者多个应用程序、其他程序模块42以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。
[0114]
计算机设备12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24、摄像头等)通信，还可与一个或者多个使得医护人员能与该计算机设备12交互的设备通信，和/或与使得该计算机设备12能与一个或多个其他计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(i/o)界面22进行。并且，计算机设备12还可以通过网络适配器20与一个或者多个网络(例如局域网(lan))，广域网(wan)和/或公共网络(例如因特网)通信。如图所示，网络适配器20通过总线18与计算机设备12的其他模块通信。应当明白，尽管图4中未示出，可以结合计算机设备12使用其他硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元16、外部磁盘驱动阵列、raid系统、
磁带驱动器以及数据备份存储系统34等。
[0115]
处理单元16通过运行存储在系统存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现本发明实施例所提供的双晶内存条上下位的修补方法。
[0116]
也即，上述处理单元16执行上述程序时实现：依据不良ic的类型和不良区域，对所述不良ic进行分组；从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。
[0117]
在本发明实施例中，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本技术所有实施例提供的双晶内存条上下位的修补方法：
[0118]
也即，给程序被处理器执行时实现：依据不良ic的类型和不良区域，对所述不良ic进行分组；从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。
[0119]
可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机克顿信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦可编程只读存储器(epom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
[0120]
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括——但不限于——电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
[0121]
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言——诸如java、smalltalk、c++，还包括常规的过程式程序设计语言——诸如“c”语言或类似的程序设计语言。程序代码可以完全地在医护人员计算机上执行、部分地在医护人员计算机上执行、作为一个独立的软件包执行、部分在医护人员计算机上部分在远程计算机上执行或者完全在远程计算机或者服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(lan)或广域网(wan)——连接到医护人员计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0122]
尽管已描述了本技术实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本技术实施例范围的所有变更和修改。
[0123]
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
[0124]
以上对本技术所提供的一种双晶内存条上下位的修补方法、装置及设备，进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的一般技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。

技术特征：

1.一种双晶内存条上下位的修补方法，其特征在于，应用于
×
16双晶封装的不良ic的重组封装，所述方法包括：依据不良ic的类型和不良区域，对所述不良ic进行分组；其中，所述分组包括a组、b组、c组、d组和e组；所述不良区域类型为地址线位区域；其中，所述a组区域为0-3位，b组区域为4-7位，c组区域为8-11位，d组区域为12-15位，e组区域为8-15位；从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。2.根据权利要求1所述的方法，其特征在于，所述依据不良ic的类型和不良区域进行分组，将所述分组包括a组、b组、c组、d组和e组之前的步骤，包括：依据对应于所述不良ic的正常ic的正常地址线位，确定地址线住的正常二极体值和误差阈值；检测所述不良ic的每位地址线位的二极体，并与所述正常二极体值和所述误差值进行比对，若出现不正常值，则确定为不良地址线位；依据不良地址线位确定所述不良ic的所述不良区域。3.根据权利要求1所述的方法，其特征在于，所述依据不良ic的类型和不良区域，对所述不良ic进行分组的步骤，包括：依据不良ic的类型，检测不良ic的地址线位，确定所述不良ic内地址线位的不良区域；依据所述地址线位的不良区域划分所述不良ic为5个分组；其中，所述地址线组包括不良区域仅为0-3位的a分组、不良区域仅为4-7位的b分组、不良区域仅为8-11位的c组、不良区域仅为12-15位的d分组和不良区域仅为8-15位的e分组。4.根据权利要求1所述的方法，其特征在于，所述依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区的步骤，包括：依据所述不良ic的分组确定所述不良ic中可用的地址线位；依据所述预设规则将所述不良ic中可用的地址线位组合成所述ic位区。5.根据权利要求4所述的方法，其特征在于，所述依据所述预设规则将所述不良ic中可用的地址线位组合成所述ic位区的步骤，包括：当所述pcb板的mdq数位顺序为64位时，依据所述不良ic中可用的地址线位和可用的地址线位的类型确定所述ic位区；其中，所述ic位区的数量为8个，且所述ic位区包括8个可用的地址线位。6.根据权利要求4所述的方法，其特征在于，所述依据所述预设规则将所述不良ic中可用的地址线位组合成所述ic位区的步骤，包括：当所述pcb板的mdq数位顺序为32位时，依据所述不良ic中可用的地址线位和可用的地址线位的类型确定所述ic位区；其中，所述ic位区的数量为4个，且所述ic位区包括8个可用的地址线位。7.根据权利要求1所述的方法，其特征在于，所述依据所述ic位区和所述不良ic的类型，调整
×
16ic单晶封装的pcb板的布局的步骤，包括：依据所述ic位区确定所述不良ic的排列顺序；
依据所述不良ic的类型和所述不良ic的排列顺序，调整所述pcb板的布局；其中，所述pcb板的布局调整包括：设置内存pcb板上的电阻r26、r29、r31、r34、r72、r73、r76、r77、r80、r83、r118以及r119为240欧姆，使e9信号位通过240欧姆的电阻接地；设置所述内存pcb板t7引脚接地；短接所述内存pcb板跳线y1～y6中各自的第2引脚和第3引脚；设置内存pcb板的第207金手指与m9信号线连接。8.根据权利要求1所述的方法，其特征在于，所述依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局的步骤之后，包括：依据所述ic位区、所述不良ic的类型和已布局的pcb板确定所述不良ic的封装位置；依据所述封装位置封装所述不良ic至所述已布局的pcb板。9.一种双晶内存条上下位的修补的装置，其特征在于，应用于
×
16双晶封装的不良ic的重组封装，所述装置包括：分组模块，用于依据不良ic的类型和不良区域，对所述不良ic进行分组；其中，所述分组包括a组、b组、c组、d组和e组；所述不良区域类型为地址线位区域；其中，所述a组区域为0-3位，b组区域为4-7位，c组区域为8-11位，d组区域为12-15位，e组区域为8-15位；选择模块，用于从所述a组、b组、c组、d组和e组中选择其中两组不良ic，以及从选中的其中一组选择至少2个不良ic，从选中的另一组选择至少1个不良ic，并依据所述不良ic的分组和预设规则，划分所述不良ic中地址线位的ic位区；调整模块，用于依据所述ic位区和所述不良ic的类型，调整
×
16ic双晶封装的pcb板的布局。10.一种电子设备，其特征在于，包括处理器、存储器及存储在所述存储器上并能够在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至8中任一项所述的方法。

技术总结

本申请提供了一种双晶内存条上下位的修补方法和装置，包括：依据不良IC的类型和不良区域，对所述不良IC进行分组；从所述A组、B组、C组、D组和E组中选择其中两组不良IC，以及从选中的其中一组选择至少2个不良IC，从选中的另一组选择至少1个不良IC，并依据所述不良IC的分组和预设规则，划分所述不良IC中地址线位的IC位区；依据所述IC位区和所述不良IC的类型，调整