等离子体刻蚀

集成电路的发展
1958年: 第一个锗集成电路
1961年: 集成8元件
目前:  集成20亿个元件
对比:
第一台计算机(EN IAC1946),18000 只电子管, 重达30 , 占地180 平方米, 耗电150 千瓦。
II芯片:7.5百万个晶体管
集成电路发展的基本规律
   
穆尔法则:硅集成电路单位面积上的晶体管数,每18个月翻一番,特征尺寸下降一半。
集成度随时间的增长:
特征长度随时间的下降:
 
集成电路制造与等离子体刻蚀
集成电路本质:微小晶体管,MOS场效应管的集成
微小晶体管,MOS场的制作:硅片上微结构制作----槽、孔
早期工艺:化学液体腐蚀----湿法工艺
          5微米以上
缺点: (a)腐蚀性残液----->降低器件稳定性、寿命
(b)各向同性
(c)耗水量大(why
(d)环境污染
 
   
随着特征尺寸的下降,湿法工艺不能满足要求,寻求新的工艺---->
等离子体干法刻蚀,在1969引入半导体加工,在70年代开始广泛应用。
 
 
等离子体刻蚀过程、原理:
   
例:CF4的分解、电离过程
刻蚀三个阶段
(1) 刻蚀物质的吸附、反应
(2) 挥发性产物的形成;
(3) 产物的脱附,
氯等离子体刻蚀硅反应过程
Cl2 Cl+Cl
Si(表面)+2Cl SiCl2
SiCl2 +2Cl SiCl4why
CF4等离子体刻蚀SiO2反应过程
离子轰击作用     
三种主要作用
1化学增强物理溅射(Chemical en2hanced physical sputtering)
例如,含氟的等离子体在硅表面形成的SiFx 基与元素Si 相比,其键合能比较低,因而在离子轰击时具有较高的溅射几率,
2晶格损伤诱导化学反应(damage - induced chemical reaction)
      离子轰击产生的晶格损伤使基片表面与气体物质的反应速率增大

本文发布于:2024-09-20 21:18:56,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/3/444483.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:等离子体   刻蚀   工艺   物质   反应   过程   溅射
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议