一种数据处理加速卡及异构加速服务器的制作方法

1.本发明属于服务器加速卡技术领域，更具体地，涉及一种数据处理加速卡及异构加速服务器。

背景技术：

2.目前，现有的异构加速服务器架构通常采用cpu+多pcie加速卡的形式，而pcie加速卡又多采用fpga芯片实现。然而，在实际使用中发现上述基于fpga芯片的pcie加速卡对于数据处理的加速效果不明显，加速性能有待进一步提升。

技术实现要素：

3.本发明的目的在于解决现有基于fpga芯片的pcie加速卡对于数据处理的加速效果差的问题。
4.为了实现上述目的，本发明提供一种数据处理加速卡及异构加速服务器。
5.根据本发明的第一方面，提供一种数据处理加速卡，该数据处理加速卡应用于异构加速服务器，包括fpga芯片、第一dsp芯片、第二dsp芯片、第三dsp芯片和第四dsp芯片；
6.所述fpga芯片配置有第一容量的内存，所述第一dsp芯片、所述第二dsp芯片、所述第三dsp芯片和所述第四dsp芯片均配置有第二容量的内存，所述fpga芯片与每个dsp芯片之间采用4xsrio连接方式，具有通信关系的两个dsp芯片通过hyperlink总线相连；
7.所述fpga芯片通过pcie接口接入所述异构加速服务器的主板。
8.作为可选的是，所述fpga芯片采用xc7vx690t型号芯片实现，所述第一dsp芯片、所述第二dsp芯片、所述第三dsp芯片和所述第四dsp芯片均采用tms320c6678型号芯片实现。
9.作为可选的是，所述fpga芯片配置2组4g ddr内存，所述第一dsp芯片、所述第二dsp芯片、所述第三dsp芯片和所述第四dsp芯片均配置2g ddr内存。
10.作为可选的是，所述数据处理加速卡还包括光通信模块，所述光通信模块接入所述fpga芯片，所述光通信模块为支持srio通信的万兆光模块。
11.作为可选的是，所述万兆光模块采用tlq850m06gqa型号的光纤收发模块。
12.作为可选的是，所述数据处理加速卡采用全高全长pcie板卡。
13.根据本发明的第二方面，提供一种异构加速服务器，该异构加速服务器配置有上述任一种数据处理加速卡。
14.本发明的有益效果在于：
15.本发明的数据处理加速卡包括fpga芯片、第一dsp芯片、第二dsp芯片、第三dsp芯片和第四dsp芯片，fpga芯片配置有第一容量的内存，第一dsp芯片、第二dsp芯片、第三dsp芯片和第四dsp芯片均配置有第二容量的内存，fpga芯片与每个dsp芯片之间采用4xsrio连接方式，具有通信关系的两个dsp芯片通过hyperlink总线相连，fpga芯片通过pcie接口接入异构加速服务器的主板。
16.本发明的数据处理加速卡采用一fpga加四dsp的多核异构架构，fpga由于其并行
执行、运算性能高、功耗低、可重配置以及相比asic开发周期短等特点，目前在各个领域中都有广泛应用和快速发展。dsp数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。根据数据并行带宽和实时性的需求，采用上述一fpga加四dsp的多核异构架构进行数据处理的异构加速具有比较明显的效果。由此可知，采用本发明的数据处理加速卡能够有效地解决现有基于fpga芯片的pcie加速卡对于数据处理的加速效果差的问题。
17.本发明的异构加速服务器与上述数据处理加速卡属于一个总的发明构思，具有至少与上述数据处理加速卡相同的有益效果，其有益效果在此不再赘述。
18.本发明的其他特征和优点将在随后具体实施方式部分予以详细说明。
附图说明
19.本发明可以通过参考下文中结合附图所做出的描述而得到更好的理解，其中在所有附图中使用了相同或相似的附图标记来表示相同或者相似的部件。
20.图1示出了根据本发明的实施例的数据处理加速卡的架构图。
具体实施方式
21.为了使所属技术领域的技术人员能够更充分地理解本发明的技术方案，在下文中将结合附图对本发明的示例性的实施方式进行更为全面且详细的描述。显然地，以下描述的本发明的一个或者多个实施方式仅仅是能够实现本发明的技术方案的具体方式中的一种或者多种，并非穷举。应当理解的是，可以采用属于一个总的发明构思的其他方式来实现本发明的技术方案，而不应当被示例性描述的实施方式所限制。基于本发明的一个或多个实施方式，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施方式，都应当属于本发明保护的范围。
22.实施例：图1示出了本发明实施例的数据处理加速卡的架构图。参照图1，本发明实施例的数据处理加速卡包括fpga芯片、第一dsp芯片、第二dsp芯片、第三dsp芯片和第四dsp芯片；
23.fpga芯片配置有第一容量的内存，第一dsp芯片、第二dsp芯片、第三dsp芯片和第四dsp芯片均配置有第二容量的内存；
24.fpga芯片与每个dsp芯片之间采用4xsrio连接方式，具有通信关系的两个dsp芯片通过hyperlink总线相连；
25.fpga芯片通过pcie接口接入相应异构加速服务器的主板。
26.进一步地，本发明实施例中，fpga芯片采用xc7vx690t型号芯片实现，第一dsp芯片、第二dsp芯片、第三dsp芯片和第四dsp芯片均采用tms320c6678型号芯片实现。
27.再进一步地，本发明实施例中，fpga芯片配置2组4g ddr内存，第一dsp芯片、第二dsp芯片、第三dsp芯片和第四dsp芯片均配置2g ddr内存。
28.再进一步地，本发明实施例的数据处理加速卡还包括光通信模块，光通信模块接入fpga芯片，光通信模块为支持srio通信的万兆光模块。
29.再进一步地，本发明实施例中，万兆光模块采用tlq850m06gqa型号的光纤收发模块。
30.再进一步地，本发明实施例的数据处理加速卡采用全高全长pcie板卡。
31.相应地，在本发明实施例提出的数据处理加速卡的基础上，本发明实施例还提出了一种异构加速服务器，该异构加速服务器配置有上述数据处理加速卡。
32.以下对本发明实施例的数据处理加速卡进行更为详细的说明：
33.数据处理加速卡采用全高全长的“金手指”式pcie处理板卡，可插入4u的机架服务器中。
34.数据处理加速卡用于进行数据处理的异构加速。采用全高全长pcie板卡的结构，内置1块fpga(xc7v690)和4块dsp(tms320c6678)，fpga和dsp之间通过srio相互连接，fpga通过8x的pcie接口与服务器主机进行交互，预留4x万兆光模块，可使用光纤接口与其它板卡通过多种高速串行总线协议进行数据交互。
35.数据处理加速卡主要技术指标：
36.a)采用pcie全高全长板卡架构，长313.9mm，宽42.01mm，高126.32mm；
37.b)内置1块fpga、4块dsp，fpga和dsp之间通过srio连接；
38.c)fpga外挂两组4g ddr；
39.d)每块dsp外挂2g ddr；
40.e)板卡提供万兆光模块，需支持srio；
41.f)供电电压：+12v；
42.g)功耗：≤120w；
43.h)正常工作环境为插入服务器中，工作温度-15～55℃。
44.fpga由于其并行执行、运算性能高、功耗低、可重配置以及相比asic开发周期短等特点，目前在各个领域中都有广泛应用和快速发展。dsp数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。根据数据并行带宽和实时性的需求，使用两种器件进行数据处理的异构加速具有比较明显的效果。数据处理加速卡采用fpga+dsp的异构加速方式，采用1块fpga加4块dsp的方式。数据处理加速卡的fpga加速单元采用xilinx virtex-7系列高性能fpga xc7vx690t，配合4块ti tms320c6678型号dsp，fpga和每块dsp之间以4x serial rapid io的数据交互。dsp两两之间采用hyperlink总线进行连接。
45.dsp核心采取结构化设计，通过连接器插入加速板卡上。dsp核心采用ti tms320c6678，ti tms320c6678是一款ti keystone c66x多核定点/浮点dsp处理器，集成了8个c66x核，每核心主频为1ghz。每块dsp核心板挂载4块mt41k256m16 ddr3颗粒，共计2gb。具体特特性参数如下：
46.a)tms320c6678集成8个c66x核，每核心32kbyte l1p、32kbyte l1d、512kbyte l2，4mbyte多核共享内存。
47.b)支持4x srio高速接口，最高线速率5gbps。
48.c)支持hyperlink高速接口。
49.d)标准连接器，高集成度和高可维护性。
50.本发明实施例的数据处理加速卡采用上述一fpga加四dsp的多核异构架构进行数据处理的异构加速具有比较明显的效果，由此有效地解决现有基于fpga芯片的pcie加速卡对于数据处理的加速效果差的问题。
51.虽然以上对本发明的一个或者多个实施方式进行了描述，但是本领域的普通技术人员应当知晓，本发明能够在不偏离其主旨与范围的基础上通过任意的其他的形式得以实施。因此，以上描述的实施方式属于示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，对于本技术领域的普通技术人员而言许多修改和替换均具有显而易见性。

技术特征：

1.一种数据处理加速卡，应用于异构加速服务器，其特征在于，所述数据处理加速卡包括fpga芯片、第一dsp芯片、第二dsp芯片、第三dsp芯片和第四dsp芯片；所述fpga芯片配置有第一容量的内存，所述第一dsp芯片、所述第二dsp芯片、所述第三dsp芯片和所述第四dsp芯片均配置有第二容量的内存，所述fpga芯片与每个dsp芯片之间采用4xsrio连接方式，具有通信关系的两个dsp芯片通过hyperlink总线相连；所述fpga芯片通过pcie接口接入所述异构加速服务器的主板。2.根据权利要求1所述的数据处理加速卡，其特征在于，所述fpga芯片采用xc7vx690t型号芯片实现，所述第一dsp芯片、所述第二dsp芯片、所述第三dsp芯片和所述第四dsp芯片均采用tms320c6678型号芯片实现。3.根据权利要求1所述的数据处理加速卡，其特征在于，所述fpga芯片配置2组4g ddr内存，所述第一dsp芯片、所述第二dsp芯片、所述第三dsp芯片和所述第四dsp芯片均配置2g ddr内存。4.根据权利要求1所述的数据处理加速卡，其特征在于，还包括光通信模块，所述光通信模块接入所述fpga芯片，所述光通信模块为支持srio通信的万兆光模块。5.根据权利要求4所述的数据处理加速卡，其特征在于，所述万兆光模块采用tlq850m06gqa型号的光纤收发模块。6.根据权利要求1所述的数据处理加速卡，其特征在于，所述数据处理加速卡采用全高全长pcie板卡。7.一种异构加速服务器，其特征在于，配置有权利要求1-6任一项所述的数据处理加速卡。

技术总结

本发明提供一种数据处理加速卡及异构加速服务器。所述数据处理加速卡包括FPGA芯片、第一DSP芯片、第二DSP芯片、第三DSP芯片和第四DSP芯片，FPGA芯片配置有第一容量的内存，第一DSP芯片、第二DSP芯片、第三DSP芯片和第四DSP芯片均配置有第二容量的内存，FPGA芯片与每个DSP芯片之间采用4xSRIO连接方式，具有通信关系的两个DSP芯片通过HyperLink总线相连，FPGA芯片通过PCIE接口接入相应异构加速服务器的主板。所述异构加速服务器配置有上述数据处理加速卡。根据本发明，能够有效地解决现有基于FPGA芯片的PCIE加速卡对于数据处理的加速效果差的问题。果差的问题。果差的问题。