(10)申请公布号 (43)申请公布日 2014.02.12
C N 103577624
A (21)申请号 201310022708.2
(22)申请日 2013.01.21
13/559,081 2012.07.26 US
G06F 17/50(2006.01)
(71)申请人台湾积体电路制造股份有限公司
地址新竹
(72)发明人许强 郑彦威 曾衍迪 牟忠一
林进祥
(74)专利代理机构北京德恒律治知识产权代理
有限公司 11409
代理人章社杲
孙征
(54)发明名称
(57)摘要
本发明描述了一种优化DFM 模拟的方法。该
行DFM 模拟，以及优化DFM 模拟。执行DFM 模拟
包括使用IC 设计数据和工艺数据来生成模拟输
出数据。优化DFM 模拟包括通过DFM 模拟来生成
参数或多个参数的性能指数。优化DFM 模拟包括
在外部循环、中间循环和内部循环中调整参数或
多个参数。优化DFM 模拟还包括在参数或多个参
数的范围以上定位参数或多个参数的性能指数的
最低点。本发明还提供了一种优化可制造性设计
(DFM)的方法。
(30)优先权数据
(51)Int.Cl.
权利要求书1页 说明书7页 附图6页
(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书1页 说明书7页 附图6页(10)申请公布号CN 103577624 A
1/1页
1.一种优化可制造性设计(DFM)模拟的方法，所述方法包括：
接收具有特征的集成电路(IC)设计数据；
接收具有参数的工艺数据；
执行所述DFM 模拟；以及
优化所述DFM 模拟。
2.根据权利要求1所述的方法，进一步包括：使用被处理晶圆接收测量数据。
3.根据权利要求1所述的方法，其中，执行所述DFM 模拟包括：使用所述IC 设计数据和所述工艺数据来生成模拟输出数据。
4.根据权利要求1所述的方法，其中，优化所述DFM 模拟包括：通过所述DFM 模拟来生成所述参数的性能指数。
5.根据权利要求4所述的方法，其中，生成所述参数的性能指数包括：到模拟输出数据和测量数据之间的差别。
6.根据权利要求5所述的方法，其中，优化所述DFM 模拟包括：在外部循环上调整所述参数。
7.根据权利要求6所述的方法，进一步包括：在中间循环上调整所述参数的阶跃。
8.根据权利要求7所述的方法，进一步包括：在内部循环上调整所述参数的所述阶跃的等级。
9.一种优化可制造性设计(DFM)模拟的方法，所述方法包括：
接收具有特征的集成电路(IC)设计数据；
接收具有参数的工艺数据，其中，所述参数包括阶跃，并且所述阶跃进一步包括等级；通过使用所述IC 设计数据和所述工艺数据执行所述DFM 模拟来生成输出数据；
使用被处理晶圆来接收测量数据；以及
优化所述DFM 模拟，其中，优化所述DFM 模拟包括：通过比较所述输出数据和所述测量数据来生成所述参数的性能指数。
10.一种用于优化可制造性设计(DFM)模拟的系统，所述系统包括：
网络系统；
计算系统，被配置成与所述网络系统相连接，其中，所述计算系统被配置成使用参数来执行所述DFM 模拟并且通过定位所述参数的性能指数的最低点来优化所述DFM 模拟；以及
数据存储系统，被配置成与所述网络系统相连接。权 利 要 求 书CN 103577624 A
优化可制造性设计(DFM)的方法
技术领域
[0001] 本发明涉及半导体领域，更具体地，本发明涉及一种优化可制造性设计(DFM)的方法。
背景技术
[0002] 半导体集成电路(IC)工业经历了迅速的发展。IC材料和技术的技术发展产生出多代IC，每个新一代IC都具有比前一代更小但更复杂的电路。在IC的发展过程中，通常增大了功能密度(即，每个芯片区域的互连器件数量)，而减小了几何尺寸(即，使用制造工艺可以产生的最小部件)。这种按比例缩小的工艺的优点在于提高了生产效率并且降低了相关费用。这种按比例缩小也增加了IC的加工和制造的复杂性，并且为了实现这些发展，IC 的加工和制造也需要类似的发展。
[0003] 例如，随着临界尺寸(CD)的缩小，相应地增大了用于更多集成功能的IC的复杂性，在先进的节点上制造半导体器件在经济上存在越来越多的风险。因此，能够探测出潜在故障(诸如，处在晶圆上的几何布局的印刷图案中的开口或桥接)的早期预警是十分重要的。可制造性设计(DFM)模拟是一种在设计阶段中早期发现潜在的故障的软件工具设计。DFM模拟的精确性对确保早期预警的预测结果是否具有重大影响而言是决定性的。因此，需要一种改进DFM模拟的方法和系统。
发明内容
[0004] 为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种优化可制造性设计(DF
M)模拟的方法，所述方法包括：接收具有特征的集成电路(IC)设计数据；接收具有参数的工艺数据；执行所述DFM模拟；以及优化所述DFM模拟。
[0005] 在所述方法中，进一步包括：使用被处理晶圆接收测量数据。
[0006] 在所述方法中，执行所述DFM模拟包括：使用所述IC设计数据和所述工艺数据来生成模拟输出数据。
[0007] 在所述方法中，优化所述DFM模拟包括：通过所述DFM模拟来生成所述参数的性能指数。
[0008] 在所述方法中，生成所述参数的性能指数包括：到模拟输出数据和测量数据之间的差别。
[0009] 在所述方法中，优化所述DFM模拟包括：在外部循环上调整所述参数。
[0010] 在所述方法中，进一步包括：在中间循环上调整所述参数的阶跃。
[0011] 在所述方法中，进一步包括：在内部循环上调整所述参数的所述阶跃的等级。[0012] 在所述方法中，优化所述DFM模拟包括：定位所述参数在参数范围上的性能指数的最低点。
[0013] 在所述方法中，执行所述DFM模拟包括：以相继顺序、并行顺序或两种顺序的组合来执行所述DFM模拟。
[0014] 在所述方法中，优化所述DFM模拟包括：以相继顺序、并行顺序或两种顺序的组合来优化所述DFM模拟。
[0015] 根据本发明的另一方面，提供了一种优化可制造性设计(DFM)模拟的方法，所述方法包括：接收具有特征的集成电路(IC)设计数据；接收具有参数的工艺数据，其中，所述参数包括阶跃，并且所述阶跃进一步包括等级；通过使用所述IC设计数据和所述工艺数据执行所述DFM模拟来生成输出数据；使用被处理晶圆来接收测量数据；以及优化所述DFM 模拟，其中，优化所述DFM模拟包括：通过比较所述输出数据和所述测量数据来生成所述参数的性能指数。
[0016] 在所述方法中，优化所述DFM模拟包括：通过调整所述工艺数据的所述参数来生成所述参数的性能指数。
[0017] 在所述方法中，进一步包括：定位所述性能指数的最低点。
[0018] 在所述方法中，优化所述DFM模拟包括：以相继顺序、并行顺序或以两种顺序的组合来进行优化。
[0019] 根据本发明的又一方面，提供了一种用于优化可制造性设计(DFM)模拟的系统，所述系统包括：网络系统；计算系统，被配置成与所述网络系统相连接，其中，所述计算系统被配置成使用参数来执行
所述DFM模拟并且通过定位所述参数的性能指数的最低点来优化所述DFM模拟；以及数据存储系统，被配置成与所述网络系统相连接。
[0020] 在所述系统中，所述数据存储系统包括：存储IC设计数据的集成电路(IC)设计数据单元、存储包括参数设定的工艺数据的工艺数据单元、存储测量数据的测量数据单元以及存储输出数据的输出数据单元。
[0021] 在所述系统中，所述计算系统包括至少一个DFM工具和至少一个优化工具。[0022] 在所述系统中，所述DFM工具被配置成使用所述IC设计数据和具有参数设定集合的所述工艺数据并生成所述输出数据来执行所述DFM模拟。
[0023] 在所述系统中，所述优化工具被配置成使用所述输出数据和所述测量数据生成所述参数的性能指数，并且定位所述参数的性能指数的最低点，从而优化所述工艺数据的所述参数设定。
附图说明
[0024] 当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
[0025] 图1示出了根据本发明的一个或多个实施例的可制造性设计(DFM)模拟的校正方法的流程图；
[0026] 图2示出了在根据一个或多个实施例的方法中监控层的校正步骤顺序；[0027] 图3示出了根据一个或多个实施例的基于可制造性设计(DFM)模拟的密度分布实例；
[0028] 图4-图5示出了为了实现一个或多个实施例基于DFM模拟而优化参数的实例；[0029] 图6示出了根据本发明的一个或多个实施例优化DFM模拟的系统的框图。
具体实施方式
[0030] 以下公开提供了多种不同实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。[0031] 现参考图1，示出了根据本发明的一个或多个实施例的用于校正可制造性设计(DFM)工具的方法100的流程图。方法100包括以两个操作为开始，诸如，操作105和操作110。方法100以操作105为开始，在该操作中从设计者或顾客的电路文档中提供或接受IC 设计布局数据(或IC设计布局图案)。设计者可以是独立的设计公司或可以是根据IC设计布局来制造IC器件的半导体加工设施的部分。
在多个实施例中，半导体加工设施能够制造光刻掩模、半导体晶圆或这两者。IC设计布局包括多种设计用于IC产品并且基于IC产品的规格的几何图案。
[0032] IC设计布局存在于具有几何图案信息的一个或多个数据文档中。在一个实例中，IC设计布局显示为“gds”格式。设计者(基于被制造的产品的规格)实现适合的设计步骤来实施IC设计布局。设计步骤可以包括逻辑设计、物理设计和/或布局布线。如实例那样，IC设计布局的部分包括：将形成在半导体衬底(诸如，硅晶圆)之中和之上的多个IC 部件(也称为主部件)(诸如，有源区域、栅电极、源极和漏极、金属线、层间互连的通孔，以及接合焊盘用的开口)以及多个设置在半导体衬底上方的材料层。IC设计布局可以包括特定辅助特征，诸如，成像效应、处理增强和/或掩模识别信息。
[0033] 如图1所示，方法100还开始于操作110，在该操作中接收了工艺数据。该工艺数据包括工艺的物理模块，处理工具参数设定、工艺配方设定数据和其他模块参数。工艺数据包括多种将被校正或再校正的参数。在一个实施例中，该工艺包括在衬底上沉积氧化硅膜。在衬底上沉积氧化硅膜的工艺数据的参数包括氧化硅的厚度、沉积速率、沉积时间、沉积温度以及化学成分。在另一个实施例中，工艺包括化学机械抛光(CMP)工艺。CMP的工艺数据的参数包括抛光速率、抛光压力、抛光时间、目标厚度以及相关阶跃高度(step height)。在其他实施例中，工艺包括在衬底上形成图案。在衬底上形成图案的工艺包括：在衬底上涂布光刻胶膜，将涂布在衬底上的光刻胶薄膜曝光，将曝光的光刻胶膜显影，从而在衬底上形成光刻胶图案，以及蚀刻光刻胶图案从而在衬底上形成图案。涂布光刻胶膜的工艺数据的参数包括
光刻胶膜的厚度、旋涂速度以及软烘焙温度。曝光光刻胶膜的工艺数据的参数包括透镜照明孔径、透镜离焦偏置、曝光剂量、以及校准策略。显影曝光的光刻胶膜的工艺数据的参数包括曝光后烘焙温度和时间以及显影浸置时间。蚀刻工艺数据的参数包括蚀刻剂化学成分、射频(RF)功率和电压、偏置电压以及蚀刻率和时间。在又一个实施例中，该工艺包括形成金属层和通孔作为互连件。金属层和通孔的工艺数据参数包括金属层和通孔的数量和类型，以及分开金属互连件的绝缘层的性能。
[0034] 方法100进行到操作120，从而使用带有参数设定组的IC设计布局数据和工艺数据来在DFM工具上执行DFM模拟。DFM工具包括操作计算机和运行DFM模拟的计算机和软件。方法100进行到步骤130，从而生成输出数据。该输出数据包括所有的模拟结果，例如，
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议