一种芯片die间的通信方法与流程

1.本发明涉及一种通信技术领域，具体为一种芯片die间的通信方法。

背景技术：

2.在芯片设计时，很多芯片会设计成双die（裸片）结构或者多die结构，参考图1，afe die和mcu die之间通过串行总线（如spi或者i2c协议）连接，mcu die通过串行总线发送读写请求并进行对afe die内寄存器配置以及状态和数据的读取。
3.领域内总体技术存在如下问题：（1）目前通用的总线并没有保护提高可靠性相关措施，并不能在传输完成后知道当前操作是否已经被正确传输，例如写传输过程中假如某bit发生传输错误，afe die不能识别传输错误，可能导致错误的配置；mcu die也不能识别到传输错误，不能进行重传；读操作过程假如某bit发生传输错误，mcu die并不能识别传输错误，可能读到错误的结果，不能当传输错误bit进行纠正；（2）当前技术并没有把afe映射到mcu的地址空间内，保证高效的读写；假设afe 内的读写都按8 bit进行传输，那么需要多次传输地址和控制信号才能完成一个32bit输出传输；假设afe内读写都按32 bit进行传输，那么如果只修改配置寄存器的某一bit需要占用32 bit的数据传输时间现有技术已经不能满足现阶段人们的需求。
4.基于现状，急需对现有技术进行改进。

技术实现要素：

5.本发明的目的在于提供一种芯片die间的通信方法，以解决上述背景技术中提出的问题。
6.本发明提供了一种芯片die间的通信方法，包括：写传输方法和读传输方法；其中，所述写传输方法，需要先写主die到从die以及从die到主die的写传输包；写传输包步骤包括：写控制、写地址、传输字节控制、写数据、写传输包错误检测码和传输确认；其中，所述写控制用于指示当前包为写传输；所述写地址用于写传输包的地址；所述传输字节控制用于指示当前包中数据字节数目；所述写数据用于向传输包中写数据；所述写传输包错误检测码，用于检测写传输包的传输错误及纠错；所述传输确认用于确认bit是由从die到主die的传输已经正确传输。
7.所述读传输方法中，需要先读主die到从die以及从die到主die的读传输包；所述读传输包步骤包括：读控制、读地址、传输字节控制、读数据、读传输包错误检测码；其中，所述读控制用于指示当前包为读传输；所述读地址用于读传输包的地址；所述传输字节控制用于指示当前包中数据字节数目；所述读数据用于读传输包中的数据；所述读传输包错误检测码，用于检测读传输包的传输错误以及纠错。
8.本发明具有如下有益效果：
（1）保证了主die与从die之间通信传输的正确性，可以检测到写传输错误后实现纠错或者丢弃数据，通过主 die重新传输；可以检测到读传输错误后实现纠错或者丢弃读到数据并进行重新读取。
9.（2）实现了数据动态传输，可以支持不同的数据长度传输，并根据需要写入的字节数选择写传输字节，且根据需要读取的字节数选读择传输字节，减少传输时间。
附图说明
10.图1为本发明芯片die现有技术的结构示意图；图2为本发明写传输方法的结构示意图；图3为本发明读传输方法的结构示意图；图4为本发明字节读传输协议时序示意图；图5为本发明字节写传输协议时序示意图；图6为本发明半字节读传输协议时序示意图；图7为本发明半字节写传输协议时序示意图；图8为本发明字读传输协议时序示意图；图9为本发明字写传输协议时序示意图；图10为本发明双字读传输协议时序示意图；图11为本发明双字写传输协议时序示意图。
具体实施方式
11.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
12.本发明提供如下技术方案一种芯片die间的通信方法，包括：写传输方法和读传输方法；其中，参考图2，本发明公开一读传输方法的实施例，在所述写传输方法中，需要先写主die到从die以及从die到主die的写传输包；在图2中的控制bit位在传输包中的位置不限定为上图中的位置，写传输包步骤包括：写控制、写地址、传输字节控制、写数据、写传输包错误检测码和传输确认；其中，所述写控制用于指示当前包为写传输；所述写地址用于写传输包的地址；所述传输字节控制用于指示当前包中数据字节数目；所述写数据用于向传输包中写数据；所述写传输包错误检测码，用于检测写传输包的传输错误及纠错，且写传输包错误检测码的生成操作包含写控制/写地址/传输字节控制/写数据；所述传输确认用于确认bit是由从die到主die的传输已经正确传输。
13.在实施例中，所述写传输方法对写传输具有高可靠性控制：具体的，当从die没有检测到错误或者检测到错误并纠正错误后，数据最终写入从die中，并返回到主die成功确认，且主die 接收到成功确认后获知上个传输已正确完成；具体的，当从die检测到错误并不能纠正时，从die将丢弃写传输内容，并返回失败
确认到主die，且主die接收到失败确认，得知上个传输失败，重新传输。
14.在实施例中，所述写传输方法对传输字节控制，动态调整传输字节数，根据需要写入的字节数选择传输字节，减少传输时间：具体的，当检测写传输字节控制指示为字节传输，那么写数据为8 bit，从die将接收正确的数据写如入地址位置；具体的，当检测写传输字节控制指示为半字传输，那么写数据为16 bit，从die将接收正确的数据写入写地址位置（强制认为写地址低位为0）；具体的，当检测写传输字节控制指示为字传输，那么写数据为32 bit，从die将接收正确的数据写入写地址位置（强制认为写地址低两位为0）。
15.参考图3，本发明公开一读传输方法的实施例，在所述读传输方法中，需要先读主die到从die以及从die到主die的读传输包；在图3中的控制bit位在传输包中的位置不限定为上图中的位置，读传输包步骤包括：读控制、读地址、传输字节控制、读数据、读传输包错误检测码；其中，所述读控制用于指示当前包为读传输；所述读地址用于读传输包的地址；所述传输字节控制用于指示当前包中数据字节数目；所述读数据用于读传输包中的数据；所述读传输包错误检测码，用于检测读传输包的传输错误以及纠错，且读传输包错误检测码生成操作包含写控制/写地址/传输字节控制/写数据。
16.在实施例中，所述读传输方法对读传输具有高可靠性控制：具体的，当主die没检测到错误或者检测到错误并纠正错误，可以获取正确的读数据；当主die检测到错误并不能纠正时，丢弃读数据内容并重新读取数据。
17.在实施例中，所述读传输方法对传输字节的控制，动态调整传输字节数，根据需要读取的字节数选择读传输字节，减少传输时间：具体的，当检测读传输字节控制指示为字节传输，读数据为8 bit，从die根据读地址返回正确的字节数据；具体的，当检测读传输字节控制指示为半字传输，读数据为16 bit，从die根据读地址（强制认为读地址低位为0）返回半字数据；具体的，当检测读传输字节控制指示为字传输，读数据为32 bit，从die根据读地址（强制认为读地址低两位为0）返回字数据。
18.本发明还公开一传输字节控制的具体实施例，本实施例的串行接口以类spi接口为基础，地址长度为12 bit（即4kb地址空间）。
19.控制bit的编码定义为：读控制定义为编码1，写控制定义为编码0；传输字节控制的编码定义为：字节传输定义为编码00，半字传输定义为编码01，字传输定义为编码10，双字传输定义为编码11；响应控制的编码定义为：失败响应的编码定义为：0，成功响应的编码定义为：1包错误检测码的编码定义为：crc8，固定为8个bit；参考图4-图11，sclk表示串行时钟，csn表示片选信号，且低电平有效， mosi表示数据信号，由主die输出或者从die输入，miso表示数据信号，由主die输入或者从die输出，crc表示循环冗余校验，ack 表示确认；d[n]，n表示传输数据的位数，a[m]，m为地址位数；在图4中，若实现字节读传输，则将控制bit的编码设为1，将传输字节控制的编码
设为00，则miso输出包含1个字节的读数据和1个字节的crc；在图5中，若实现字节写传输，则将控制bit的编码设为0，将传输字节控制的编码设为00，则mosi输出包含1个字节的写数据和1个字节的crc；在图6中，若实现半字节读传输，则将控制bit的编码设为1，将传输字节控制的编码设为01，则miso输出包含2个字节的读数据和1个字节的crc；在图7中，若实现半字节写传输，则将控制bit的编码设为0，将传输字节控制的编码设为01，则mosi输出包含2个字节的写数据和1个字节的crc；在图8中，若实现字读传输，则将控制bit的编码设为1，将传输字节控制的编码设为10，则miso输出包含4个字节的读数据和1个字节的crc；在图9中，若实现字写传输，则将控制bit的编码设为0，将传输字节控制的编码设为10，则mosi输出包含4个字节的写数据和1个字节的crc；在图10中，若实现双字读传输，则将控制bit的编码设为1，将传输字节控制的编码设为11，则miso输出包含8个字节的读数据和1个字节的crc；在图11中，若实现双字写传输，则将控制bit的编码设为0，将传输字节控制的编码设为11，则mosi输出包含8个字节的写数据和1个字节的crc。
[0020]
由此可知，本发明根据需要写入或者读出的字节数，选择传输字节，实现了可动态调整传输字节数，减少传输时间。
[0021]
尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

1.一种芯片die间的通信方法，其特征在于：根据需要写入或读出的字节数，动态的调整选择传输字节数，减少传输时间；所述通信方法包括：写传输方法和读传输方法；所述写传输方法包括写主die到从die以及从die到主die的写传输包，且写传输包的步骤包括：写控制，用于指示当前包为写传输；写地址，用于写传输包的地址；传输字节控制，用于指示当前写传输包中数据字节数目；写数据，用于向写传输包中写数据；写传输包错误检测码，用于检测写传输包的传输错误及纠错；传输确认，用于确认bit是由从die到主die的写传输已经正确传输；所述读传输方法包括读主die到从die以及从die到主die的读传输包，且读传输包的步骤包括：读控制，用于指示当前读传输包为读传输；读地址，用于读传输包的地址；传输字节控制，用于指示当前读传输包中数据字节数目；读数据，用于向读传输包中读数据；读传输包错误检测码，用于检测读传输包的传输错误及纠错。2.根据权利要求1所述的芯片die间的通信方法，其特征在于：所述写传输方法能够实现写传输的检测错误控制或者纠正错误控制。3.根据权利要求2所述的芯片die间的通信方法，其特征在于：当从die没有检测到错误或者检测到错误并纠正错误后，数据最终写入从die中，并返回到主die成功确认，且主die 接收到成功确认后获知上个传输已正确完成。4.根据权利要求1所述的芯片die间的通信方法，其特征在于：所述写传输方法能够实现在写传输中无法纠正错误时，丢弃当前写传输内容并重新传输。5.根据权利要求4所述的芯片die间的通信方法，其特征在于：当从die检测到错误且不能纠正时，从die丢弃写传输内容，并返回失败确认到主die，且主die接收到失败确认后获知上个传输失败，重新传输写传输内容。6.根据权利要求1所述的芯片die间的通信方法，其特征在于：所述写传输方法通过写传输字节控制动态的调整传输字节数，实现对写传输字节控制。7.根据权利要求6所述的芯片die间的通信方法，其特征在于：当检测到写传输字节控制指示为字节传输，将写数据设为8 bit，从die接收正确的数据写入写地址位置；当检测到写传输字节控制指示为半字传输，将写数据设为16 bit，从die接收正确的数据写入写地址位置；当检测到写传输字节控制指示为字传输，将写数据设为32 bit，从die接收正确的数据写入写地址位置；其中，所述写地址低位为0。8.根据权利要求1所述的芯片die间的通信方法，其特征在于：所述读传输方法中，当主die没有检测到错误或者检测到错误并纠正错误时，获取正确的读数据内容；当主die检测到错误且不能纠正时，丢弃读数据内容并重新读取数据。
9.根据权利要求1所述的芯片die间的通信方法，其特征在于：所述读传输方法通过读传输字节控制动态的调整传输字节数，实现对读传输字节控制。10.根据权利要求9所述的芯片die间的通信方法，其特征在于：当检测读传输字节控制指示为字节传输，读数据为8 bit，从die根据读地址返回正确的字节数据；当检测读传输字节控制指示为半字传输，读数据为16 bit，从die根据读地址回半字数据；当检测读传输字节控制指示为字传输，读数据为32 bit，从die根据读地址返回字数据；其中，读地址低位为0。

技术总结

本发明公开了一种芯片die间的通信方法，包括：写传输方法和读传输方法；所述写传输方法包括写主die到从die以及从die到主die的写传输包，且写传输包的步骤包括：写控制、写地址、传输字节控制、写数据、写传输包错误检测码和传输确认；所述读传输方法包括读控制、读地址、传输字节控制、读数据、读传输包错误检测码。本发明实现了数据动态传输，可以支持不同的数据长度传输，并根据需要写入的字节数选择写传输字节，且根据需要读取的字节数选读择传输字节，减少传输时间。减少传输时间。减少传输时间。