18 集成电路应用 第 38 卷 第 3 期（总第 330 期）2021 年 3 月
Research and Design
研究与设计0 引言
常见的步进电机加减速控制算法有梯形算法[1]，指数型算法和S 型算法，三种算法各有特点[2]。 梯形-S 型加减速算法结合了梯形算法和S 型算法的优点[3-5]，其核心思想是在速度快速变化的同时让加速度不产生突变[6]，使得被控对象能够快速、平稳的运动[7]。 现场可编程门阵列（Field Programmable Gate Array ，FPGA ）相比专有集成电路，可以看作为一种半定制电路，用户可根据自己的需求通过特定的布局布线设计出特定功能的集成电路[8]。1 梯形-S型算法
梯形-S 型控制算法共分为5个过程，在运动开始
时，首先进入匀加速阶段，加速到一定阶段，进入减加速阶段，通过减加速进入匀速状态Vmax ，之后进入加减速状态开始减速，减速到一定阶段，最后进入减速状态，直至最终的速度Vend 。梯形-S 型控制的具体操作如下所示：（1）变量初始化。整个过程所使用的量，都需要回到原始位置。（2）减加速判断。将时间划分五等份，当时钟到达t1时，开始减加速过程。（3）最大速度判断。当时钟到达t1后，
判断是否到达最大速度Vmax ，如果到达则进入匀速状态，否则继续保持减加速状态。（4）加减速判断。当时钟到达t3时，开始加减速状态。（5）加减速开始后，时钟到达t4时，开始匀减速阶段，直至速度减至最小速度Vend ，结束整个过程。
作者简介：郭风祥，天津工业大学控制科学与工程学院，硕士研究生，研究方向：深度学习、FPGA加速。收稿日期：2020-11-04，修回日期：2021-02-03。
摘要：阐述在分析梯形-S型加减速算法原理的基础上，通过使用查表法，简化了梯形-S型加减速算法的实现，缩减了梯形-S型加减速算法所需的资源占比。基于算法进行仿真验证，搭建实验平台对算法进行证实，并且给出脉冲数据表的设计方法和梯形-S型加减速控制的RTL分析试图。实验分析表明，以查表的方式进行梯形-S型加减速控制可以有效地减轻柔性冲击、提高控制精度、系统实时性高、占用 FPGA资源少。
关键词： FPGA，梯形-S型加减速算法，RTL。
中图分类号：TN791，TP273 文章编号：1674-2583(2021)03-0018-02DOI：10.19339/j.issn.1674-2583.2021.03.007
中文引用格式：郭风祥，徐国伟，李文婧，郭凯，张丹.基于FPGA实现梯形-S形算法[J].集成电路应用,2021, 38(03): 18-19.
基于FPGA实现梯形-S形算法
郭风祥1，徐国伟1，李文婧1，郭凯2，张丹3
（1. 天津工业大学 电气工程与自动化学院，天津 300387; 2. 国网天津东丽公司，天津 300300;
3. 国家知识产权局专利局专利审查协作天津中心，天津 300300）
Abstract — Based on the analysis of the principle of the trapezoidal-s acceleration and deceleration algorithm, this paper simplifies the implementation of the trapezoidal-s acceleration and deceleration algorithm and reduces the proportion of resources required by the trapezoidal-s acceleration and deceleration algorithm by using the look-up table method. The algorithm is verified by simulation, and the experimental platform is built to verify the algorithm. The design method of pulse data table and the RTL analysis of trapezoidal-s acceleration and deceleration control are given. The experimental results show that the trapezoidal-s acceleration and deceleration control by look-up table can effectively reduce the flexible impact, improve the control accuracy, improve the real-time performance of the system, and occupy less FPGA resources.
Index Terms — FPGA, trapezoidal-S acceleration and deceleration algorithm, RTL.
Study on Implementation of Trapezoid-S Algorithm Based on FPGA
GUO Fengxiang 1, XU Guowei 1, LI Wenjing 1, GUO Kai 2, ZHANG Dan 3
( 1. Institute of Electrical Engineering and Automation,TianGong University, Tianjin 300387, China. 2. State Grid Tianjin Dongli Co., Ltd., Tianjin 300300, China.
3. Patent Review and Cooperation Center of Patent Office of State Intellectual Property Office Tianjin 300300, China. )
表明整个功能模块实现梯形-S型控制算法。
在进行实验前，我们将步进电机上安装的编码器，与FPGA控制板相连，同时将步进电机驱动的脉冲发送接口、方向接口也连接到控制板上。之后，将VIVADO生成好的bit文件烧写进FPGA，开始实验。为了便于分析，将控制板处理后的位置信息数式，很好地实现了梯形-S型加减速控制。
通过实验可以看到，在减加速阶段和加减速阶段速度存在较大波动，但和理想速度曲线相比相差较小，实际应用时，可通过使用屏蔽线缆等防干扰措施来消除。
图1 梯形-S形算法仿真结果
图2 实际曲线与理想曲线对比
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议