首页 > 专利技术

一种防止FPGA寄存器粘连的检测系统及方法[发明专利]

专利名称：一种防止FPGA寄存器粘连的检测系统及方法专利类型：发明专利

发明人：舒亚明，徐成闻，张颂，周在福

申请号：CN201610564573.6

申请日：20160714

公开号：CN106201759A

公开日：

20161207

专利内容由知识产权出版社提供

摘要：本发明公开了一种防止FPGA寄存器粘连的检测系统，包括数据采集模块、数据寄存模块、数据检测模块，所述数据采集模块对滤波处理后的检测信号进行多次采集并将每次采集到的数据存储在数据寄存模块中，所述数据检测模块对采集到的数据进行判断，当判读采集的数据为非正常的数据时，判断FPGA寄存器发生粘连错误。本发明还提供一种防止FPGA寄存器粘连的检测方法。本发明采用的技术方案，不需要通过FPGA芯片判断采集数据的正确性，减小FPGA寄存器粘连导致的数据错误，提高系统的安全性，而且采集的数据能够实时输出，无需延时一个周期，保证了数据的实时性。

申请人：浙江众合科技股份有限公司

地址：310052 浙江省杭州市滨江区江汉路1785号双城国际4号楼17层

国籍：CN

代理机构：杭州华鼎知识产权代理事务所(普通合伙)

代理人：项军

本文发布于:2024-09-22 23:20:23，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/3/409681.html

上一篇：基于FPGA和多核DSP的图像传输及处理系统[发明专利]

下一篇：基于单条进位链的直接比较型FPGA-ADC装置发明专利