具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法及器件

1.本发明属于微电子和固体电子学技术领域，涉及high-k介质材料，具体涉及一种具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法及器件。

背景技术：

2.随着信息化和大数据时代的迅速发展，对数据存储密度的需求变高，例如，要求器件可缩微性更好(3-5纳米)，互补金属氧化物半导体逻辑器件(cmos)的操作电压更小，功耗更低。在经典的冯
·
诺依曼体系结构中，动态随机存取存储器(dram)主要用作存储器层次结构中的内存，具有读写速度快(～20ns)和读写次数高(》10
15
)等优点。随着信息量的需求呈指数增长，为了提高存储密度，dram存储单元的横向尺寸缩减已经逼近工艺极限12nm，进一步缩减需要存储材料的物理性能发生变革性变化。因此，需要开发具有更高介电常数(k)的新存储介电材料，以便在10nm以下技术节点的小存储单元中存储足够多的电荷，供读写电路进行可靠的位操作。
3.为了突破这一技术瓶颈，用作下一代dram电容器介质薄膜的高k材料已被大量研究。
4.在最新的dram技术中，具有三维电容器结构的zro2/al2o3/zro2(zaz)介电层被用作高k材料。研究表明，实现eot《0.5nm对提高存储密度非常关键。然而，目前可从zaz介电薄膜中获得的最小等效氧化物厚度(eot＝3.9/k
×
t
phy
，t
phy
为薄膜的物理厚度)约为0.6nm，不能达到要求。
5.tio2和srtio3等存储材料的eot值可缩小到但其具有较低的带隙，因此会有高泄漏电流问题，而且该问题会随器件尺寸缩小而增大。
6.由于具备cmos兼容性和较宽的带隙，hzo(hf
1-x
zr
x
o2，0≤x≤1)超薄膜(～2nm)作为栅介质材料具有较高的介电常数(～52)，可以降低eot(～0.65nm)和压制cmos纳米器件的短沟道效应，降低了漏电流，阈值电压可降低至0.55v，操作电压可减小至1.6v[cheema,s.s.et al.,nature 580,478
–
482(2020)]，大大地提高了cmos器件的可缩微性。
[0007]
hzo晶体薄膜材料中常见的相结构包含有单斜相(m相，空间：p21/c)、四方相(t相，空间：p42/nmc)和正交相(o相，空间：p
ca
21)，其中，m相是室温中最稳定的相，t相是高温相，o相被认为是铁电相。通常hzo多晶薄膜为m、t和o相的混合体，室温具有铁电性(fe)或反铁电(afe)性，介电常数一般在16-70范围内变化。为了显著提高hzo的介电常数，尝试通过用不同的材料(如si、er、y、al等)掺杂来稳定其o和t相，减少m相，进而提高介电常数：park等人最近证明，在使用rtp(快速热处理，rapid thermal processing)处理后的hf
0.5
zr
0.5
o2薄膜中，物理厚度为6.5nm时，介电常数高达47，最低eot值为而且，对于富含锆的hf
0.3
zr
0.7
o2薄膜，介电常数更高，但其物理厚度更高(约9.2nm)，从而降低了高k值的优势。另外，hzo晶体薄膜具有铁电剩余极化强度(～20μc/cm2)，可应用于非易失性铁电存储器。一般铁电剩余极化强度越大，存储单元尺寸可以做得越小，存储密度就越高。
[0008]
而且，目前的hzo晶体薄膜的介电常数没有达到100以上的超高介电常数，铁电剩余极化强度一般不超过40μc/cm2。

技术实现要素：

[0009]
本发明的目的是解决目前的高k介质薄膜的介电常数不够高，铁电剩余极化强度不够大，器件单元尺寸不够小，以及高泄漏电流问题，提供一种具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法及器件，最高介电常数和铁电剩余极化强度分别可大于921和404μc/cm2，信息存储密度高，且与cmos集成工艺兼容性良好。
[0010]
为了达到上述目的，本发明提供了一种具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，包含：
[0011]
步骤a，在衬底上或附有第二电极的衬底上形成介质薄膜；所述介质薄膜包含hf
1-x
zr
x
o2薄膜，其为晶体或非晶态薄膜；其中，0≤x≤1；
[0012]
步骤b，在所述介质薄膜上形成第一电极；
[0013]
步骤c，将第一电极分割为若干离散的微结构，每个微结构的横向尺寸为1nm～50μm；
[0014]
步骤d，退火处理，使得所述介质薄膜中低介电常数相减少，高介电常数相增加，介质薄膜平均介电常数大于100。
[0015]
可选地，在步骤b之前和/或在步骤c之后，将活性离子注入到所述介质薄膜中。
[0016]
可选地，所述活性离子包含碳、氮、氧、硼、氦、磷、铁、铝、锌、钴、锡、镍、钛、硅、磷、氩、氯、溴、硫、碘、氟、氢、银、金、铜、铂中任意一种或两种以上；所述活性离子的注入剂量为10
10-10
20
ions/cm2。
[0017]
可选地，还将所述介质薄膜分割为离散的微结构。
[0018]
可选地，所述分割包含刻蚀。
[0019]
可选地，每个微结构的横向尺寸为1nm～1μm。
[0020]
可选地，所述退火处理的温度为300℃～900℃，退火处理时间为1s～8h。
[0021]
可选地，该方法还包含：对退火处理后的器件施加正负电脉冲。
[0022]
可选地，所述介质薄膜的厚度为0.5nm～50nm。
[0023]
可选地，所述hf
1-x
zr
x
o2薄膜还掺杂有si、er、y、al元素中的至少一种，掺杂浓度为0-50mol％。
[0024]
可选地，所述hf
1-x
zr
x
o2薄膜的制备方法包含溶胶凝胶法、溅射沉积法、脉冲激光沉积法、金属有机化学气相沉积法、原子层沉积、离子束蒸发中的至少一种。
[0025]
可选地，所述介质薄膜还包含：低k介电材料层，该低k介电材料层与所述hf
1-x
zr
x
o2薄膜叠合使用。
[0026]
可选地，该方法还包含：对退火处理后的器件进行处理，去除第一电极和衬底，得到具有超高介电常数和/或铁电剩余极化强度的介质薄膜。
[0027]
本发明还提供了一种采用上述的制备方法制备的器件，其特征在于，该器件包含：衬底或附有第二电极的衬底、介质薄膜、第一电极；
[0028]
所述介质薄膜包含hf
1-x
zr
x
o2薄膜，其为晶体或非晶态薄膜；其中，0≤x≤1；
[0029]
所述第一电极包含若干离散的微结构，或，所述第一电极和所述的介质薄膜均包
含若干离散的微结构；每个微结构的横向尺寸为1nm～50μm。
[0030]
可选地，所述器件包含：超级电容器、cmos器件、动态随机读写存储器(dram)、电荷捕获存储器件、三维堆叠闪存(3d nand)、非易失性铁电存储器(fram或fefet)中任意一种或任意两种以上。
[0031]
本发明的有益效果
[0032]
1)本发明中hzo薄膜在离子注入和快速退火后随着第一电极尺寸的缩小，表现出高介电常数(大于100)，可以显著降低eot，同样尺寸下存储电荷容量至少可以提高10倍以上。在实际应用中，可以适当增加介质层的厚度，从而得到更低的漏电流，更小的操作电压，信息保持时间更长，读写次数更高。
[0033]
2)本发明还通过进一步将介质薄膜刻蚀为离散的微结构，通过尺寸效应促进介质薄膜内低介电常数相向高介电常数相转变，进一步地提高介质薄膜的介电常数。
[0034]
3)本发明还通过调整工艺，如实施退火工艺，和/或施加电脉冲，进一步促进介质薄膜内低介电常数相向高介电常数相转变，将介质薄膜的介电常数提高到900以上，即产生巨介电常数效应，且显示出超高的比电容和电荷存储密度，能够有效地降低dram和cmos器件的操作电压和漏电流。
[0035]
4)本发明的超高介电常数介质薄膜，实例演示了在1.2v下的电荷密度稳定在100μc/cm2，循环次数超过10
12
而不引起介电击穿。通过工艺参数的调节和电容器的尺寸效应，可实现全o相晶粒的hzo晶体薄膜的介电常数会超过2400，远远超越现有超级电容器的性能指标，且能耗低。
[0036]
5)本发明发现hzo材料属于伪铁电体，即为驻极体。故可以通过尺寸效应和微电子工艺提高铁电剩余极化强度，达到常规材料的20倍以上(～404μc/cm2)，可应用于具有金属/hzo/金属架构的非易失高密度铁电存储器中。
[0037]
6)本发明的超高介电常数和铁电剩余极化强度的介质薄膜和器件可以广泛应用于超级电容器、cmos器件、动态随机存储器(dram)、电荷捕获器件、三维堆叠闪存(3d nand)、非易失性铁电存储器(fram和fefet)等器件。
附图说明
[0038]
图1为本发明的实施例1的tin-hzo-tin电容器的制备状态示意图。
[0039]
图2a、图2b分别为采用实施例1的方法所制备的不同尺寸的tin/hzo/tin薄膜电容器的介电常数和损耗随频率(f)的变化对比图。
[0040]
图3a-3c为采用施加电脉冲技术诱发采用实施例1的方法制备出的小尺寸电容器出现的巨介电效应示意图。
[0041]
图4a-c为采用电脉冲技术诱发巨介电效应前后(施加电脉冲前后)电容器中充电电荷密度的变化对比图。
[0042]
图5a-5c为在采用电脉冲技术诱发巨介电效应后电容器中充电电荷密度随外加电压的变化对比图。
[0043]
图6a-6c为疲劳前后介质薄膜晶体结构的高精度透射电镜(haadf-stem)成像分析图。疲劳前薄膜中高介电常数o相晶粒内嵌低介电常数m相(图6a)，疲劳后该内嵌的m相消失(图6b和图6b’)，导致薄膜整体介电常数急剧增大。疲劳前后m、o、t晶粒的总量变化不大(图
6c)。
[0044]
图7为实施例2的一种tin-hzo-tin电容器的制备状态示意图。
[0045]
图8采用实施例2的方法所制备的不同尺寸的tin/hzo/tin薄膜电容器的小角度x射线衍射(xrd)图。随着hzo薄膜器件横向尺寸缩小，高介电常数o相含量逐渐增加。
[0046]
图9a-9c为实施例2的方法中随着电极边缘区域中离子注入和尺寸效应所引起的tin/hzo/tin电容器的巨极化强度示意图，展示了不同尺寸下电位移-电场(d-e)的铁电电滞回线(图9a)、不同外加电压下可翻转与不可翻转电畴的充放电电流随时间变化(图9b)以及它们的极化强度(p
sw
和p
nsw
)随保持时间的变化(图9c)。其中d-e电滞回线的测试频率为1mhz。
[0047]
图10为实施例3的一种tin-hzo栅介质层的制备状态示意图。
[0048]
图11为实施例4的一种tin-hzo栅介质层的制备状态示意图。
[0049]
图12a、图12b分别为采用超高介电常数/低介电常数的tin/hzo/si3n4/tin叠层电容器在正负写入电场下实现对电子或空穴的有效捕获的状态示意图。
[0050]
图13为一种tin/hzo/si3n4/hzo/tin多叠层电容器的结构示意图。
[0051]
附图标识：
[0052]
衬底101、第一电极102a、第二电极102b、hzo薄膜103、掩膜104、活性离子105、低介电常数si3n4薄膜106。
具体实施方式
[0053]
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0054]
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0055]
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0056]
本文所述“离散的微结构”是指微结构呈孤岛的形式分布，彼此不相连，可以均匀也可以不均匀；微结构的横向尺寸为1nm～50μm，每个微结构的大小可以相同或不同，每个微结构的图形选自正方形、梯形、三角形、圆形等中的至少一种，也可以不规则。同一电极和/或介质薄膜上的微结构可以相同或不同。
[0057]
本文所述“巨介电效应”、“巨铁电效应”分别指沉积第一电极前对介质薄膜进行了离子注入，然后对第一电极或介质薄膜进行刻蚀，并进行快速退火处理，导致介电常数、铁电剩余极化强度急剧增大的现象。
[0058]
本文所述的“超介电常数”指介电常数k大于100，“超铁电效应”指介电常数k大于
100，铁电剩余极化强度大于40μc/cm2。
[0059]
本文所述的“巨介电常数”指介电常数k大于900，“巨铁电效应”指铁电剩余极化强度大于400μc/cm2。
[0060]
本文所述的“低k介电材料”中的低k是指介电常数k＜20，通常为3～9；本文所述的“高介电常数”是指介电常数k＞20。
[0061]
dram单元由晶体管和电容器组成，其中，晶体管用作存储单元选择器，而数据以电荷的形式存储在电容器单元中。随着电容器尺寸缩减，电容器内存储的电荷数减小。为了在热噪声或其他寄生电容上获得足够高的读出信号裕度，使用传统的zro2/al2o3/zro2或zro2/al2o3介电层来保持足够高的临界电荷数将很困难。这些传统介电叠层的最小等效氧化物厚度(eot)约为然而，未来的dram技术要求进一步降低eot(低于)，漏电流也要求在可接受范围内(《10-7
a/cm2)。
[0062]
hzo材料具有众多优点，如禁带宽度大(》5ev)、极薄的厚度(《1nm)、良好的电学操作的可靠性和耐久性、与coms集成电路工艺兼容、具有三维空间生长和填隙能力，存在很多潜在的应用，如铁电场效应晶体管(fefet)、铁电随机存取存储器(fram)、负电容、逻辑和突触器件。研究表明，hzo具有亚稳态高k晶相，例如铁电o相(k值25-30)和反铁电t相(k值35-40)。然而，在室温下hzo中最稳定的相是具有相当低的k值(《20)的m相。尝试使用快速热退火(rtp)或高压金属化后退火(hppma)等金属化后热退火技术来稳定hzo中高k相(如o相和t相)，但与其他介质(如tio2和srtio3等)相比其k值仍然较低。
[0063]
本发明通过离子注入和器件尺寸效应，促使hzo薄膜内低介电常数相向高介电常数相转变，可使得hzo薄膜表现出超高介电常数和超高铁电剩余极化强度，并可以显著降低eot，同样尺寸下存储器单元中所存储的电荷容量至少可以提高10倍以上。
[0064]
为了提高hzo薄膜内的高介电常数相的含量，实现介质薄膜的平均介电常数大于100，铁电剩余极化强度大于40μc/cm2，本发明可以实施以下的任意一种或任意两种以上方法：
[0065]
1)对所述整个非晶或晶态hzo介质薄膜进行离子注入，然后形成第一电极；
[0066]
2)通过离子注入的方式，将活性离子注入到第一电极边缘部分的hf
1-x
zr
x
o2薄膜中；
[0067]
3)利用尺寸效应，将上电极或上电极/介质薄膜制成离散的微结构；
[0068]
4)通过施加正负电脉冲，使得低介电常数相向高介电常数相转化；
[0069]
5)通过hzo晶体薄膜的制备方法的工艺优化，提高高介电常数相的含量；
[0070]
6)通过退火处理，使得低介电常数相向高介电常数相转化。
[0071]
需要注意的是，采用不同的技术手段组合，也可能出现介电常数超高或巨高，而铁电剩余极化强度较小；也可能出现铁电剩余极化强度极高，而介电常数并未达到超高。
[0072]
为了获取更高的介电常数和更大的铁电极化强度，也可以同时实施上述技术手段。
[0073]
一些实施例中，本发明提供了一种具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，包含以下步骤：
[0074]
步骤a，在衬底上或附有第二电极的衬底上形成介质薄膜；所述介质薄膜包含hf
1-x
zr
x
o2薄膜，其为晶体或非晶态薄膜；其中，0≤x≤1；
[0075]
步骤b，在所述介质薄膜上形成第一电极；
[0076]
步骤c，将第一电极分割为若干离散的微结构，每个微结构的横向尺寸为1nm～50μm；
[0077]
步骤d，退火处理，使得所述介质薄膜中低介电常数相减少，高介电常数相增加，介质薄膜平均介电常数大于100。
[0078]
一些实施例中，在步骤b之前，将活性离子注入到整个所述介质薄膜中，所述介质薄膜呈非晶态效果更佳。离子注入的作用是提高介质薄膜的介电性和铁电性。为取得更高的介电常数和铁电剩余极化强度，还可以在步骤c之后(步骤d之前)，将活性离子注入到第一电极边缘处的介质薄膜中。
[0079]
一些实施例中，也可以在步骤b之前不注入活性离子，待退火处理前再注入活性离子。
[0080]
所述活性离子包含碳、氮、氧、硼、氦、磷、铁、铝、锌、钴、锡、镍、钛、硅、磷、氩、氯、溴、硫、碘、氟、氢、银、金、铜、铂中任意一种或两种以上；所述活性离子的注入剂量为10
10-10
20
ions/cm2。
[0081]
离子注入的方式包括但不限于微电子工艺中常用的离子注入机和反应离子刻蚀(icp、rie)机。
[0082]
为促使介质薄膜中低介电常数相向高介电常数相转变，还可以将所述介质薄膜分割为离散的微结构，即将第一电极与介质薄膜的叠层均分割为离散的微结构。所述分割包含刻蚀，可采用微电子常规干法或湿法刻蚀工艺，包括但不限于反应离子刻蚀(rie)、等离子刻蚀(icp)、化学溶液腐蚀(sc-1溶液腐蚀)等。
[0083]
由于横向尺寸越小，介电常数和铁电剩余极化强度越大，为得到巨介电常数和巨铁电极化的介质薄膜，可调整每个微结构的横向尺寸为1nm～1μm。
[0084]
为促使介质薄膜中低介电常数相向高介电常数相转变，，还可以将形成微结构后的器件进行快速高温退火处理。退火工艺包括但不限于管式炉退火、快速热退火(rtp)、高压金属化后退火(hppma)、微波退火(mva)、激光退火等。一些实施例中，所述退火在氮气、氩气等保护气氛中进行，退火温度为300℃～900℃，退火时间为1s～8h。
[0085]
一些实施例中，退火工艺的保护气氛为氮气，退火温度为500℃～600℃，时间35s～2h，一些实施例中，采用快速高温退火，退火时间为30s～60s。
[0086]
所述介质薄膜的厚度优选为0.5nm～50nm。在实际应用于，可以在该厚度范围内适当增加介质薄膜的厚度，从而得到更低的漏电流，更小的操作电压，信息保持时间更长，读写次数更高，扩宽了本发明的超高介电常数介质薄膜的应用范围。
[0087]
一些实施例中，为了进一步提高介质薄膜的介电常数，还可以在衬底上形成的hzo薄膜的过程中，通过优化hzo薄膜的制备工艺，提高高介电常数o相含量。该hzo薄膜的制备工艺包含但不限制于溶胶凝胶法、溅射沉积法、脉冲激光沉积法、金属有机化学气相沉积法、原子层沉积、离子束蒸发法等。
[0088]
为进一步提高hzo薄膜的性能，所述hzo薄膜通过原子层沉积，在制备完成后，还采用金属化后热退火处理。
[0089]
所述hzo薄膜包含：由hfo2和zro2交替生长形成叠层结构的hzo薄膜，或hf
1-x
zr
x
o2复合薄膜，或其他离子掺杂的hf
1-x
zr
x
o2复合薄膜。
[0090]
所述hzo薄膜还可以掺杂包含但不限于si、er、y、al等中的一种或以上元素，掺杂浓度为0-50mol％。
[0091]
一些实施例中，所述介质薄膜还包含：其他介电材料。也就是说，所述hzo薄膜可以单独使用，也可以与其他电介质材料叠层组合使用，以提高叠层介电薄膜的介电常数，可应用于cmos栅介质材料、dram或其他超级电容器。一些实施例中，其他介电材料可以是低k介电材料层，如sio2、si3n4等。
[0092]
一些实施例中，该方法还包含：对步骤d退火处理后的器件施加正负电脉冲，进一步促使介质薄膜中低介电常数相向高介电常数相转变。
[0093]
所述衬底可以是硅衬底，也可以是附有sio2的硅衬底，或其他常规衬底。
[0094]
所述第一电极、第二电极材料可以选择但不限于tin、w、al、n/p-si、ptsi、mo、cu、co、ta、ru、ir、ti、cr等中任意一种或以上。
[0095]
采用上述方法，本发明提供了一种具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件。所述超高介电常数和铁电剩余极化强度的介质薄膜采用上述离子注入、刻蚀成孤岛状微结构、退火、正负脉冲等任意一种以上方式处理过。所述器件包含依次叠层设置的：衬底、超高介电常数和铁电剩余极化强度的介质薄膜、第一电极；所述第一电极包含若干离散的微结构，或，所述第一电极和所述的介质薄膜均包含若干离散的微结构；每个微结构的横向尺寸为1nm～50μm。
[0096]
一些实施例中，所述衬底上附有第二电极，其位于衬底与所述介质薄膜之间。
[0097]
所述器件包含：超级电容器、cmos器件、动态随机读写存储器(dram)、电荷捕获存储器件、三维堆叠闪存(3d nand)、非易失性铁电存储器(fram或fefet)中任意一种或任意两种以上。
[0098]
以下通过实施例1刻蚀不同横向尺寸的第一电极，并对电极的边缘区域进行离子注入，结合高温快速退火，促使hzo介质薄膜中低介电常数相向高介电常数相转变，用于验证电容器的第一电极的横向尺寸对介质薄膜的介电常数和铁电剩余极化强度的影响。
[0099]
实施例1
[0100]
如图1所示，为一种tin-hzo-tin电容器的制备状态示意图。
[0101]
首先，提供tin-hzo-tin薄膜三明治结构：采用原子层沉积法在带有tin电极(第二电极102b)的si衬底101上制备出hzo薄膜103(可以是晶体或非晶薄膜)，随后采用物理气相沉积工艺生长一层tin作为第一电极102a。
[0102]
步骤s1，在第一电极102a表面旋涂光刻胶，通过光学曝光或电子束曝光等方式，形成不同尺寸的正方形图形，随后采用热蒸发工艺生长一层金属cr，并通过lift-off工艺剥离掉未曝光区域的金属cr，剩下正方形图形区域覆盖cr掩膜104。
[0103]
步骤s2，采用反应离子刻蚀工艺(rie)将没有cr掩膜104覆盖区域的第一电极102a去除，并对电极边缘区域的hzo进行了活性离子105注入，剩余cr掩膜104覆盖区域的第一电极102a与第二电极102b形成尺寸不等(200nm～50μm)的tin-hzo-tin电容器。
[0104]
步骤s3，通过湿法腐蚀的方法将cr掩膜去除，随后采用快速热退火工艺将样品放置在n2气氛中，在500℃～600℃温度下退火30s～60s，制备得到包含超高介电常数和铁电剩余极化强度的介质薄膜的电容器。
[0105]
本例中，所述hzo薄膜为hf
0.5
zr
0.5
o2薄膜。将tin/hf
0.5
zr
0.5
o2/tin三明治结构薄膜
的第一电极tin刻蚀成孤岛正方形图案，与第二电极tin形成尺寸大小不等的电容器结构，并对电极边缘区域的hzo薄膜进行了活性离子(本例中为o
2-、s
6+
和f-)注入，注入总剂量约为10
16
ions/cm2；然后在550℃快速退火40s，其中，hf
0.5
zr
0.5
o2膜厚为10nm，并测量其介电常数和损耗随频率的变化。
[0106]
如图2a、图2b所示，分别展示了采用实施例1的方法所制备的不同尺寸的tin/hzo/tin薄膜电容器的介电常数和损耗随频率(f)的变化。发现第一电极横向尺寸越小，介电常数越大，尺寸为5.2μm时介电常数可大于100(图2a)，在1mhz频率下，当第一电极横向尺寸从32μm缩减到5.2μm时，介电常数从30单调增加到132，证明第一电极尺寸的缩小能够有效地提高hzo薄膜的介电常数。同时在20khz附近出现一个很宽的介电损耗峰(图2b)。当对第一电极横向尺寸分别为4.4μm和5.4μm电容器连续施加
±
4v/500ns矩形电脉冲，施加脉冲数分别为1.01
×
107和4.16
×
107后，发现疲劳后(fatigued)的电容器的铁电剩余极化强度突然减小为0，同时样品的介电常数急剧增大，1mhz是分别为921和597(图2a)，即产生了巨介电效应，同时20khz附件的介电损耗峰也随之消失(图2b)。可见，利用器件尺寸效应，结合外加电脉冲的激励，可促进hf
1-x
zr
x
o2薄膜低介电常数相向高介电常数相稳步转变，使得4.4μm尺寸的电容器在1mhz介电常数从原先30显著增大至921。
[0107]
一些实施例中，还对实施例1中图1所示流程制备的电容器施加正负电脉冲，进一步促使低介电常数相向高介电常数相转变，使得hzo薄膜拥有巨介电常数。其中，产生巨介电常数的电容器结构为tin/hzo/tin，hzo薄膜的膜厚为10nm，第一电极tin横向尺寸小于10μm，介电常数为800～1400，o相含量为38％。
[0108]
如图3a-3c展示了采用施加电脉冲技术也可以诱发采用图1所示流程制备出小尺寸电容器中所出现的巨介电效应，证明了本发明的处理方法得到的超高介电常数介质薄膜可应用于高密度能量存储。本例中，将另一tin/hf
0.5
zr
0.5
o2/tin薄膜的第一电极tin刻蚀成不相连的横向尺寸为4.4μm的正方形图案，对电极边缘区域的hzo薄膜进行了离子注入(本例中为o
2-、s
6+
和f-)，注入剂量为10
16
ions/cm2，然后在550℃快速退火60s，然后施加
±
4v/500ns电脉冲，频率为1mhz，同时测量d-e铁电电滞回线随施加脉冲数的变化(图3a)，发现当施加脉冲数为1.01
×
107时，铁电电滞回线突然蜕变为一个线性电介质回线，即铁电性消失，促使薄膜中低介电常数相向高介电常数相转变，同时产生了巨介电效应。图3b显示横向尺寸分别为4.4μm和5.4μm电容器铁电剩余极化强度随施加脉冲数的变化，在1.01
×
107和4.16
×
107周期数后分别降为0。以上实验结果预示了电容器尺寸越小，产生巨介电所施加的电脉冲周期数会越少，同时介电常数越大。图3c显示尺寸分别为4.4μm和5.4μm疲劳后电容器的能量存储密度随外加电场的变化，证明外加电场绝对值越大，存储能量密度越大。
[0109]
图4a-4c展示采用电脉冲技术诱发巨介电效应前后(施加电脉冲前后)电容器中充电电荷密度的变化。图4a显示采用实施例1的方法制备的尺寸为4.4μm的tin/hf
0.5
zr
0.5
o2/tin电容器的测量等效电路，hzo电容器与一个1mω电阻串联，施加电脉冲宽度为5ms，外加电压(v)从0.2v逐渐增大到2v，步长为0.2v。图4b、图4c分别显示该电容器施加电脉冲前后的充电电流随时间变化，图4b代表施加电脉冲之前，图4c代表施加电脉冲之后。通过以上电流对时间的积分，得出充电电荷密度(p
nsw
)随外加电压的变化。从以上曲线的实线的拟合斜率，计算出疲劳前后(施加电脉冲前后)的介电常数的变化相差约6倍，证明施加电脉冲可以大幅提高电容器的充电电荷密度。
[0110]
图5a-5c展示了在采用电脉冲技术诱发巨介电效应后电容器中充电电荷密度随外加电压的变化。图5a为采用实施例1的方法制备的尺寸为4.4μm的tin/hf
0.5
zr
0.5
o2/tin电容器的测量等效电路，hzo电容器与一个100ω电阻串联，施加电脉冲宽度为100ns，外加电压(v)从0.2v逐渐增大到2v，步长为0.2v。图5b显示该电容器疲劳后的充电电流随时间变化，其充电电流明显高于图4b。通过电流对时间的积分，得出不同电压下电容器充电的电荷密度(p
nsw
)。图5c显示该电容器的充电电荷密度随充电周期数增多仍趋于稳定，其中，外加矩形脉冲电压/脉宽为+/-1.2v/50ns，重复周期为10mhz。1.2v时电荷密度可达100μc/cm2，且随充放电次数稳定至10
12
，没有引起电击穿，证明其可应用于dram等领域，能够提高存储单元的可缩微性(《10nm)。在实际应用中，还可以适当增加介质薄膜的厚度，从而得到更低的漏电流，更小的操作电压，信息保持时间更长，读写次数更高。
[0111]
图6a-6c为疲劳前后介质薄膜晶体结构的高分辨透射电镜成像分析，展示采用电脉冲技术诱发巨介电效应前后介质薄膜晶体结构的变化。图6a为采用图1的方法制备的尺寸为5.7μm的tin/hzo/tin电容器结构的hzo晶体薄膜中典型o相晶粒的高角度环形暗场扫描透射电子显微镜(haadf-stem)成像分析，发现疲劳前该o相晶粒内嵌低介电常数的m相薄片，导致薄膜整体介电常数大幅降低，铁电剩余极化强度为6.17μc/cm2(见图6c中的左图)。图6b为疲劳后(施加电脉冲后)hzo晶体薄膜中典型o相晶粒的haadf-stem成像图，显示该o相晶粒内嵌的低介电常数的m相消失，全部转化为o相，铁电剩余极化强度为0μc/cm2(见图6c中的右图)，导致薄膜整体介电常数急剧增大，并产生了巨介电效应。如图6b’所示，疲劳后o相晶粒的傅里叶变换后电子衍射斑显示均呈正交相(即o相)。图6c为疲劳前后介质薄膜的样品组分分析对比图，通过对33％可识别晶粒主晶相含量测量，发现疲劳前后样品中o相为主的晶粒含量基本不发生变化，始终保持在38％左右水平。可以证明，经施加电脉冲可以使得o相为主的晶粒纯度提升，即，其中的m相转化为o相。
[0112]
以下结合实施例2证明可通过刻蚀第一电极102a和hzo薄膜103叠层的横向尺寸来调控hzo薄膜中o相占比，促使薄膜中低介电常数相向高介电常数相转变。
[0113]
实施例2
[0114]
如图7所示，为另一种tin-hzo-tin电容器的制备状态示意图。除了步骤s2刻蚀tin/hzo叠层，其他步骤均与实施例1相同。
[0115]
本实施例中，首先，在硅衬底上生长tin/hf
0.5
zr
0.5
o2/tin三明治结构的薄膜，然后将tin/hzo叠层刻蚀成小于10μm尺寸的孤立电容器结构，然后在氮气气氛中快速热退火(550℃)50s，随后使用sc-1号清洗液腐蚀掉顶部tin电极(第一电极)。采用波长为同步辐射光源，在0.45
°
掠入射下测量不同尺寸的hzo晶体薄膜的x射线衍射测试结果如图8所示，连续hzo晶体薄膜主要有t相和o相组成，没有m相。通过对2θ＝24.24
°
和24.51
°
的o(111)和t(011)衍射峰的高斯拟合，得出o相含量的百分比。刻蚀成不同尺寸电容器后，随着hzo晶体薄膜横向尺寸的缩小，o相晶粒占比显著增加。当尺寸缩减到300nm时，o相的比例可高达99％，hzo晶体薄膜中t相几乎全部转化成了o相。当电容器尺寸小于300nm时，低介电常数四方/单斜相能够全部转化为正交相，hzo晶体薄膜中o相含量接近100％，hzo晶体薄膜的介电常数可大于2400。可见，通过离子注入、缩减第一电极和hzo薄膜的横向尺寸和快速退火工艺，能够有效地提高hzo的介电常数和铁电极化强度。
[0116]
一些实施例中，还通过离子注入提高铁电剩余极化强度。使用等离子刻蚀机将未
经退火的非晶或晶体氧化铪薄膜电容器刻蚀成孤立的电容器。使用sf6和o2混合气氛，在50～100w的功率下刻蚀1～5min，在反应离子的轰击下，大量的活性离子注入到电极边缘的hzo薄膜中，然后将整个电容器在550℃下快速退火30s，小尺寸的hzo薄膜电容器不仅出现了很高的介电常数，而且呈现出很高的铁电剩余极化强度。
[0117]
图9a-9c展示了本实施例的tin/hzo/tin叠层电容器内剩余极化强度随着hzo薄膜横向尺寸减小急剧增大，0.3μm时可达404μc/cm2(图9a)，是常规hzo的极化强度20倍以上，可应用于非易失铁电存储器，能够显著提高存储器读出电荷数或信息存储密度。图9b显示在施加-/+3v写入电压后，存储器在不同读电压下读出电流随时间变化，读出电压改变的步长为0.2v。通过对以上读出电流对时间的积分即可以计算出在不同读电压下所得到的电畴反转极化强度(p
sw
)和电畴不反转极化强度(p
nsw
)。图9b显示在信息“1”和“0”写入后所得到的3v读电压下p
sw
和p
nsw
随保持时间的变化关系，从p
sw
和p
nsw
的差别可以识别tin/hzo/tin电容器内所存储的逻辑“1”和“0”的信息。
[0118]
因此，本发明所提供的超高介电常数和铁电极化强度的介质薄膜，可应用于高密度集成的非易失性/易失性存储器和超大规模逻辑器件，具有低电压操作等优点。
[0119]
实施例3
[0120]
如图10所示，为一种tin-hzo栅介质层的制备状态示意图。本例中，si衬底101上不带有tin下电极(第二电极102b)，直接在si衬底101上制备出hzo薄膜103，其呈非晶态。然后，对整个hzo薄膜进行了离子注入(本例中为o
2-、s
6+
和f-)，注入剂量为10
16
ions/cm2。随后采用物理气相沉积工艺生长一层tin作为第一电极102a。
[0121]
步骤s1，在第一电极102a表面旋涂光刻胶，通过光学曝光或电子束曝光等方式，形成不同尺寸的正方形图形，随后采用热蒸发工艺生长一层金属cr，并通过lift-off工艺剥离掉未曝光区域的金属cr，剩下正方形图形区域覆盖cr掩膜104。采用实施例1同样的步骤s1-s3，将第一电极102a刻蚀成离散的微结构，得到tin-hzo栅介质层。
[0122]
步骤s2，采用反应离子刻蚀工艺(rie)将没有cr掩膜104覆盖区域的第一电极102a去除，将第一电极102a刻蚀成离散的微结构，得到tin-hzo栅介质层。
[0123]
步骤s3，通过湿法腐蚀的方法将cr掩膜去除，随后采用快速热退火工艺将样品放置在n2气氛中，在500℃～600℃温度下退火30s～60s，制备得到包含超高介电常数和铁电剩余极化强度的介质薄膜的电容器。
[0124]
实施例4
[0125]
如图11所示，为另一种tin-hzo栅介质层的制备状态示意图。本例中，si衬底101上不带有tin下电极(第二电极102b)，直接在si衬底101上制备出hzo薄膜103。随后采用物理气相沉积工艺生长一层tin作为第一电极102a。
[0126]
步骤s1-s3同实施例3，只是将第一电极102a及hzo薄膜全部刻蚀为离散的微结构，得到tin-hzo栅介质层。
[0127]
利用超薄和超高介电常数的hzo栅介质材料为未来硅晶体管提供了一个可替代的新材料和新器件的方向，颠覆现有传统高k电介质材料物性，对整个微电子产业产生重大影响。与相同厚度的其他传统堆叠电介质hfo2、afe-zro2、fe-zr:hfo2相比，本发明的超高介电常数的介质薄膜显示出超高的比电容和电荷存储密度，能够有效地降低dram和cmos器件的操作电压和漏电流。
[0128]
实施例5
[0129]
采用实施例1相同的方法，只是在第二电极102b上形成hzo薄膜103后，还形成了低介电常数si3n4薄膜106，采用物理气相沉积工艺生长一层tin作为第一电极102a。本例中，所述介质薄膜包含hzo薄膜及si3n4薄膜，制备得到的电容器为tin/hzo/si3n4/tin叠层电容器，如图12a所示。
[0130]
图12a、图12b演示采用超高介电常数/低介电常数的tin/hzo/si3n4/tin叠层电容器在正负写入电场下实现对电子或空穴的有效捕获，证明本发明的方法处理后的hzo薄膜与低介电常数材料的组合可应用于信息的非易失性存储，大大地降低了擦写电压，如可用于电荷捕获型存储器。
[0131]
为进一步提高对捕获电荷的锁存能力，一些实施例中，在实施例5中低介电常数si3n4薄膜105上再沉积一层hzo薄膜，得到tin/hzo/si3n4/hzo/tin多叠层电容器，如图13所示。
[0132]
综上所述，本发明通过微电子器件刻蚀工艺，结合活性离子注入、尺寸效应和外加电脉冲，可将具有纳米厚度的第一电极或第一电极与介质薄膜的叠层刻蚀成孤立的电容器，从而产生巨介电效应(k》900)和巨铁电效应(剩余极化强度》400μc/cm2)，突破了传统超薄膜材料的介电常数的限制(≤52)。运用以上具有超高介电常数的介质薄膜，抑制短沟道效应和漏电流影响；在现有工艺条件下，能够将dram单元尺寸轻易缩小至10nm以下技术节点，提高器件的可缩微性，存储密度至少扩大了10倍以上，降低了漏电流。
[0133]
本发明的超高介电常数介质薄膜还可与其他低介电常数材料(sio2，si3n4等)叠合在一起，能够有效地增强电荷捕获功能，形成非易失电荷捕获存储器，能够显著地提高电荷捕获效率，大幅降低擦写电压，延长存储器擦写寿命，可应用于3d nand。3d nand闪存中每个器件都是金属-al2o
3-氮化物-氧化硅电荷捕获器件，具有tin/w金属栅极和多晶硅沟道。对于高密度集成，沟道孔的直径受到限制，阻挡层的物理厚度由于有限的沟道孔直径而不能增加，因此使用高k电介质具有缩小eot的优势。通过在阻挡层中采用高介电常数hzo层增大电容来增强其性能，可以提供更大的存储窗口和更高的操作速度。此外，本发明的超高介电常数介质薄膜在电荷捕获存储器中的应用不会影响保持特性，因为超高k的hzo晶体薄膜中可以不存在铁电剩余极化。通过使用超高介电常数hzo晶体薄膜，能够增强电荷捕获存储器中的电容升压效应，从而提高3d nand器件性能，降低了擦写电压，延长了器件使用寿命。
[0134]
本发明通过离子注入、尺寸效应和微电子工艺提高铁电剩余极化强度，离子注入和尺寸效应可引起超高介电常数的hzo晶体薄膜材料电容器内剩余极化强度随着尺寸减小急剧增大，0.3μm时可达404μc/cm2，是常规hzo的极化强度20倍以上，可应用于金属/hzo/金属架构的非易失铁电存储器，能够显著提高存储器的读出电荷数或信息存储密度。
[0135]
本发明的超高介电常数介质薄膜作为电容器存储介质材料也可以应用于超级电容器，提高能量存储密度。电介质电容器广泛应用于众多领域，例如具有各种功能(滤波、耦合、去耦等)的电子电路、微波通信、混合动力汽车、分布式电力系统、可再生能源存储以及聚变等大功率应用，不同的应用需要具有不同的特征种类的电容器。例如，用于微波通信应用的电容器应具有非常高的品质因数(极低的介电损耗)，而用于去耦电路的电容器则要求具有每单位体积的大电容。然而，电介质电容器较低的能量密度限制了其实际应用。
[0136]
本发明可以应用于互补金属氧化物半导体cmos中的栅极绝缘层，可以将cmos器件
尺寸缩小至5nm以下，大幅降低了工作电压(《1v)，减小了短沟道效应和漏电流，可适用于3-5nm以下技术节点cmos器件制造工艺。随着大数据和信息化的发展，对器件尺寸缩小提出了更高的要求。传统上，一般采用二氧化硅(sio2)作为栅极绝缘层材料，随着cmos中的栅极绝缘层的厚度不断减小，超薄的sio2无法抑制隧穿电流的产生。hzo作为一种超高k材料，可在更薄的厚度或者厚度不变的条件下有效抑制隧穿电流。同时，超高介电常数hzo可以增加栅极电容，以保持对沟道内载流子的有效控制，并降低工作电压。原子层沉积(ald)生长的hzo超高k薄膜材料克服了困扰传统钙钛矿基铁电材料的兼容性问题。此外，hzo薄膜的厚度可以缩小至1nm以下，有助于集成到最先进的大规模器件中。同时，hzo/si异质结具有良好的热力学稳定性和良好的晶格匹配特性。
[0137]
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

技术特征：

1.一种具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，该方法包含：步骤a，在衬底上或附有第二电极的衬底上形成介质薄膜；所述介质薄膜包含hf
1-x
zr
x
o2薄膜，其为晶体或非晶态薄膜；其中，0≤x≤1；步骤b，在所述介质薄膜上形成第一电极；步骤c，将第一电极分割为若干离散的微结构，每个微结构的横向尺寸为1nm～50μm；步骤d，退火处理，使得所述介质薄膜中低介电常数相减少，高介电常数相增加，介质薄膜平均介电常数大于100。2.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，在步骤b之前和/或在步骤c之后，将活性离子注入到所述介质薄膜中。3.如权利要求2所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，所述活性离子包含碳、氮、氧、硼、氦、磷、铁、铝、锌、钴、锡、镍、钛、硅、磷、氩、氯、溴、硫、碘、氟、氢、银、金、铜、铂中任意一种或两种以上；所述活性离子的注入剂量为10
10-10
20
ions/cm2。4.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，还将所述介质薄膜分割为离散的微结构。5.如权利要求1或4所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，所述分割包含刻蚀。6.如权利要求1或4所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，每个微结构的横向尺寸为1nm～1μm。7.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，所述退火处理的温度为300℃～900℃，退火处理时间为1s～8h。8.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，该方法还包含：对退火处理后的器件施加正负电脉冲。9.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，所述介质薄膜的厚度为0.5nm～50nm。10.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，所述hf
1-x
zr
x
o2薄膜还掺杂有si、er、y、al元素中的至少一种，掺杂浓度为0-50mol％。11.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，所述hf
1-x
zr
x
o2薄膜的制备方法包含溶胶凝胶法、溅射沉积法、脉冲激光沉积法、金属有机化学气相沉积法、原子层沉积、离子束蒸发中的至少一种。12.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，所述介质薄膜还包含：低k介电材料层，该低k介电材料层与所述hf
1-x
zr
x
o2薄膜叠合使用。13.如权利要求1所述的具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法，其特征在于，该方法还包含：对退火处理后的器件进行处理，去除第一电极和衬底，得到具有超高介电常数和/或铁电剩余极化强度的介质薄膜。
14.一种采用权利要求1-12中任意一项所述的制备方法制备的器件，其特征在于，该器件包含：衬底或附有第二电极的衬底、介质薄膜、第一电极；所述介质薄膜包含hf
1-x
zr
x
o2薄膜，其为晶体或非晶态薄膜；其中，0≤x≤1；所述第一电极包含若干离散的微结构，或，所述第一电极和所述的介质薄膜均包含若干离散的微结构；每个微结构的横向尺寸为1nm～50μm。15.如权利要求14所述的器件，其特征在于，所述器件包含：超级电容器、cmos器件、动态随机读写存储器(dram)、电荷捕获存储器件、三维堆叠闪存(3d nand)、非易失性铁电存储器(fram或fefet)中任意一种或任意两种以上。

技术总结

本发明公开了一种具有超高介电常数和/或铁电剩余极化强度的介质薄膜和器件的制备方法及器件。该方法包含：步骤a，在衬底上或附有第二电极的衬底上形成介质薄膜；该介质薄膜包含Hf

技术研发人员：

江安全 张文笛 江钧

受保护的技术使用者：

复旦大学

技术研发日：

2022.09.30

技术公布日：

2022/12/19