SrTiO_3金属_绝缘体_半导体结构的介电与界面特性

物 理 学 报
第 54 卷 第 3 期 2005 年 3 月 100023290Π2005Π54 (03) Π1390206
V ol . 54 ,No . 3 ,March ,2005
ν 2005 Chin. Phys. S oc .
ACTA PHY SICA SINIC A
Sr  TiO 3  金属2绝缘体2半导体结构
介电与界面特性
3
马建华
孙 兰 孟祥建 林 铁 石富文 褚君浩 ( 中国科学院上海技术物理研究所红外物理国家重点实验室 ,上海  200083)
(2004 年 4 月 14 日收到 ;2004 年 7 月 19 日收到修改稿)
采用金属有机分解法在 p 型 S i 衬底上制备了 S rTiO 3  ( S TO ) 薄膜 . 研究了 S TO 薄膜金属2绝缘体2半导体 (MIS ) 结 构的介电和界面特性 . 结果表明 ,S TO 薄膜显示出优异的介电性能 ,在 10kHz 处的介电常数约为 105 ,损耗低于 0101 ,
12 - 2
这来源于多晶结构和良好的结晶性 ;MIS 结构中的固定电荷密度 N f  和界面态密度 D it 分别约为 115 ×10  cm    和 (114 —315) ×1012 cm - 2 eV - 1  ,这主要与 S i ΠS TO 界面处形成的低介电常数界面层有关 .
关键词 : SrT iO 3  薄膜 , MIS 结构 , 介电性能 , Si ΠSTO 界面
PACC : 7360 H  , 7340R , 7700 , 7300
层 ,理论分析表明 ,绝缘层也应具有尽可能高的介电
常数 ,以降低存储器的工作电压
3
. 在诸多高介电常
数 材 料 中 , 如  C eO 2  , T iO 2  , T a 2 O 5  , Si 3 N 4  , Bi 4 T i 3 O 12  ,
11 引 言
4  —10
随着超大规模集成电路的发展 ,器件单元的尺 寸越来越小 . 为了保证小面积器件单元具有同样大 小的电容 ,要求绝缘层厚度降低 、介电常数增大. 传 统的集成电路采用 SiO 2  作为绝缘材料 ,由于其介电 常数较低 (~319) ,虽然也可以通过降低厚度来提高 集成度 ,但厚度降低受到实际工艺条件的制约 ,进而 限制了器件单元面积的进一步减小 ,因此选择合适 的高介电常数介质材料替代传统的 SiO 2  材料 ,是超
大规模集成电路发展的一个趋势[ 1 ]
. 此外 ,铁电非挥 发性存储器是近年来存储器方面的一个研究热点 . 在这类存储器中 ,有一种存储器的基本单元是铁电 场效应管[ 2 ]  ,即采用金属 2铁电薄膜2半导体 (MFS ) 结 构 . 铁电薄膜具有自发极化 ,自发极化的方向通过栅 压控制 ,极化向上和向下的两个状态可以用来存储 信号. 极化方向决定半导体表面层载流子的状态 ,通 过源 、漏是否导通 ,即可判断存储信号的状态 ,实现 非破坏性读出.
然而 ,直接沉积到 Si 衬底上的铁电 薄膜 ,与 Si 衬底互扩散现象严重 ,因此一般通过在 铁电薄 膜 和 半 导 体 之 间 增 加 一 层 绝 缘 层 , 即 形 成 MFIS 结构 ,来避免相互扩散. 作为 MFIS 结构的绝缘
SrTiO 3 ( S TO ) 等
, STO 特 别 引 起 人 们 的 关 注. 单
晶 ST O 的介电常数可高达 300 ,具有与铁电薄膜材 料相 同 的 钙 钛 矿 结 构 , 同 时 由 于 其 晶 格 常 数 为 013905nm ,易于通过旋转 45°实现在 Si ( 100) 衬底上 的外延生 长
9
, 因 此 , 近 年 来 ST O 引 起 了 科 技 工 作
者的广泛兴趣 .
ST O 的生长方法有磁控溅射 、离子束沉积 、脉冲
[ 9 —14 ] 激光沉积 、分子束外延以及化学溶液方法等 . 与 其他制膜工艺相比 ,金属有机分解 (MOD ) 法已被广 泛用于制备各种功能薄膜材料 ,它具有均匀性好 、化 学计量比容易控制 、合成温度低 、设备简单 、可制作 [ 15 ] 大面 积 均 匀 膜 , 以 及 成 本 低 等 特 点    . 本 文 采 用
MOD 法在 p 型 Si 衬 底 上 沉 积 了 ST O 薄 膜 , 研 究 了 ST O 金属 2绝缘体2半导体 (MIS ) 结构的介电特性和
Si ΠSTO 界面的物理性质.
21 实验过程
以 醋 酸 锶 ( S r ( C H 3 C OO ) 2 ·1Π2 H 2 O ) 、钛 酸 丁 酯 ( T i (OC 4 H 9 ) 4 ) 为原料 ,冰醋酸 ( C H 3 C OOH ) 为溶剂 ,乙
3
国家自然科学基金 ( 批准号 : 60221502 和 60223006) 及上海市 A 2M 基金 ( 批准号 :0316) 资助的课题.
通讯联系人. E 2ma il :mjhling @mail . sitp . ac . cn
酰丙酮 ( C H 3 C OCH 2 C OCH 3 ) 为稳定剂 ,配制 ST O 前驱 体溶液. 以上物质的摩尔比为 1 ∶1 ∶
30 ∶2 . 首先将醋 酸锶溶解到热的冰醋酸中 ,并加入乙酰丙酮以稳定 溶液 ;然后加入钛酸丁酯 ,80 ℃回流溶解 ; 最后通过 添加或蒸馏部分溶剂 ,将前驱体溶液的摩尔浓度调
节为 012M. 在镀膜之前 ,将溶液用 012
μm 孔径的过 滤器过滤 ,以除去前驱体溶液在配置过程中可能引 入的灰尘 .
选用 p 型 Si (100) 基片作为衬底 ,电阻率为 6 — 8Ω·cm ,对应 掺 杂 浓 度 约 为 2 ×1015
cm - 3
. 在 镀 膜 之
前 ,对 Si 片 进 行 严 格 的 清 洗
16
. 采 用 旋 涂 ( spin 2
coating ) 法制备薄膜 , 旋转速率为 4000r Πmin , 时间为 20s. 在空气环境中 ,采用快速退火方式对薄膜热处
理 . 首 先 是 180 ℃加 热 以 除 去 有 机 溶 剂 , 接 着 是
380 ℃预退火过程 ,最后 700 ℃高温退火以晶化薄膜 .
各温度段的热处理时间均为 240s. 重复上述过程三 次 ,可得到厚度约为 75nm 的薄膜 .
采用 x 射 线 衍 射 ( X RD ) 表 征 ST O 薄 膜 的 结 晶 性 ;采用 HP4194A 阻抗分析仪在室温下测量 Pt ΠST O Π Si ΠPt MIS 结构的电学性能. 其中 Pt 上电极采用标准 光刻和直流溅射技术制备 ,面积为 1 ×10 - 4
cm 2
;在 Si
片背面 ,采用 B +
注入以形成欧姆接触 ( 注入能量为
50keV ,剂量为 5 ×1015 cm - 2
) ,并溅射 Pt 背电极 ;采用 俄歇电子深度谱 (A E S ) 对 Si ΠSTO 结构作组分分析.
图 1 p 2Si 衬底上生长的 S TO 薄膜的晶体结构
STO MI S 结构的高 、低频 C 2V 特性曲线
图 2 31 结果与讨论
都与半导体的表面势密切相关 ,从积累区到耗尽区
再到反型区的变化过程中 , C D  先减小后增大 ,在积
累区和反型区具有非常大的电容值 ,因此在这两个 区域 , C T ≈ C I . 而 高 频 测 试 时 , 与 低 频 测 试 不 同 的 是 ,界面态跟不上频率的变化 , C it  为零 , C T  仅为 C I  和 C D  的串联电容 ;同时在反型区 ,少子的产生速率 跟不上测试频率 , C D  会达到一个极小值 ,并保持恒 定 ,此时 C T  也 达 到 最 小 值 , 并 基 本 保 持 不 变 . 图 2 明显示出 MIS 结构在高 、低频测试频率下的积累 、耗 尽和反型三个区域.
图 3 (a ) 示出 MIS 结构在外加偏压为 - 2V ,即 C 2
V 曲线处于积累区时的介电频谱. 随测试频率的增 大 ,绝缘层 ( I 层) 的电容缓慢减小 , 损耗缓慢增大 ,
说明 I 层薄膜存在一定的介电频率散 . 但是 ,直到 频率增大到 1MHz ,电容和损耗都没有明显的突变 ,
表明 I 层薄膜和 Pt 电极以及 Si 衬底的界面特性良 图 1 示出 STO 的晶体结构 . 直接生长在 Si 基片 上的 STO 薄膜结晶性能良好 ,具有 (110) 择优取向的 多晶钙钛矿结构. 图 2 示出不同测试频率下的电容 2 电压 ( C 2V  ) 特性曲线 ,外加偏压以 0117V Πs 的速率按
- 2V —+ 2V —-  2V 的 顺 序 进 行 正 向 和 反 向 扫 描 .
由图 2 可见 , 正 、反向扫描得到的  C 2V 曲线基本重 合 ,没有 观 察 到 由 可 动 离 子 和Π或 电 荷 注 入 引 起 的
C 2V 回线 ,说明 Si ΠSTO 界面性能良好 .
由半 导 体 理 论 可 知[ 17 ]  ,MIS 结 构 的 总 电 容  C  T
可以近似认为是由半导体耗尽层电容 C D  与界面态 电容 C it 并联后再与绝缘层电容 C I  串联的值 ,即
1    1    1
= + . (1)
C T C I C
D  + C it
低频测试时 ,界面态以及载流子的产生复合都可以 跟得上测试频率 , C T  为 C I  , C D  和 C it 共同作用的结 [ 18 ]
好 .
果 . 其中 C I  在测试过程中基本保持不变 ; C D  和 C it
1392 物 理 学 报 54 卷
图 3    (a ) MI S 结构的积累区电容和损耗随频率的变化 ; ( b ) I  层介电常数 εI 和 STO 的实际介电常数 εS T O
的频率散关系 由图 3 ( a ) 示出 MIS 结构积累区电容随频率的
变化 ,根据下式可以计算 I 层薄膜的介电常数 εI  :
ε0
S  和界面层的介电常数. 图 5 示出 2d  I    关系曲线 ,
C I 其中测试频率
为 1MHz. 将数据拟合成直线 ,通过斜 率可以计算出 ST O 薄膜的介电常数约为 99. 此外 , 对于这一低介电常数界面层 ,虽然还不能采用一个 明确的化学分子式对其进行描述 ,但是如果将它简 单假设为 SiO 2  ( 介电常数为 319) , 由直线在纵坐标 轴上 的 截 距 可 以 大 概 估 算 出 界 面 层 的 厚 度 为
218nm.
ε0εI S
(2)
C I    =
,
d  I
- 12
式中 ε0  为真空介电常数 ( 8185 ×10    F Πm ) , S 为 Pt 上电极的面积 , d  I  为 I 层薄膜厚度. 图 3 ( b )
示出计 算结果. 在 1MHz 处 , I 层的介电常数 εI  约为 53 ,与
单晶 ST O 的介电常数 ( ~300) 相比 ,介电常数偏小 . 一方面 , 由于制备得到的是 ST O 的多晶薄膜材料 , 与 STO 的单晶块体材料相比 ,结构和形态方面的差 异 ,导致较小的介电常数 ; 另一方面 ,在 STO 薄膜与 Si 的界面处 ,可能存在一层薄的低介电常数界面层 , 它与 ST O 串联导致 I 层总的介电常数减小. 图 4 示 出 Si ΠSTO 结构的俄歇电子深度谱 . 由图 4 可见 ,STO 薄膜中各元素的深度分布很均匀 ,STO 和 Si 衬底显 示出较为明显的界面 . 同时还可以观察到在 ST O 和 Si 衬底界面处 ,有一层由 Si ,O , Sr 和 Ti 共同组成的 界面层. 由于 STO 薄膜的沉积和退火过程都是在空 气中进行 ,因此在 Si 片表面会不可避免地形成 Si 的 氧化物 ,此外在 650 ℃高温退火过程中 , Si ΠST O 界面 处 Si ,Sr ,Ti 等原子间的相互扩散也不可避免 ,最终 在 Si ΠST O 界面处形成由 Si ,O , Sr , T i 相互作用而产 生的一层薄的低介电常数界面层 . 这样 , 图 3 ( a ) 的 电容和损耗的频率散关系是 ST O 与这一低介电 常数界面层的串联值 . 实际 ST O 的介电常数可以通 过测量不同绝缘层厚度所对应的积 累 区 电 容 来 确
图 4    Si ΠSTO 结构的俄歇电子深度谱
根据图 3 (a ) 的 I 层薄膜电容随频率的变化 ,由
(3) 式可以进一步计算出 STO 薄膜的介电常数随频
率的变化 ,如图 3 ( b ) 所示. 对于损耗 ,还不能将界面
层和 ST O 区分开来 ,但是可以认为 ST O 的损耗应该
低于 I 层总的损耗 . 因此 ,本文所制备的 STO 薄膜的
介电常数在 10kHz 处约为 105 ,损耗低于 0101 ,这些 参数优于采用别的方法制备的 STO 14  ] .
C 2V 测试是研究 MIS 结构中绝缘层Π半导体 ( I Π
S ) 界面特性非常有效的方法之一 . MIS 结构中固定
电荷和界面态可以通过图 2 所示的高 、低频 C 2V 曲 线进行分析 .
定19 . STO
,满足 :
ε0 S    1 +  1  d  = - , (3)
d  εST O
int I C I  εST O  式中 d int  和  d  I  分别为界面层和 I 层厚度 ( = d ST O  + d int  , d ST O 为 STO 薄膜的厚度) ,εST O 和 εint 分别为 ST
O
12 - 2
代入数据后 ,计算得到 N f ≈115 ×10  cm  .
对于界面态 ,一般采用电容法和电导法两种方
法进行测量 ,其中电容法较简单[ 17 ,20 ]
. 在电容法测量 中 ,一般又有三种方法 :高频电容法 、低频电容法 ,以
及高 、低频相结合的电容法[ 20 ]
. 对于前两种电容测 量方法 ,牵涉到耗尽层电容 C D  等的理论计算 ,会在 计算时引入较大的误差 ;
而对于高 、低频相结合的方
法 ,可以避免复杂的计算 ,通过直接比较实测的高 、低频 C 2V 特性曲线 ,获得界面态密度[ 20 ] .
如前所述 ,界面态对高频测试没有响应 ,只对低 频测试响应 , 分别满足 ( 4) 和 ( 1) 式 , 联立 ( 4) 和 ( 1) 式 ,消去 C D  ,得到
图 5
ε0 S
随绝缘层薄膜厚度的变化
拟合成直线可以确定 STO
C I
的介电常数以及估算界面层厚度
- 1
- 1
1
1
1
1
-
-
,(9)
C it  =
-
C  C  C
C  T ,LF
I ,LF
T , HF I , HF
下角 标 LF 和 HF 分 别 为 低 频 和 高 频. 因 为 在 反 型
区 ,少子跟不上高频测试信号 ,耗尽层电容 C D  在反 型区时与测试频率有关 , 因此 ( 9) 式在 反 型 区 不 适 用 . 通 过 比 较 耗 尽 区 的 高 、低 频  C 2V 特 性 曲 线 , 由
如前面所述 ,高频测试时 , C T  仅是 串联电容 , (1) 式变为
C D  和 C I  的  1
1  +  1  . (4)
= C T C I C D
在平带条件下 ,即半导体表面势 ψs  = 0 时 ,耗尽层电 (9) 式 可 算 得 C it  , 而 界 面 态 密 度 D it  由 下 式 确
[ 17 ]
[ 17 , 20 ]
容 C D , F B 为
:
ε0εS i  S  (5)
= . C D , F B
2
ε0εS i  k
T Πq  p p
C it
(10)
=
qS .
D it  0
将 (2) 和 (5) 式代入 (4) 式 ,得到理想 MIS 结构在平带
[ 17 ]
时的总电容 C T , F B 为
ε0εI
(6)
= , C T , F B
2
d + (εI Π
εS i ) ε0εS i  k
T Πp p  q
式中 εS i 为 Si 的
介 电 常 数 ( ~ 1119) , q 为 电 荷 电 量 (~116 ×10
- 19
C ) , k 为玻尔兹曼常数 ( ~1138 ×10
- 23
J ΠK ) , T 为绝对温度 ( ~300 K ) , n p  为 p 型 Si 内部的
0 电子浓度 , p p  为 p 型 Si 内部的空穴浓度 , N A  为 p 型 0
Si 的掺杂浓度 (~2 ×1015
cm - 3
)
, n
为 Si 的本征载流 i 图 6    p 型 Si 表面的能带图
子浓度 (~1145 ×1010
cm - 3
) .
- 12
计算得到平带电容 C T , F B  = 9171 ×10    F ,由图 2
实测 的 高 频  C 2V  特 性 曲 线 读 出 平 带 电 压 V F B    =
0101V. V  F B 主要来源于 Pt 上电极与 p 2Si 衬底的功函
数差 <ms (~0140eV ) ,以及固定电荷 Q f  ,满足
由半导体理论可知 ,界面态电容 C 和界面态密 it 度 D  都与半导体 Si 的表面势 ψ s  相关 ,界面态分布
it 在 Si 的禁带内 . p 型 Si 半导体表面的能带图如图 6 所示 . 由图 2 结合 (9) 和 (10) 式 ,可以得到外加偏压 V G  和 D it 的关系. 而 V G  满足
<ms  Q f  (7)
=
-
, V F B  q
C  I
V  G    =  V  I  + ψs  -  V  F B  ,
C T ( V  G  + V  F B )
=  C I V  I    =  C D ψs  ,
(11) (12)
因此 ,固定电荷密度 N 式中 V  I  为 绝 缘 层 分 压 , C D  由 半 导 体 基 本 理 论 计 算
[ 17 ]
. 通过上面计算 , 最终可以确定界面态密度的
Q
f  (8)
N f    = , qS
1394 物 理 学 报 54 卷
能量 分 布 ( D it 2E ) , 其 中  E = q ψs . 图 7 示 出 计 算 结 可以简单认为是 O , S r , T i 与 Si 共同的作用物 ,因此
在 Si ΠSTO 界 面 上 会 存 在 大 量 的 离 子 空 位 和 悬 挂 12 - 2 - 1
果 , D it 约为 (114 —315) ×10  cm  eV .
[ 17 ]
,进而产生较大的 N  和 D  .
f it 41 结 论
采用 MOD 法在 Si (100) 衬底上沉积的 ST O 薄膜
具有 (110) 择优取向的多晶钙钛矿结构 ,显示出优异 的介电性能 ,在 10kHz 处的介电常数约为 105 ,而损 耗低于 0101 . 通过对 MIS 结构的 C 2V 特性测试和分
析 ,计算得到固定电荷密度 N f  和界面态密度 D it 分
别约为 115 ×1012 cm - 2 和 (114 —315) ×1012 cm - 2 eV - 1
,数值大于传统的 Si 2SiO 2  体系 ,这主要与 Si ΠSTO 界面处形成的低介电常数界面层有关 .
通过改变工艺条件 ,如对 Si 衬底在 H 2  气氛中 钝化减少 Si 的悬挂键 、在 STO 的沉积和退火过程中 图 7    界面态密度 D it 的能量分布
与传统的 Si 2SiO 2  体系相比 ,本文得到的固定电
荷密度 N f  和界面态密度 D it 数值相对较大 ,这可能 主要与 Si 表面形成的一层薄的低介电常数界面层 有关. 图 4 的俄歇电子深度谱测试表明 Si ΠST O 界面 存在一层低介电常数界面层 ,我们还不能采用一个 比较明确的化学分子式对其进行描述. 这一界面层
[ 17 ]
采用特 殊 的 环 境 气 氛 等 , 将 有 助 于 降 低  N f    和
D it  ,改善 Si ΠST O 的界面性能. 这方面的工作正在进
一步开展 .
1  ] Tarui  Y ,  H ira i  T ,  Teram oto  K ,  K oike  H and N agashima  K 1997
Appl .  S u r f .  Sci .  113Π114 656
Mathew s S , Ramesh R , V enkatesan T and Benedetto J 1997 Science  276 238
Phys .  30 2197
Dalberth M J , Stauber R E , Price J C and Rogers C T 1998 Appl .
Phys .  Lett .  72 507
Wang Z , K ugler V , H elmersson U ,  K onofa os N ,  Evangelou  E K , Naka o S and Jin P 2001 Appl .  Phys .  Lett .  79 1513
Wang G S , Lai Z Q , Y u J , Meng X J , Sun J L ,  G uo S L , Chu J H , Jin C J , Li  G and Lu Q  H 2002 J .  In f r ared Millim .  W aves 21 97 (in Chinese ) [ 王根水 、赖珍荃 、于    剑 、孟祥建 、孙    兰 、郭
少令 、褚君浩 、金承珏 、李  刚 、路庆华 2002 红外与毫米波学 报 21 97 ]
Liu  X  X 1985  Ch emical  W ashing  Principles  and  Applications  of
Semiconductor (Jinan : Shandong Science and Technology Publishing
H ouse )  p175 (in Chinese ) [ 刘秀喜 1985 半导体化学清洗原理
及应用 ( 山东科学技术出版社)  第 175 页 ]
Sz e S M 1981  Physic s of  Semiconductor Devices  ( Ne w Y ork : Wiley ) p362
Ryu S O  , Lee W J , Lee N Y , Shin W C , Y ou I K , C ho S M , Y oon S M , Y u B G , K oo J K and K im J D 2003 J apan .  J .  Appl .  P hys . 42 1665
Matsubara S , Sakuma T , Y amamichi Y , Y amaguchi H and Miyasaka Y 1990  Mater .  Res .  Soc .  Symp .  Proc .  200 243
Nic ollian  E  H    and  Bre w s  J    R  1982    MO S  ( Metal    Oxide
Semiconductor )  P hysics and Technology (Ne w Y ork : Wiley )  p319
13  ] 2  ] 14  ] 3  ] Lue H T ,  Wu C J  and  Tseng  T Y 2002  I E EE  Tran s . Devices 49 1790
Electron .
15  ]
4  ] S ong H W , Lee C S , K im D  G and N o K 2001  Thin Solid Films 368 61
5  ] Byun C , K im Y , Lee W J  and Lee B W 1997  J apan . Phys .  3
6 5588
J .  Appl .
6  ]
7  ] Sz e C and Lee J  Y 2000 J .  Vac .  Sci .  Technol .  B 1
8 2848 Fujisaki  Y , K ijima T and I shiw ara  H 2001  Appl .  Phys .  Lett .  78 1285
Wang H , Y u J , Dong X M , Wang Y  B , Zhou W L , Zha o J H and
Zhou D X  2001 Acta Phys .  Sin .  50 981 (in Chinese ) [ 王  华 、于
军 、董小敏 、王耘波 、周文利 、赵建洪 、周东祥 2001 物理学 报 50 981 ]
K onofa os N , Evangelou E K , Wang Z , K ugler V and H elmersson U  2002 J .  Non 2Cryst .  Solids 303 185
16  ] 8  ]
17  ] 18  ]
9  ]
10  ] Tokumitsu E , N akamura  R and  I shiw ara  H 1997 Device Lett .  18 160
Peng C J , H u H  and  K rupanidhi S B 1993  Appl . 1038
I E EE  Electron .
19  ] 11  ] Phys .  Lett .  63 20  ]
12  ]
Y amaguchi  H , Matsubara S and M iyasaka Y 1991 J apan .  J .  Appl .

本文发布于:2024-09-22 04:19:42,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/3/390505.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:界面   薄膜   结构   电容   频率   介电常数   测试
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议