一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管

1.本发明属于功率半导体器件技术领域，具体涉及一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管。

背景技术：

2.电能的出现促进了现代社会科学技术的飞速发展，如何更加高效地处理电能一直以来都是全世界科学研究的热门课题。电能的高效利用高度依赖电力电子系统，而各种电力电子系统的核心电子元件是半导体功率器件。半导体功率器件被广泛应用在各类家电、以电力为主的各类工业设备等领域。进入21世纪后，全球气候变暖问题受到越来越多人的关注，节能减排、提高能源利用效率显得愈发重要。在清洁可再生能源所占比例越来越大的今天，全社会对能源转换效率有了更高的期待，对能源控制核心的功率半导体器件的性能提出了更高的要求。
3.绝缘栅双极型晶体管(igbt)作为新一代的电力电子器件因其结合了场效应晶体管(mosfet)和双极结晶型晶体管(bjt)的优点，既具有mosfet易于驱动、输入阻抗低、开关速度快的优点，又具有bjt通态电流密度大、导通压降低、损耗小、稳定性好的优点。因而发展为现代电力电子电路中的核心电子元器件之一，被广泛应用于交通、电网、通信、家用电器及航空航天各个领域。igbt的运用极大地改善了电力电子系统的性能。
4.从igbt发明以来，人们一直致力于改善igbt的性能，经过二十多年的发展，相继提出了多代的igbt器件结构，器件性能得到稳步提升。传统沟槽型igbt(如图1)通过将栅由横向的平面mos转变为纵向的沟槽mos结构，不仅提高了功率密度和结构设计空间，同时消除了jfet区的不利影响和寄生npn造成的擎住效应，而在沟槽igbt基础上提出的屏蔽栅沟槽igbt(如图2)具有更低的栅电容，因此具有更快的开关速度、更低的开关损耗。而且与传统沟槽型栅结构底部的高尖峰电场相比，sgt结构具有优化电场增大耐压的优点，因此在高可靠性高性能应用领域中sgt-igbt具有更大的应用价值。图2展示出了一种传统sgt-igbt器件的元胞结构。igbt作为绝缘栅控结构，其栅在形成沟道的同时，在非沟道区通过栅压吸引了电子，形成电子积累层，进一步降低正向导通压降，但在sgt-igbt中，由于屏蔽栅与发射极相连，故无法吸引电子形成电子积累层，沟道电子注入效率下降，故其电导调制效应弱于传统沟槽型igbt，正向导通压降升高。

技术实现要素：

5.为减小器件的导通压降，提升器件性能，本发明提出了一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管。本发明多沟槽元胞的设计使得栅沟槽倒角处尖峰电场得到改善，并且由于虚拟沟槽的结构设计，器件抗短路能力显著提升。本发明从过渡区的浮空p区13引出电位，在igbt阻断时通过二极管对电容充电，在igbt导通时利用电容上电压为sg提供自偏置的电位，使得在分离栅11-1、11-2、11-3、11-4、11-5、11-6下方形成电子积累，从而增强igbt器件的正向导通能力。其等效电路如图7所示。同时，分离栅11-1、11-2、11-3、
11-4、11-5、11-6在阻断时形成内部场板结构，优化沟槽底部的尖峰电场，提升了igbt的正向耐压能力。且分离栅11-1、11-2、11-3、11-4、11-5、11-6的存在削弱了gate与集电极之间的电容效应，加速了igbt的开关速度，降低了器件的开关损耗，进一步优化了器件的特性。
6.为解决上述技术问题，本发明实施例提供一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，包括相邻设置的有源区和过渡区，所述有源区的元胞结构包括：集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7、p型基区4、n+发射区3、p+发射区2、浮空p区13、分裂栅结构、第一至第五沟槽发射极结构与第一发射极金属1-1；集电极金属10、p型集电区9、n型电场阻止层8和n-漂移区7由下至上依次层叠设置；
7.所述分裂栅结构位于所述n-漂移区7的顶层一侧，第一至第五沟槽发射极结构依次间隔位于所述n-漂移区7的顶层另一侧，相邻的沟槽发射极结构之间的所述n-漂移区7的顶层具有浮空p区13，所述p型基区4位于第一沟槽发射极结构和所述分裂栅结构之间的所述n-漂移区7的顶层，所述n+发射区3和所述p+发射区2侧面相互接触的位于所述p型基区4的顶层，所述第一发射极金属1-1位于所述n+发射区3和所述p+发射区22上；
8.所述分裂栅结构包括第一分裂栅11-1和沟槽栅5，所述沟槽栅5位于所述第一分裂栅11-1上，且第一分裂栅11-1和沟槽栅5之间具有沟槽氧化层6，第一分裂栅11-1和沟槽栅5与n-漂移区7、p型基区4和n+发射区3之间具有沟槽氧化层6；
9.所述过渡区的元胞结构包括：集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7、浮空p区13、第六至第八沟槽发射极结构、金属层14与第二发射极金属1-2；集电极金属10、p型集电区9、n型电场阻止层8和n-漂移区7由下至上依次层叠设置；
10.所述第六至第八沟槽发射极结构依次间隔位于所述n-漂移区7的顶层一侧，相邻的沟槽发射极结构之间的所述n-漂移区7的顶层中具有浮空p区13，所述n-漂移区7的顶层另一侧中也具有浮空p区13，第二发射极金属1-2位于所述第六沟槽发射极结构和第七沟槽发射极结构之间的浮空p区13上，金属层14位于所述第七沟槽发射极结构和第八沟槽发射极结构之间的浮空p区13上；
11.所述第一至第八沟槽发射极结构均包括沟槽发射极、分裂栅和沟槽氧化层6，所述分裂栅位于所述沟槽发射极下，第五沟槽发射极12-5和第六分裂栅11-6的侧面分别与第六沟槽发射极12-6和第七分裂栅11-7的侧面相互接触，且所述沟槽发射极和所述分裂栅之间以及所述沟槽发射极和所述分裂栅的侧面均具有沟槽氧化层6；
12.过渡区元胞结构中的浮空p区13通过金属层14连接到外置二极管的p区，有源区元胞结构中的分裂栅连接到外置二极管的n区，外置电容连接到第一分裂栅11-1与第一发射极金属1-1之间。
13.为解决上述技术问题，本发明实施例提供一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，包括相邻设置的有源区和过渡区，所述有源区的元胞结构包括：集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7、p型基区4、n+发射区3、p+发射区2、浮空p区13、分裂栅结构、第一至第五沟槽发射极结构与第一发射极金属1-1；集电极金属10、p型集电区9、n型电场阻止层8和n-漂移区7由下至上依次层叠设置；
14.所述分裂栅结构位于所述n-漂移区7的顶层一侧，第一至第五沟槽发射极结构依次间隔位于所述n-漂移区7的顶层另一侧，相邻的沟槽发射极结构之间的所述n-漂移区7的顶层具有浮空p区13，所述p型基区4位于第一沟槽发射极结构和所述分裂栅结构之间的所
述n-漂移区7的顶层，所述n+发射区3和所述p+发射区2侧面相互接触的位于所述p型基区4的顶层，所述第一发射极金属1-1位于所述n+发射区3和所述p+发射区22上；
15.所述分裂栅结构包括第一分裂栅11-1和沟槽栅5，所述沟槽栅5位于所述第一分裂栅11-1上，且第一分裂栅11-1和沟槽栅5之间具有沟槽氧化层6，第一分裂栅11-1和沟槽栅5与n-漂移区7、p型基区4和n+发射区3之间具有沟槽氧化层6；
16.所述过渡区的元胞结构包括：集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7、浮空p区13、第六沟槽发射极结构、第七沟槽发射极结构、多晶硅二极管结构、金属层14与第二发射极金属1-2；集电极金属10、p型集电区9、n型电场阻止层8和n-漂移区7由下至上依次层叠设置；
17.第六沟槽发射极结构和第七沟槽发射极结构间隔位于所述n-漂移区7的顶层一侧，相邻的沟槽发射极结构之间的所述n-漂移区7的顶层中具有浮空p区13，所述n-漂移区7的顶层另一侧中也具有浮空p区13，所述n-漂移区7的顶层另一侧中的浮空p区13中具有多晶硅二极管结构，第二发射极金属1-2位于所述第六沟槽发射极结构和第七沟槽发射极结构之间的浮空p区13上，金属层14位于所述第七沟槽发射极结构和多晶硅二极管结构之间的浮空p区13上；
18.所述第一至第七沟槽发射极结构均包括沟槽发射极、分裂栅和沟槽氧化层6，所述分裂栅位于所述沟槽发射极下，第五沟槽发射极12-5和第六分裂栅11-6的侧面分别与第六沟槽发射极12-6和第七分裂栅11-7的侧面相互接触，且所述沟槽发射极和所述分裂栅之间以及所述沟槽发射极和所述分裂栅的侧面均具有沟槽氧化层6；所述多晶硅二极管结构包括多晶硅二极管p型区16和多晶硅二极管n型区17，多晶硅二极管p型区16位于多晶硅二极管n型区17上，且多晶硅二极管p型区16和多晶硅二极管n型区17的侧面均具有沟槽氧化层6；
19.过渡区元胞结构中的浮空p区13通过金属层14连接到外置二极管的p区，有源区元胞结构中的分裂栅连接到外置二极管的n区，外置电容连接到第一分裂栅11-1与第一发射极金属1-1之间。
20.在上述技术方案的基础上，本发明还可以做如下改进。
21.进一步的，所述p型基区4的下方具有n型载流子存储层18。
22.进一步的，所述n型电场阻止层8采用多步氢注入工艺形成。
23.进一步的，在所述n-漂移区7中引入超结结构，所述超结结构包括p柱19和n柱20，所述p柱19和n柱20侧面相互接触的位于所述n-漂移区7中，所述n柱20上方为p型基区4，p柱19和n柱20的接触面处于所述沟槽发射极结构下方。
24.进一步的，所述p型集电区9的一侧中具有n区21。
25.进一步的，将有源区的浮空p区13替换为p型基区4，将有源区的沟槽发射极替换为沟槽栅5，所述n+发射区3和所述p+发射区2侧面相互接触的位于所述p型基区4的顶层，且所述n+发射区3位于所述p+发射区2两侧，发射极金属1位于所述n+发射区3和所述p+发射区2上。
26.进一步的，器件结构所用的材料包括硅、碳化硅、氮化镓、氧化镓或金刚石等。
27.为解决上述技术问题，本发明实施例提供一种上述的具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的制作方法，包括以下步骤：
28.步骤1：选取n型轻掺杂fz硅片作为器件的n-漂移区7；
29.步骤2：采用光刻工艺，并通过在n-漂移区7中高温离子注入p型杂质后退火，形成器件的浮空p区13，在硅片表面生长一层预氧化层；
30.步骤3：采用光刻工艺，形成第一沟槽至第六沟槽，并通过热氧化工艺，在所述第一沟槽至第六沟槽的侧壁和底部形成沟槽氧化层6；
31.步骤4：在第一沟槽至第六沟槽中进行掺n的多晶硅淀积，形成多晶硅沟槽栅29；
32.步骤5：采用热氧化工艺形成氧化屏蔽层a，通过光刻工艺刻蚀掉多晶硅沟槽栅表面的氧化层以及多晶硅沟槽栅上层的多晶硅，形成分裂栅11-1至11-6，在分裂栅11-1至11-6表面进行热氧化形成氧化隔离层并再次进行淀积，在第一沟槽中形成沟槽栅5，在第二至第六沟槽中形成第一沟槽发射极12-1至第五沟槽发射极12-5；
33.步骤6：采用光刻工艺，并通过高温离子注入p型杂质后退火，形成器件的p型基区4；
34.步骤7：通过高温离子注入n型杂质并退火制作器件的n+发射区3；
35.步骤8：通过高温离子注入p型杂质并退火制作器件的p+发射区2；
36.步骤9：进行al金属淀积形成发射极金属1；
37.步骤10：翻转硅片，减薄硅片厚度，在硅片背面通过高能离子注入n型杂质、通过离子注入p型杂质并退火，形成n型电场阻止层8以及在其表面形成p型集电区9；
38.步骤11：在硅片背面淀积金属，在p型集电区9表面形成集电极金属10。
39.进一步的，为了简化描述，上述器件结构和制备方法是以n沟道igbt器件为例来说明，但本发明同样适用于p沟道igbt器件的制备。
40.本发明的工作原理是：当栅电极5接高于器件阈值电压的高电位、集电极10接高电位、发射极1接低电位时，器件工作在导通状态，p+集电区9向n-漂移区7中注入空穴，n+发射区3向n-漂移区7注入电子，电子空穴对的存在使得漂移区中发生电导调制效应。
41.本发明通过版图走线引出过渡区浮空p区电位，通过模块封装将二极管与电容集成，使得c串联于分裂栅11-1、11-2、11-3、11-4、11-5、11-6与发射极金属1之间。利用器件阻断时浮空p区电位给电容充电，从而为分离栅提供偏置电位，故sg栅也具有一个稳定的电位，该电位吸引sg栅附近的电子积累形成电子积累层，该积累层提高了沟道的注入效率，进一步提升了漂移区电导调制效应，降低了器件的正向导通压降。
42.本发明的有益效果：
43.本发明利用过渡区浮空p区的电位，为分离栅11-1、11-2、11-3、11-4、11-5、11-6提供偏置电位，由此形成沟槽下方的电子积累能力，增强了电导调制效应，从而增强了器件的正向导通能力。相较于传统分离栅结构，自偏置结构的引入有益于同时提高器件的导通能力与开关性能，消除了分离栅所带来的负面影响，在改善开关损耗，提升开关速度的同时，也能优化器件正向导通能力，提高了器件正向导通压降与关断损耗之间的折中特性。
44.分离多晶硅栅11周围的栅氧化层6不受到阈值电压设计的限制，故其厚度可以进一步增加以改善器件的耐压和氧化层可靠性，提升器件性能。
附图说明
45.图1为传统沟槽栅igbt的元胞结构示意图；
46.图2为传统屏蔽栅沟槽igbt的元胞结构示意图；
47.图3为本发明第一实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的版图结构示意图；
48.图4为沿图3所示的切割线aa’切割后的有源区及过渡区的元胞结构示意图；
49.图5为本发明第一实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的有源区的元胞结构示意图；
50.图6为本发明第一实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的过渡区的元胞结构示意图；
51.图7为本发明第一实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的等效电路图；
52.图8为本发明第二实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的过渡区的元胞结构示意图；
53.图9为本发明第三实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的有源区的元胞结构示意图；
54.图10为本发明第四实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的有源区的元胞结构示意图；
55.图11为本发明第五实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的有源区的元胞结构示意图；
56.图12为本发明第六实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的有源区的元胞结构示意图；
57.图13为本发明第七实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的有源区的元胞结构示意图；
58.图14-图25为本发明第八实施例的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的制作方法的工艺流程示意图。
59.附图中，各标号所代表的部件列表如下：
60.1、发射极金属，1-1、第一发射极金属，1-2、第二发射极金属，2、p+发射区，3、n+发射区，4、p型基区，5、沟槽栅，6、沟槽氧化层，7、n-漂移区，8、n型电场阻止层，9、p型集电区，10、集电极金属，11-1至11-9、第一分裂栅至第九分裂栅，12-1至12-8、第一沟槽发射极至第八沟槽发射极，，13、浮空p区，14、金属层，16、多晶硅二极管p型区，17、多晶硅二极管n型区，18、n型载流子存储层，19、p柱，20、n柱，21、n区，29、多晶硅沟槽栅29。
具体实施方式
61.以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
62.如图3-7所示，本发明第一实施例提供的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，包括相邻设置的有源区和过渡区，如图3所示，所述有源区的元胞结构，如图4-5所示，包括：集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7、p型基区4、n+发射区3、p+发射区2、浮空p区13、分裂栅结构、第一至第五沟槽发射极结构与第一发射极金属1-1；集电极金属10、p型集电区9、n型电场阻止层8和n-漂移区7由下至上依次层叠设置；
63.所述分裂栅结构位于所述n-漂移区7的顶层一侧，第一至第五沟槽发射极结构依次间隔位于所述n-漂移区7的顶层另一侧，相邻的沟槽发射极结构之间的所述n-漂移区7的顶层具有浮空p区13，所述p型基区4位于第一沟槽发射极结构和所述分裂栅结构之间的所述n-漂移区7的顶层，所述n+发射区3和所述p+发射区2侧面相互接触的位于所述p型基区4的顶层，所述第一发射极金属1-1位于所述n+发射区3和所述p+发射区22上；
64.所述分裂栅结构包括第一分裂栅11-1和沟槽栅5，所述沟槽栅5位于所述第一分裂栅11-1上，且第一分裂栅11-1和沟槽栅5之间具有沟槽氧化层6，第一分裂栅11-1和沟槽栅5与n-漂移区7、p型基区4和n+发射区3之间具有沟槽氧化层6；
65.所述过渡区的元胞结构，如图4和图6所示，包括：集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7、浮空p区13、第六至第八沟槽发射极结构、金属层14与第二发射极金属1-2；集电极金属10、p型集电区9、n型电场阻止层8和n-漂移区7由下至上依次层叠设置；
66.所述第六至第八沟槽发射极结构依次间隔位于所述n-漂移区7的顶层一侧，相邻的沟槽发射极结构之间的所述n-漂移区7的顶层中具有浮空p区13，所述n-漂移区7的顶层另一侧中也具有浮空p区13，第二发射极金属1-2位于所述第六沟槽发射极结构和第七沟槽发射极结构之间的浮空p区13上，金属层14位于所述第七沟槽发射极结构和第八沟槽发射极结构之间的浮空p区13上；
67.所述第一至第八沟槽发射极结构均包括沟槽发射极、分裂栅和沟槽氧化层6，所述分裂栅位于所述沟槽发射极下，第五沟槽发射极12-5和第六分裂栅11-6的侧面与第六沟槽发射极12-6和第七分裂栅11-7的侧面相互接触，且所述沟槽发射极和所述分裂栅之间以及所述沟槽发射极和所述分裂栅的侧面均具有沟槽氧化层6；
68.过渡区元胞结构中的浮空p区13通过金属层14连接到外置二极管的p区，有源区元胞结构中的分裂栅连接到外置二极管的n区，外置电容连接到第一分裂栅11-1与第一发射极金属1-1之间。
69.在本实施例中，p型基区4的掺杂浓度为3
×
10
16
cm-3
～2
×
10
17
cm-3
，深度为3～3.5μm；n+发射区3的掺杂浓度为5
×
10
18
cm-3
～1
×
10
21
cm-3
，深度为0.2～0.5μm；栅介质层6的厚度为80～120nm；沟槽栅电极5的深度为4～6μm；分裂栅电极11-1、11-2、11-3、11-4、11-5、11-6的深度为0.5～2μm；沟槽发射极12-1、12-2、12-3、12-4、12-5的深度为5～8μm；n-漂移区7的掺杂浓度为5
×
10
12
cm-3
～2
×
10
14
cm-3
，厚度为60～700μm；n型电场阻止层8的掺杂浓度为5
×
10
15
cm-3
～5
×
10
16
cm-3
，厚度为5～20μm；p型集电区9的掺杂浓度为1
×
10
17
cm-3
～1
×
10
19
cm-3
，厚度为0.5～5μm；元胞宽度为20～40μm。
70.如图8所示，本发明第二实施例提供的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，包括相邻设置的有源区和过渡区，所述有源区的元胞结构包括：集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7、p型基区4、n+发射区3、p+发射区2、浮空p区13、分裂栅结构、第一至第五沟槽发射极结构与第一发射极金属1-1；集电极金属10、p型集电区9、n型电场阻止层8和n-漂移区7由下至上依次层叠设置；
71.所述分裂栅结构位于所述n-漂移区7的顶层一侧，第一至第五沟槽发射极结构依次间隔位于所述n-漂移区7的顶层另一侧，相邻的沟槽发射极结构之间的所述n-漂移区7的顶层具有浮空p区13，所述p型基区4位于第一沟槽发射极结构和所述分裂栅结构之间的所
述n-漂移区7的顶层，所述n+发射区3和所述p+发射区2侧面相互接触的位于所述p型基区4的顶层，所述第一发射极金属1-1位于所述n+发射区3和所述p+发射区22上；
72.所述分裂栅结构包括第一分裂栅11-1和沟槽栅5，所述沟槽栅5位于所述第一分裂栅11-1上，且第一分裂栅11-1和沟槽栅5之间具有沟槽氧化层6，第一分裂栅11-1和沟槽栅5与n-漂移区7、p型基区4和n+发射区3之间具有沟槽氧化层6；
73.所述过渡区的元胞结构包括：集电极金属10、p型集电区9、n型电场阻止层8、n-漂移区7、浮空p区13、第六沟槽发射极结构、第七沟槽发射极结构、多晶硅二极管结构、金属层14与第二发射极金属1-2；集电极金属10、p型集电区9、n型电场阻止层8和n-漂移区7由下至上依次层叠设置；
74.第六沟槽发射极结构和第七沟槽发射极结构间隔位于所述n-漂移区7的顶层一侧，相邻的沟槽发射极结构之间的所述n-漂移区7的顶层中具有浮空p区13，所述n-漂移区7的顶层另一侧中也具有浮空p区13，所述n-漂移区7的顶层另一侧中的浮空p区13中具有多晶硅二极管结构，第二发射极金属1-2位于所述第六沟槽发射极结构和第七沟槽发射极结构之间的浮空p区13上，金属层14位于所述第七沟槽发射极结构和多晶硅二极管结构之间的浮空p区13上；
75.所述第一至第七沟槽发射极结构均包括沟槽发射极、分裂栅和沟槽氧化层6，所述分裂栅位于所述沟槽发射极下，第五沟槽发射极12-5和第六分裂栅11-6的侧面分别与第六沟槽发射极12-6和第七分裂栅11-7的侧面相互接触，且所述沟槽发射极和所述分裂栅之间以及所述沟槽发射极和所述分裂栅的侧面均具有沟槽氧化层6；所述多晶硅二极管结构包括多晶硅二极管p型区16和多晶硅二极管n型区17，多晶硅二极管p型区16位于多晶硅二极管n型区17上，且多晶硅二极管p型区16和多晶硅二极管n型区17的侧面均具有沟槽氧化层6；
76.过渡区元胞结构中的浮空p区13通过金属层14连接到外置二极管的p区，有源区元胞结构中的分裂栅连接到外置二极管的n区，外置电容连接到第一分裂栅11-1与第一发射极金属1-1之间。
77.上述实施例在发射极沟槽内制作多晶二极管结构，16为多晶硅二极管p型区，与浮空p区13的电位相同，17为多晶硅二极管n型区，与分离栅的电位相同，实现了二极管结构的内部集成。
78.如图9所示，本发明第三实施例提供的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，是在第一实施例的基础上，使所述p型基区4的下方具有n型载流子存储层18。
79.上述实施例可阻挡正向导通时来自漂移区7的空穴被p型基区4抽取，增大漂移区7内的载流子浓度，增强电导调制作用。
80.如图10所示，本发明第四实施例提供的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，是在第一实施例的基础上，在所述n-漂移区7中引入超结结构，所述超结结构包括p柱19和n柱20，所述p柱19和n柱20侧面相互接触的位于所述n-漂移区7中，所述n柱20上方为p型基区4，p柱19和n柱20的接触面处于所述沟槽发射极结构下方。
81.上述实施例在实施例1的基础上将n-漂移区7替换为更高浓度的n/p柱的超结结构，n柱20为衬底，p柱19通过挖槽填充单晶硅或多次外延加离子注入实现，两者浓度相近，
掺杂浓度设置为1
×
10
14
cm-3-5
×
10
16
cm-3
，柱宽为2μm-12μm，漂移区厚度根据耐压需求相应减小20-30％。
82.与实施例1相比，超结结构的引入有利于提高器件的耐压和折中性能，同时横向耗尽的漂移柱区辅助器件开关时的纵向耗尽层扩展，进一步提升了器件的开关速度。
83.如图11所示，本发明第五实施例提供的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，是在第一实施例的基础上，使所述n型电场阻止层8采用多步氢注入工艺形成。
84.上述实施例在实施例1的基础上在n-漂移区和p+集电区之间引入氢注入的厚fs层8，注氢工艺因为具备较低能量下注入深度大和退火温度低的优势，很适合用于代替高温预扩散工艺来行成igbt的深注入。背面高能h注入的次数设置为四次、分别采用1
×
10
12
cm-3-1
×
10
15
cm-3
范围内的注入剂量及20-200kev的注入能量选择。
85.与实施例1相比，氢注入的场截止层形成的n-漂移区与n+fs层的nn-结具有更缓的浓度梯度可以有效增大器件的动态雪崩耐量。
86.如图12所示，本发明第六实施例提供的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，是在第一实施例的基础上，使所述p型集电区9的一侧中具有n区21。
87.上述实施例在实施例1的基础上在集电区p区9中引入部分n区18，实现rc-igbt结构，从而将igbt模块内的二极管也集成至igbt结构中。n区18通过背部注入实现，掺杂浓度为1
×
10
17
cm-3
～1
×
10
19
cm-3
。
88.与实施例1相比，集电区n区的引入将igbt模块内的二极管集成至igbt结构中，提高了模块集成度。
89.如图13所示，本发明第七实施例提供的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，是在第一实施例的基础上，将有源区的浮空p区13替换为p型基区4，将有源区的沟槽发射极替换为沟槽栅5，所述n+发射区3和所述p+发射区2侧面相互接触的位于所述p型基区4的顶层，且所述n+发射区3位于所述p+发射区2两侧，发射极金属1位于所述n+发射区3和所述p+发射区2上。
90.本实施例通过全连接，在无短路能力要求的应用环境下可以大幅改善器件的导通性能，有效降低了器件的工作损耗。
91.本发明第八实施例提供一种上述的具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的制作方法，包括以下步骤：
92.步骤1：选取n型轻掺杂fz硅片作为器件的n-漂移区7，如图14所示；
93.步骤2：采用光刻工艺，并通过在n-漂移区7中高温离子注入p型杂质后退火，形成器件的浮空p区13，如图15所示，在硅片表面生长一层预氧化层；
94.步骤3：通过光刻刻蚀场氧左右的有源区形成氧化层，采用光刻工艺，形成第一沟槽至第六沟槽，如图16所示，并生长出牺牲氧用于刻蚀后除掉表面沾污，之后通过热氧化工艺，在所述第一沟槽至第六沟槽的侧壁和底部形成沟槽氧化层6；
95.步骤4：在第一沟槽至第六沟槽中进行掺n的多晶硅淀积，并通过光刻进行刻蚀，形成多晶硅沟槽栅，如图17所示；
96.步骤5：采用热氧化工艺形成氧化屏蔽层a，通过光刻工艺刻蚀掉多晶硅沟槽栅表面的氧化层以及多晶硅沟槽栅上层的多晶硅，形成第一分裂栅11-1至第六分裂栅11-6，在
第一分裂栅11-1至第六分裂栅11-6表面进行热氧化形成氧化隔离层并再次进行淀积，在第一沟槽中形成沟槽栅5，在第二至第六沟槽中形成第一沟槽发射极12-1至第五沟槽发射极12-5，如图18-19所示；
97.步骤6：采用光刻工艺，并通过高温离子注入p型杂质后退火，形成器件的p型基区4，如图20所示；
98.步骤7：通过高温离子注入n型杂质并退火制作器件的n+发射区3，如图21所示；
99.步骤8：通过高温离子注入p型杂质并退火制作器件的p+发射区2，如图22所示；
100.步骤9：进行al金属淀积形成发射极金属1，如图23所示；
101.步骤10：翻转硅片，减薄硅片厚度，在硅片背面通过高能离子注入n型杂质、通过离子注入p型杂质并退火，形成n型电场阻止层8以及在其表面形成p型集电区9，如图24所示；
102.步骤11：在硅片背面淀积金属，在p型集电区9表面形成集电极金属10，如图25所示。
103.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
104.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
105.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
106.在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
107.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
108.以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和
原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

1.一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，其特征在于，包括相邻设置的有源区和过渡区，所述有源区的元胞结构包括：集电极金属(10)、p型集电区(9)、n型电场阻止层(8)、n-漂移区(7)、p型基区(4)、n+发射区(3)、p+发射区(2)、浮空p区(13)、分裂栅结构、第一至第五沟槽发射极结构与第一发射极金属(1-1)；集电极金属(10)、p型集电区(9)、n型电场阻止层(8)和n-漂移区(7)由下至上依次层叠设置；所述分裂栅结构位于所述n-漂移区(7)的顶层一侧，第一至第五沟槽发射极结构依次间隔位于所述n-漂移区(7)的顶层另一侧，相邻的沟槽发射极结构之间的所述n-漂移区(7)的顶层具有浮空p区(13)，所述p型基区(4)位于第一沟槽发射极结构和所述分裂栅结构之间的所述n-漂移区(7)的顶层，所述n+发射区(3)和所述p+发射区(2)侧面相互接触的位于所述p型基区(4)的顶层，所述第一发射极金属(1-1)位于所述n+发射区(3)和所述p+发射区(22)上；所述分裂栅结构包括第一分裂栅(11-1)和沟槽栅(5)，所述沟槽栅(5)位于所述第一分裂栅(11-1)上，且第一分裂栅(11-1)和沟槽栅(5)之间具有沟槽氧化层(6)，第一分裂栅(11-1)和沟槽栅5与n-漂移区(7)、p型基区(4)和n+发射区(3)之间具有沟槽氧化层(6)；所述过渡区的元胞结构包括：集电极金属(10)、p型集电区(9)、n型电场阻止层(8)、n-漂移区(7)、浮空p区(13)、第六至第八沟槽发射极结构、金属层(14)与第二发射极金属(1-2)；集电极金属(10)、p型集电区(9)、n型电场阻止层(8)和n-漂移区(7)由下至上依次层叠设置；所述第六至第八沟槽发射极结构依次间隔位于所述n-漂移区(7)的顶层一侧，相邻的沟槽发射极结构之间的所述n-漂移区(7)的顶层中具有浮空p区(13)，所述n-漂移区(7)的顶层另一侧中也具有浮空p区(13)，第二发射极金属(1-2)位于所述第六沟槽发射极结构和第七沟槽发射极结构之间的浮空p区(13)上，金属层(14)位于所述第七沟槽发射极结构和第八沟槽发射极结构之间的浮空p区(13)上；所述第一至第八沟槽发射极结构均包括沟槽发射极、分裂栅和沟槽氧化层(6)，所述分裂栅位于所述沟槽发射极下，第五沟槽发射极(12-5)和第六分裂栅(11-6)的侧面分别与第六沟槽发射极(12-6)和第七分裂栅(11-7)的侧面相互接触，且所述沟槽发射极和所述分裂栅之间以及所述沟槽发射极和所述分裂栅的侧面均具有沟槽氧化层(6)；过渡区元胞结构中的浮空p区13通过金属层(14)连接到外置二极管的p区，有源区元胞结构中的分裂栅连接到外置二极管的n区，外置电容连接到第一分裂栅(11-1)与第一发射极金属(1-1)之间。2.一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，其特征在于，包括相邻设置的有源区和过渡区，所述有源区的元胞结构包括：集电极金属(10)、p型集电区(9)、n型电场阻止层(8)、n-漂移区(7)、p型基区(4)、n+发射区(3)、p+发射区(2)、浮空p区(13)、分裂栅结构、第一至第五沟槽发射极结构与第一发射极金属(1-1)；集电极金属(10)、p型集电区(9)、n型电场阻止层(8)和n-漂移区(7)由下至上依次层叠设置；所述分裂栅结构位于所述n-漂移区(7)的顶层一侧，第一至第五沟槽发射极结构依次间隔位于所述n-漂移区(7)的顶层另一侧，相邻的沟槽发射极结构之间的所述n-漂移区(7)的顶层具有浮空p区(13)，所述p型基区(4)位于第一沟槽发射极结构和所述分裂栅结构之间的所述n-漂移区(7)的顶层，所述n+发射区(3)和所述p+发射区(2)侧面相互接触的位于
所述p型基区(4)的顶层，所述第一发射极金属(1-1)位于所述n+发射区(3)和所述p+发射区(22)上；所述分裂栅结构包括第一分裂栅(11-1)和沟槽栅(5)，所述沟槽栅(5)位于所述第一分裂栅(11-1)上，且第一分裂栅(11-1)和沟槽栅(5)之间具有沟槽氧化层(6)，第一分裂栅(11-1)和沟槽栅(5)与n-漂移区(7)、p型基区(4)和n+发射区(3)之间具有沟槽氧化层(6)；所述过渡区的元胞结构包括：集电极金属(10)、p型集电区(9)、n型电场阻止层(8)、n-漂移区(7)、浮空p区(13)、第六沟槽发射极结构、第七沟槽发射极结构、多晶硅二极管结构、金属层(14)与第二发射极金属(1-2)；集电极金属(10)、p型集电区(9)、n型电场阻止层(8)和n-漂移区(7)由下至上依次层叠设置；第六沟槽发射极结构和第七沟槽发射极结构间隔位于所述n-漂移区(7)的顶层一侧，相邻的沟槽发射极结构之间的所述n-漂移区(7)的顶层中具有浮空p区(13)，所述n-漂移区(7)的顶层另一侧中也具有浮空p区(13)，所述n-漂移区(7)的顶层另一侧中的浮空p区(13)中具有多晶硅二极管结构，第二发射极金属(1-2)位于所述第六沟槽发射极结构和第七沟槽发射极结构之间的浮空p区(13)上，金属层(14)位于所述第七沟槽发射极结构和多晶硅二极管结构之间的浮空p区(13)上；所述第一至第七沟槽发射极结构均包括沟槽发射极、分裂栅和沟槽氧化层(6)，所述分裂栅位于所述沟槽发射极下，第五沟槽发射极(12-5)和第六分裂栅(11-6)的侧面分别与第六沟槽发射极(12-6)和第七分裂栅(11-7)的侧面相互接触，且所述沟槽发射极和所述分裂栅之间以及所述沟槽发射极和所述分裂栅的侧面均具有沟槽氧化层(6)；所述多晶硅二极管结构包括多晶硅二极管p型区(16)和多晶硅二极管n型区(17)，多晶硅二极管p型区(16)位于多晶硅二极管n型区(17)上，且多晶硅二极管p型区(16)和多晶硅二极管n型区(17)的侧面均具有沟槽氧化层(6)；过渡区元胞结构中的浮空p区(13)通过金属层(14)连接到外置二极管的p区，有源区元胞结构中的分裂栅连接到外置二极管的n区，外置电容连接到第一分裂栅(11-1)与第一发射极金属(1-1)之间。3.根据权利要求1-2任一项所述的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，其特征在于，所述p型基区4的下方具有n型载流子存储层(18)。4.根据权利要求1-2任一项所述的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，其特征在于，所述n型电场阻止层(8)采用多步氢注入工艺形成。5.根据权利要求1-2任一项所述的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，其特征在于，在所述n-漂移区(7)中引入超结结构，所述超结结构包括p柱(19)和n柱(20)，所述p柱19和n柱(20)侧面相互接触的位于所述n-漂移区(7)中，所述n柱(20)上方为p型基区4，p柱(19)和n柱(20)的接触面处于所述沟槽发射极结构下方。6.根据权利要求1-2任一项所述的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，其特征在于，所述p型集电区9的一侧中具有n区(21)。7.根据权利要求1-2任一项所述的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管，其特征在于，将有源区的浮空p区(13)替换为p型基区(4)，将有源区的沟槽发射极替换为沟槽栅(5)，所述n+发射区(3)和所述p+发射区(2)侧面相互接触的位于所述p型基区(4)的顶层，且所述n+发射区(3)位于所述p+发射区(2)两侧，发射极金属(1)位于所述n+发
射区(3)和所述p+发射区(2)上。8.一种权利要求1-7任一项所述的一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管的制作方法，其特征在于，包括以下步骤：步骤1：选取n型轻掺杂fz硅片作为器件的n-漂移区(7)；步骤2：采用光刻工艺，并通过在n-漂移区(7)中高温离子注入p型杂质后退火，形成器件的浮空p区(13)；步骤3：采用光刻工艺，形成第一沟槽至第六沟槽，并通过热氧化工艺，在所述第一沟槽至第六沟槽的侧壁和底部形成沟槽氧化层(6)；步骤4：在第一沟槽至第六沟槽中进行掺n的多晶硅淀积，形成多晶硅沟槽栅(29)；步骤5：采用热氧化工艺形成氧化屏蔽层，通过光刻工艺刻蚀掉多晶硅沟槽栅表面的氧化层以及多晶硅沟槽栅上层的多晶硅，形成第一分裂栅(11-1)至第六分裂栅(11-6)，在第一分裂栅(11-1)至第六分裂栅(11-6)表面进行热氧化形成氧化隔离层并再次进行淀积，在第一沟槽中形成沟槽栅5，在第二至第六沟槽中形成第一沟槽发射极(12-1)至第五沟槽发射极(12-5)；步骤6：采用光刻工艺，并通过高温离子注入p型杂质后退火，形成器件的p型基区(4)；步骤7：通过高温离子注入n型杂质并退火制作器件的n+发射区(3)；步骤8：通过高温离子注入p型杂质并退火制作器件的p+发射区(2)；步骤9：进行al金属淀积形成发射极金属(1)；步骤10：翻转硅片，减薄硅片厚度，在硅片背面通过高能离子注入n型杂质、通过离子注入p型杂质并退火，形成n型电场阻止层(8)以及在其表面形成p型集电区(9)；步骤11：在硅片背面淀积金属，在p型集电区(9)表面形成集电极金属(10)。

技术总结

本发明属于功率半导体器件技术领域，涉及一种具有全沟槽结构的自偏置分裂绝缘栅双极型晶体管及其制作方法。本发明通过版图走线引出过渡区浮空P区电位，通过模块封装将二极管与电容集成，使得C串联于分裂栅11-1、11-2、11-3、11-4、11-5、11-6与发射极金属1之间。利用器件阻断时浮空P区电位给电容充电，从而为分离栅提供偏置电位，故分离栅也具有一个稳定的电位，该电位吸引分离栅附近的电子积累形成电子积累层，该积累层提高了沟道的注入效率，进一步提升了漂移区电导调制效应，降低了器件的正向导通压降。向导通压降。向导通压降。