一种容易调整输出占空比的软启动电路的制作方法

1.本实用新型涉及软启动电路技术领域，特别涉及一种容易调整输出占空比的软启动电路。

背景技术：

2.现有的软启动电路存在一定不足，不不安于调整输出占空比。

技术实现要素：

3.针对现有技术中的上述不足，本实用新型提供了一种容易调整输出占空比的软启动电路。
4.为了达到上述实用新型目的，本实用新型采用的技术方案为：
5.一种容易调整输出占空比的软启动电路，包括：总时钟、计数器a、计数器b和输出部分，所述总时钟的输入端与基础时钟相连，所述总时钟的输出端与所述计数器a的输入端连接，所述计数器a和所述计数器b的输出端均与所述输出部分连接，所述输出部分的输出端与所述计数器a和所述计数器b的输入端连接。
6.作为改进，所述总时钟包括：d0触发器、d1触发器、d2触发器、d3触发器、d4触发器和d5触发器，所述d0触发器、所述d1触发器、所述d2触发器、所述d3触发器、所述d4 触发器和所述d5触发器依次进行连接。
7.作为改进，所述计数器a包括：nor0或非门、d6触发器、d7触发器、d8触发器、d9触发器、d10触发器和d11触发器，所述nor0或非门、所述d6触发器、所述d7触发器、所述 d8触发器、所述d9触发器、所述d10触发器和所述d11触发器依次进行连接。
8.作为改进，所述计数器b包括：nor1或非门、d12触发器、d13触发器、d14触发器、d15 触发器、d16触发器和d17触发器，所述nor1或非门、所述d12触发器、所述d13触发器、所述d14触发器、所述d15触发器、所述d16触发器和所述d17触发器依次进行连接。
9.作为改进，所述输出部分包括检测部分a、检测部分b、检测部分c和rs锁存器，所述检测部分a中设置有nand0与非门、nand1与非门和nor2或非门，所述nand0与非门和所述 nand1与非门的输出端均与所述nor2或非门输入端连接，所述检测部分b中设置有d18触发器和nor3或非门，所述d18触发器的输出端与所述nor3或非门的输入端连接，所述检测部分c中设置有xnor0同或门、xnor1同或门、xnor2同或门、xnor3同或门、xnor4同或门和 xnor5同或门、nand2与非门、nand3与非门和nor4或非门，所述xnor0同或门、所述xnor1 同或门、所述xnor2同或门的输出端与所述nand2与非门的输入端连接，所述nand2与非门和所述nand3与非门的输出端与所述nor4或非门的输入端连接，所述rs锁存器中设置有nor5 或非门和nor6或非门，所述nor5或非门的输出端与所述nor6或非门的输入端连接，所述nor6或非门的输出端与所述nor5或非门的输入端连接，所述检测部分a、所述检测部分b和所述检测部分c的输出端与所述rs锁存器的输入端连接。
10.本实用新型的有益效果为：
与非门的输出端均与所述nor2或非门输入端连接，所述检测部分b中设置有d18触发器和 nor3或非门，所述d18触发器的输出端与所述nor3或非门的输入端连接，所述检测部分c 中设置有xnor0同或门、xnor1同或门、xnor2同或门、xnor3同或门、xnor4同或门和xnor5 同或门、nand2与非门、nand3与非门和nor4或非门，所述xnor0同或门、所述xnor1同或门、所述xnor2同或门的输出端与所述nand2与非门的输入端连接，所述nand2与非门和所述nand3与非门的输出端与所述nor4或非门的输入端连接，所述rs锁存器中设置有nor5或非门和nor6或非门，所述nor5或非门的输出端与所述nor6或非门的输入端连接，所述nor6 或非门的输出端与所述nor5或非门的输入端连接，所述检测部分a、所述检测部分b和所述检测部分c的输出端与所述rs锁存器的输入端连接。
27.如图2所示的总时钟，由6个d触发器构成，每一个d触发器的qn端连接自己的d端， d0、d1、d2、d3和d4触发器的q端分别连接d1、d2、d3、d4和d5触发器的clk端。d0的 clk端接入基础时钟(这里以周期为1us的时钟cp_1us为例)。por信号送入每个d触发器的set端，用于复位。
28.图中带三角符号的一端为clk端，这一端接入时钟信号，d触发器的每个时钟上升沿到来时，会将d端的值送至q端，d端的值取反送至qn端，我们将d触发器的qn端连接到d端，可以使q端的值在每个时钟上升沿到来时翻转一次，就可以得到周期为原来两倍的时钟(qn端也是)，即可以对时钟信号进行二分频。set端和clr端分别为置位端和复位端，当set＝1时，q置一，qn清零。当clr＝1时，q清零，qn置一。set端和clr端不能同时为 1。
29.通过异步计数器将周期为1us的系统时钟进行二分频、四分频、八分频、
……
，此处以六十四分频为例，得到周期为64us的时钟，波形如图3所示。此部分可供其他电路使用，若已有分频好的时钟，则这此部分可以省略。这部分用来给计数器a一个周期较长的时钟，使计数器a缓慢增大。
30.图4为计数器a和计数器b，从an《5:0》(或bn《5:0》)端可以读到计数结果。计数器a 里的d6、d7、d8、d9和d10触发器的q端分别连接d7、d8、d9、d10和d11触发器的clk端。 d7的clk端接入分频后的时钟cpn_64us和信号aeq111111的或非，即当aeq111111＝1时，计数器a停止工作。计数器b里的d12、d13、d14、d15和d16触发器的q端分别连接d13、 d14、d15、d16和d17触发器的clk端。d12的clk端接入时钟cp_1us和信号aeq111111的或非，即当aeq111111＝1时，计数器b也停止工作。por信号送入每个d触发器的set端，用于复位。
31.复位结束后开始计数，an《5:0》每64us加一，bn《5:0》每1us加一，当aeq111111＝1时，两组计数器都会停止。
32.图5为输出部分，3个检测部分分别检测计数器a是否计满、计数器b是否等于0、计数器b是否等于计数器a。右侧为一个rs锁存器，当a计满或者b＝0时，out端置一。当b＝a 时，out清零。
33.与非门nand0和与非门nand1的输出接给二输入或非门nor2的输入端，这三个门电路构成一个六输入与门，将an《0》至an《5》接在这个六输入与门的输入端，输出端即为aeq111111 信号，当an《5:0》＝63时，aeq111111＝1。
34.d18触发器的clk端接cp_1us，d端接bn《5》，qn端连接或非门nor3的一个输入端，nor3 的另一个输入端接bn《5》，输出端输出的信号为beq0。d18触发器会记录下上一周期bn《5》 的值，或非门的两个输入都为0时，输出才为1，因此当且仅当上一周期里bn《5》＝1，当
前周期bn《5》＝0时，beq0才会为1。这部分电路是一个下降沿检测电路，检测到bn《5》的下降沿后输出一个周期高电平(此时bn《5:0》＝0)。
35.与非门nand2和与非门nand3的输出接给二输入或非门nor4的输入端，这三个门电路构成一个六输入与门，这个六输入与门的输入端接入6个同或门，xnor0的两个输入端为an《0》 和bn《0》，xnor1的两个输入端为an《1》和bn《1》，
……
，xnor5的两个输入端为an《5》和bn《5》。这部分电路用来判断an《5:0》与bn《5:0》是否相同，相同时beqa＝1。
36.三输入或非门nor5和二输入或非门nor 6构成rs锁存器，nor5的三个输入分别为beq0、 aeq111111和nor6的输出，nor6的两个输入为beqa和nor5的输出。nor5的输出作为此软启动电路的最终输出，命名为out。当beq0＝1时，out＝1，当beqa＝1时，out＝0,
37.当aeq111111时，out＝1，此时计数器a和计数器b会停止工作，b不再会等于a，out 不再为0，软起动结束。
38.计数器a每64us加一，计数器b每1us加一，当b小于a时，out＝1。因为a在缓慢增大，b追上a的时间会越来越长，out端的高电平时间也就越来越长，从而从out端得到占空比不断增大的矩形波。
39.计数器a的当前值除以最大值即为当前的占空比，整个软启动过程的时间就是计数器a 从开始到计满的时间，可以随意设置计数器a的起点，终点以及计数速度。给计数器a接入更慢的时钟就可以增大软启动的时间，增加计数器a与计数器b的位数，可以增加软启动的台阶数，也可以增大软启动时间。
40.图6～9为占空比分别为2/64、3/64、62/64、64/64时out端的波形，占空比到不了63/64，输出部分将111111(即63)设为软启动的终点，当计数器a计到63时，占空比会直接到达 100％，软启动结束。
41.以上所述仅为本实用新型专利的较佳实施例而已，并不用以限制本实用新型专利，凡在本实用新型专利的精神和原则之内所做的任何修改、等同替换和改进等，均应包含在本实用新型专利的保护范围之内。

技术特征：

1.一种容易调整输出占空比的软启动电路，其特征在于，包括：总时钟、计数器a、计数器b和输出部分，所述总时钟的输入端与基础时钟相连，所述总时钟的输出端与所述计数器a的输入端连接，所述计数器a和所述计数器b的输出端均与所述输出部分连接，所述输出部分的输出端与所述计数器a和所述计数器b的输入端连接。2.根据权利要求1所述的一种容易调整输出占空比的软启动电路，其特征在于，所述总时钟包括：d0触发器、d1触发器、d2触发器、d3触发器、d4触发器和d5触发器，所述d0触发器、所述d1触发器、所述d2触发器、所述d3触发器、所述d4触发器和所述d5触发器依次进行连接。3.根据权利要求2所述的一种容易调整输出占空比的软启动电路，其特征在于，所述计数器a包括：nor0或非门、d6触发器、d7触发器、d8触发器、d9触发器、d10触发器和d11触发器，所述nor0或非门、所述d6触发器、所述d7触发器、所述d8触发器、所述d9触发器、所述d10触发器和所述d11触发器依次进行连接。4.根据权利要求3所述的一种容易调整输出占空比的软启动电路，其特征在于，所述计数器b包括：nor1或非门、d12触发器、d13触发器、d14触发器、d15触发器、d16触发器和d17触发器，所述nor1或非门、所述d12触发器、所述d13触发器、所述d14触发器、所述d15触发器、所述d16触发器和所述d17触发器依次进行连接。5.根据权利要求1所述的一种容易调整输出占空比的软启动电路，其特征在于，所述输出部分包括检测部分a、检测部分b、检测部分c和rs锁存器，所述检测部分a中设置有nand0与非门、nand1与非门和nor2或非门，所述nand0与非门和所述nand1与非门的输出端均与所述nor2或非门输入端连接，所述检测部分b中设置有d18触发器和nor3或非门，所述d18触发器的输出端与所述nor3或非门的输入端连接，所述检测部分c中设置有xnor0同或门、xnor1同或门、xnor2同或门、xnor3同或门、xnor4同或门和xnor5同或门、nand2与非门、nand3与非门和nor4或非门，所述xnor0同或门、所述xnor1同或门、所述xnor2同或门的输出端与所述nand2与非门的输入端连接，所述nand2与非门和所述nand3与非门的输出端与所述nor4或非门的输入端连接，所述rs锁存器中设置有nor5或非门和nor6或非门，所述nor5或非门的输出端与所述nor6或非门的输入端连接，所述nor6或非门的输出端与所述nor5或非门的输入端连接，所述检测部分a、所述检测部分b和所述检测部分c的输出端与所述rs锁存器的输入端连接。

技术总结

本实用新型提供了一种容易调整输出占空比的软启动电路，包括：总时钟、计数器A、计数器B和输出部分，所述总时钟的输入端与基础时钟相连，所述总时钟的输出端与所述计时器A的输入端连接，本实用新型提供一种软启动的实现方法，这种方法原理简单，使用两个计数器(周期较长的计数器A和周期较短的计数器B)可以轻易控制输出的占空比。计数器B的值为0到63不停地循环，B小于A时输出为1。计数器A的值直接反映当前的占空比，通过操作计数器A的值就可以控制输出的占空比。给计数器A接入一个周期较长的时钟，使计数器A缓慢增大，就可以在OUT脚得到占空比不断增大的矩形波(PWM)，有效电压就从0平滑地上升到额定电压。平滑地上升到额定电压。平滑地上升到额定电压。

技术研发人员：

ꢀ(74)专利代理机构

受保护的技术使用者：

上海鑫雁微电子股份有限公司

技术研发日：

2022.05.27

技术公布日：

2022/11/28