一种具有回读功能的寄存器的制作方法

1.本发明涉及一种具有回读功能的寄存器，属于集成电路技术领域。

背景技术：

2.fpga中文名字是现场可编程门阵列，是一种通用集成电路，与cpu，dsp一起并称为3大通用信号处理芯片。其通用性的实现方式为：通过对大量存在与芯片中的存储单元（sram,flash,efuse等）进行配置，实现对fpga中可编程逻辑的重构，从而实现不同的应用电路。为了对存在于fpga中配置存储器进行配置，需要专用的配置控制模块，同时为了保证配置到存储器的码流是正确的，需要对配置进去的电路进行回读以验证码流的正确性。综上，fpga具有对配置存储器进行配置和回读的电路。
3.除了配置存储器，fpga中还包括可编程逻辑块、可编程存储器和可编程数字信号处理器，而可编程逻辑块中包括用于实现组合逻辑的查表和用于实现存储功能的寄存器，其中寄存器的初始状态对fpga实现用户电路非常重要，对寄存器的初始状态进行确定，称为寄存器的初始化，同样的，应用电路在运行过程中寄存器中的状态也需要被获取用于调试。如何实现寄存器状态的初始化和获取（回读）是需要解决的重要问题。

技术实现要素：

4.本发明要解决的技术问题是：提供一种具有回读功能的寄存器。
5.为了解决上述技术问题，本发明提出的技术方案是：一种具有回读功能的寄存器，包括寄存器本体，从所述寄存器的输入端到输出端依次为第一反相器、第二反相器和第三反相器；所述第二反相器的输入端和输出端分别连接两个或非门的其中一个输出端，所述或非门的另一个输出端均与第四反相器的输出端相连，所述第四反相器的输入端为读取使能端；所述与非门的输出端分别连接传输管mn1的栅极和传输管mn2的栅极，所述传输管mn1和所述传输管mn2的源极接低电平，所述传输管mn1的漏极、第五反相器的输入端、第六反相器的输出端及传输管m3的源极/漏极视为一点，所述传输管mn2的漏极、第五反相器的输出端、第六反相器的输入端及传输管m4的源极/漏极视为一点；所述传输管m3和所述传输管m4的栅极连接配置使能端。
6.本发明带来的有益效果是：本发明将寄存器的回读功能通过sram来实现，简化了寄存器回读所需的额外电路。
附图说明
7.下面结合附图对本发明作进一步说明。
8.图1是本发明实施例的支持回读功能的寄存器结构图。
9.图2是本发明实施例回读结构示意图。
具体实施方式实施例
10.本实施例的一种具有回读功能的寄存器，如图1所示，包括寄存器本体，从所述寄存器的输入端到输出端依次为第一反相器inv1、第二反相器inv2和第三反相器inv3；所述第二反相器的输入端和输出端分别连接两个或非门的其中一个输出端，所述或非门的另一个输出端均与第四反相器的输出端相连，所述第四反相器的输入端为读取使能端rd_en；所述与非门的输出端分别连接传输管mn1的栅极和传输管mn2的栅极，所述传输管mn1和所述传输管mn2的源极接低电平，所述传输管mn1的漏极init_q、第五反相器的输入端、第六反相器的输出端及传输管m3的源极/漏极视为一点，所述传输管mn2的漏极init_qn、第五发想起的输出端、第六反相器的输入端及传输管m4的源极/漏极视为一点；所述传输管m3和所述传输管m4的栅极连接或门输出，所述或门的输入端分别连接所述第四反相器的输入端和传输管m3的配置使能端wl。
11.其工作原理为，当rd_en为0的时候，则控制两个或非门输出为0，从而进一步关闭两个传输管，使得两个传输管输出高阻。相应的，当rd_en为1的时候，则控制两个或非门输出等于inv2的输入和输出，及与q相同，或与q相反。
12.图2的结构引出两个端口init_q和init_qn，并且m3和m4的栅极连接wl。当需要对sram进行配置时，则wl=1，通过bl和bln实现对sram的写操作，当需要对寄存器回读时，则通过rd_en=1进一步将图1的init_q和init_qn连接到图2的init_q和init_qn端，从而实现对sram的写入，这时候sram存储的数值与寄存器存储的数值是一致的。

技术特征：

1.一种具有回读功能的寄存器，包括寄存器本体，其特征在于：从所述寄存器的输入端到输出端依次为第一反相器、第二反相器和第三反相器；所述第二反相器的输入端和输出端分别连接两个或非门的一个输出端，所述或非门的另一个输出端均与第四反相器的输出端相连，所述第四反相器的输入端为读取使能端；所述与非门的输出端分别连接传输管mn1的栅极和传输管mn2的栅极，所述传输管mn1和所述传输管mn2的源极接低电平，所述传输管mn1的漏极、第五反相器的输入端、第六反相器的输出端及传输管m3的源极/漏极视为一点，所述传输管mn2的漏极、第五反相器的输出端、第六反相器的输入端及传输管m4源极/漏极视为一点；所述传输管m3和所述传输管m4的栅极连接配置使能端。

技术总结

本发明涉及一种具有回读功能的寄存器，属于集成电路技术领域。该寄存器的输入端到输出端依次为第一反相器、第二反相器和第三反相器；第二反相器的输入端和输出端分别连接两个或非门的一输出端，或非门的另一输出端均与第四反相器的输出端相连；与非门的输出端分别连接传输管mn1的栅极和传输管mn2的栅极，传输管mn1和传输管mn2的源极接低电平，传输管mn1的漏极、第五反相器的输入端、第六反相器的输出端及传输管m3的源极/漏极视为一点，传输管mn2的漏极、第五反相器的输出端、第六反相器的输入端及传输管m4的源极/漏极视为一点。本发明将寄存器的回读功能通过SRAM来实现，简化了寄存器回读所需的额外电路。存器回读所需的额外电路。存器回读所需的额外电路。

技术研发人员：

高丽江 贾一平 杨海钢

受保护的技术使用者：

北京中科胜芯科技有限公司

技术研发日：

2022.09.15

技术公布日：

2022/12/12