DTMB调制器FPGA设计文档
一、总体框架图
总体结构框图
系统配置：
帧格式：PN420,PN595,PN945
载波数:单载波,多载波
调制方式:QAM4NR,QAM4,QAM16,QAM32,QAM64
LDPC编码率:LDPC04,LDPC06,LDPC08
射频输出频率：950~2150MHz(外加射频电路) 输出电平:-80~+2dBm(外加射频电路)
二、各部分具体实现
1.数据输入接口
qam调制器模块完成输入数据并-串转换逐位输出，送入下一级进行加扰。每次请求BCHLen某 LDPCLen个752比特，其中BCHLen由编码率决定：4/6/8， LDPCLen由QAM阶数决定：1/2 /4/5/6，这样做以便映射是能取到刚好足够的信息比特。中间有LDPCLen个校验比特数目的间隙，后面有由帧长决定的间隙。 2.加扰
对前级过来的数据用扰码进行加扰。输入与PN序列进行逐位模二加运算。扰码在信号帧开始时复位到初始相位。信号帧起始位置通过计数器循环计数来判断。ValidOut信号与ValidIn信号同频, 与时钟Clk同频（108MHz）。 3.BCH编码
对Scrambler模块的输出进行编码。输入通过线性移位反馈寄存器计算编码值，前752个时钟将输入直接输出，后10个时钟输出移位寄存器中的编码值。
三种不同内码码率的FEC码的结构分别为：
a）码率为0.4的FEC（7488,3008）码：先由4个BCH（762,752）码和LDPC（7493,3048）码级联构成，然后将LDPC（7493,3048）码前面的5个校验位删除。
b）码率为0.6的FEC（7488,4512）码：先由6个BCH（762,752）码和LDPC（7493,4572）码级联构成，然后将LDPC（7493,4572）码前面的5个校验位删除。
c）码率为0.8的FEC（7488,6016）码：先由8个BCH（762,752）码和LDPC（7493,6096）码级联构成，然后将LDPC（7493,6096）码前面的5个校验位删除。
LDPCLength根据星座映射的不同，分别取1/2/4/5/6
BCHLength根据码率的不同，分别取4/6/8
每LDPCLength某BCHLength个BCH编码块构成BCHLength个LDPC编码块，2个IFFT数据块即2个数据帧。
4.LDPC编码
模块对BCHEnc模块的输出进行编码，数据输出时，先输出校验比特，再输出事先保存在FIFO（64某127， 合8Kb）的信息比特。
3种码率的生成矩阵的输出位宽为127，深度分别为：24某35=840、36某23=828、48某11=528
5.交织
对LDPCEnc模块的输出进行符号交织。符号交织采用卷积交织，有两种模式，短交织和长交织。
短交织：B=52，M=240符号，交织/解交织总延迟为170个信号帧；
长交织：B=52，M=720符号，交织/解交织总延迟为510个信号帧。
系统初始化后，由于内存中的数据原始值问题，需要经过上述数目个（170/510）信号帧后才能首次输出有效数据。
输出数据位宽为6
6.星座映射
对LDPC模块的输出完成星座映射的功能，将每个6bit的符号映射成10bit的输出。
7.帧体形成
模块完成对Mapper模块的输出添加系统信息的功能。FrameInfo是一个ROM，存放需要添加的系统信息（。先输出36个SystemBit符号，再输出被延迟36个符号时间的输入信号。
8.IFFT
模块对帧体模块的输出（复接了系统信息的数据符号）在C=1模式下插入双导频；在C=3780模式下先进行频域交织，然后进行IFFT变换（3780点）。
9.组帧
HeadAdd模块在ifft模块输出3780个符号的基础上添加长度为420/595/945的帧头，用于存放不同帧头模式的PN信号，通过查询ROM中PN信号的值，输出映射后的信号。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议