一种低噪声级联小数锁相环的制作方法

1.本发明涉及锁相环技术领域，具体涉及一种低噪声级联小数锁相环。

背景技术：

2.基于锁相环(pll)的频率合成器是各种应用中的重要组成部分，尤其是在通信系统中。整数锁相环可以通过改变分频比去对输出频率进行调谐。但在不同通信协议下，信道带宽的大小也不尽相同，当通信协议的信道带宽小于参考频率的大小时，普通的整数锁相环就不能够起到切换信道的作用，此时就需要具有小数分频比的小数锁相环对本振频率进行调谐，从而切换信道。常见的小数锁相环的结构如图1所示。小数锁相环能够进行精度小于参考频率的频率调谐，要实现这一过程，需要有差分-积分调制器对多模分频器进行控制，从而使分频比在时间上的平均值呈现为小数的数值。
3.锁相环的相位噪声是关键指标，其影响了通信系统传输数据的速率。小数锁相环使用dsm和mmd实现小数分频比的过程中，加入了量化过程，产生的量化噪声会对锁相环的带外噪声产生影响，恶化噪声性能。
4.pll的相位噪声分为两部分，一部分为带内噪声，另外一部分为带外噪声，对于经典的整数型电荷泵锁相环，其带内噪声主要由参考信号和电荷泵贡献，且对于两者噪声的恶化均与分频比n成正比，其带外噪声主要由压控振荡器贡献。但对于小数锁相环则还有额外的噪声源加入，即量化噪声源的加入，量化噪声源的大小由dsm的工作频率，量化步进，多模分频器的分频比所影响，在确定了dsm以及多模分频器的结构后，其最大的影响因素为dsm的工作频率。dsm对于带外噪声具有很大的影响，这是因为量化噪声的频谱呈现出全通的特性，但由dsm整形后，呈现出高通的特性。当dsm的工作频率较低时，量化噪声对相位噪声的贡献就能等同于甚至超过压控振荡器的相位噪声贡献。
5.常规的电荷泵小数锁相环，虽然对量化噪声已经做出了整形以及滤波，但在使用较为常见的晶振，例如频率为40mhz的晶振，且使用mash1-1-1结构dsm的情况下，量化噪声的水平会达到-94dbc/hz@1mhz。这一数值相较于输出10ghz，fom在190dbc的vco的相位噪声高了20db，已经主导锁相环的带外相位噪声。

技术实现要素：

6.针对现有技术中的上述不足，本发明提供的一种低噪声级联小数锁相环解决了现有锁相环存在量化噪声在输出总相位噪声的贡献高的问题。
7.为了达到上述发明目的，本发明采用的技术方案为：一种低噪声级联小数锁相环，包括：整数欠采样锁相环和小数电荷泵锁相环；
8.所述整数欠采样锁相环用于降低带内噪声；
9.所述小数电荷泵锁相环用于调控输出信号频率。
10.进一步地，所述整数欠采样锁相环包括：欠采样鉴相器和电荷泵、环路滤波器、压控振荡器、脉冲发生器、死区鉴相器和电荷泵、以及分频器；
11.所述欠采样鉴相器和电荷泵的输出端分别与压控振荡器的输入端、死区鉴相器和电荷泵的输出端、环路滤波器的输入端连接，其脉冲控制端与脉冲发生器的输出端连接；所述压控振荡器的输出端分别与欠采样鉴相器和电荷泵的第一输入端、分频器的输入端连接；所述分频器的输出端与死区鉴相器和电荷泵的第一输入端连接；所述死区鉴相器和电荷泵的第二输入端用于输入参考信号；所述脉冲发生器的输入端用于输入参考信号；所述欠采样鉴相器和电荷泵的第二输入端用于输入参考信号。
12.进一步地，所述欠采样鉴相器和电荷泵包括：缓冲器a1、nmos管m1、pmos管m2、nmos管m3、pmos管m4、接地电容c1、接地电容c2、上电流源iup、下电流源idn、第一被控开关和第二被控开关；
13.所述缓冲器a1的输入端作为vcop端，其输出端分别与nmos管m1的漏极和pmos管m2的漏极连接；所述缓冲器a2的输入端作为vcon端，其输出端分别与nmos管m3的漏极和pmos管m4的漏极连接；所述nmos管m1的源极分别与pmos管m2的源极、接地电容c1和上电流源iup的控制端连接，其栅极与nmos管m3的栅极连接，并作为refb端；所述pmos管m4的栅极与pmos管m2的栅极连接，并作为ref端；所述vcop端和vcon端作为欠采样鉴相器和电荷泵的第一输入端；所述refb端和ref端作为欠采样鉴相器和电荷泵的第二输入端；所述pmos管m4的源极分别与nmos管m3的源极、接地电容c2和下电流源idn的控制端连接；所述上电流源iup的一端接入电源，其另一端与第一被控开关的一端连接；所述第一被控开关的另一端与第二被控开关的一端连接，并作为欠采样鉴相器和电荷泵的输出端；所述下电流源idn的一端与第二被控开关的另一端连接，其另一端接地；所述第一被控开关和第二被控开关的控制端作为欠采样鉴相器和电荷泵的脉冲控制端。
14.进一步地，所述环路滤波器包括：接地电容c3、电阻r1和接地电容c4；
15.所述电阻r1的一端与接地电容c3连接，并作为环路滤波器的输入端；所述电阻r1的另一端与接地电容c4连接。
16.进一步地，所述死区鉴相器和电荷泵包括：上电流源fll_iup、下电流源fll_idn、第三被控开关、第四被控开关、d触发器d1、d触发器d2、d触发器d3、d触发器d4、非门a3、非门a4和与门a5；
17.所述d触发器d2的d端接高电平，其cp端与非门a3的输入端连接，并作为死区鉴相器和电荷泵的第二输入端；所述d触发器d2的q端分别与与门a5的第一输入端和d触发器d1的d端连接，其res端分别与d触发器d4的res端和与门a5的输出端连接；所述d触发器d4的d端接高电平，其cp端与非门a4的输入端连接，并作为死区鉴相器和电荷泵的第一输入端；所述d触发器d3的d端分别与与门a5的第二输入端和d触发器d4的q端连接，其cp端与非门a4的输出端连接，其q端与第四被控开关的控制端连接；所述d触发器d1的cp端与非门a3的输出端连接，其q端与第三被控开关的控制端连接；所述上电流源fll_iup的一端接电源，其另一端与第三被控开关的一端连接；所述第四被控开关的一端与第三被控开关的另一端连接，并作为死区鉴相器和电荷泵的输出端；所述下电流源fll_idn的一端与第四被控开关的另一端连接，其另一端接地。
18.进一步地，所述脉冲发生器包括：非门a5、非门a6、非门a7、与门a8和延时器u1；
19.所述非门a5的输入端作为脉冲发生器的输入端，其输出端与非门a6的输入端连接；所述非门a6的输出端分别与非门a7的输入端和延时器u1的输入端连接；所述与门a8的
第一输入端与延时器u1的输出端连接，其第二输入端与非门a7的输出端连接，其输出端作为脉冲发生器的输出端。
20.进一步地，所述小数电荷泵锁相环包括：选择器s1、选择器s2、pfd单元、cp单元、vco单元、电阻r2、电阻r3、接地电容c5、接地电容c6、接地电容c7、cml/2单元、tspc/2单元、mmd/5单元、mmd/8～15单元和mash1-1-1dsm单元；
21.所述选择器s1的第一输入端作为小数电荷泵锁相环的第一输入端，其第二输入端作为小数电荷泵锁相环的第二输入端，其输出端与pfd单元的第一输入端连接；所述小数电荷泵锁相环的第一输入端与整数欠采样锁相环的输出端连接；所述pfd单元的输出端与cp单元的输入端连接；所述cp单元的输出端分别与电阻r2的一端、接地电容c6和电阻r3的一端连接；所述电阻r2的另一端与接地电容c5连接；所述vco单元的输入端分别与电阻r3的另一端和接地电容c7连接，其第一输出端作为小数电荷泵锁相环的信号输出端，其第二输出端与cml/2单元的输入端连接；所述cml/2单元的第一输出端与选择器s2的第一输入端连接，其第二输出端与tspc/2单元的输入端连接；所述tspc/2单元的输出端与mmd/5单元的输入端连接；所述选择器s2的第二输入端与mmd/5单元的输出端连接，其输出端与mmd/8～15单元的第一输入端连接；所述mmd/8～15单元的第二输入端与mash1-1-1dsm单元的输出端连接，其输出端分别与pfd单元的第二输入端和mash1-1-1dsm单元的输入端连接。
22.综上，本发明的有益效果为：
23.本发明中通过级联小数锁相环的方式，将原单个小数锁相环分为了第一级的整数欠采样锁相环与第二级电荷泵型的小数锁相环，通过第一级整数锁相环的倍频提高了第二级小数锁相环dsm单元的工作频率，有效降低了输出中的量化噪声以及第二级的电荷泵噪声，同时由于第一级整数锁相环的噪声性能良好，倍频过程并未恶化总输出的相位噪声，因此有效降低了锁相环的积分抖动，实现了一种低噪声的小数级联锁相环。
附图说明
24.图1为常见的小数锁相环的结构示意图；
25.图2为一种低噪声级联小数锁相环的结构示意图；
26.图3为整数欠采样锁相环的结构示意图；
27.图4为欠采样鉴相器和电荷泵的电路图；
28.图5为环路滤波器的电路图；
29.图6为死区鉴相器和电荷泵的电路图；
30.图7为脉冲发生器的电路图；
31.图8为压控振荡器的电路图；
32.图9为小数电荷泵锁相环的结构示意图；
33.图10为未使用第一级整数锁相环进行倍频的总输出及各部分相位噪声图；
34.图11为使用了第一级整数锁相环进行倍频的总输出及各部分相位噪声图。
具体实施方式
35.下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，
只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
36.缩写词解释，cp：电荷泵；dsm：差分积分调制器；mmd：多模分频器；pll：相位锁定环路；mash：多级级联。
37.如图2所示，一种低噪声级联小数锁相环，包括：整数欠采样锁相环和小数电荷泵锁相环；
38.所述整数欠采样锁相环用于降低带内噪声；所述小数电荷泵锁相环用于调控输出信号频率。
39.本发明提出了一种两级级联的小数锁相环锁相环，整体框图如图2所示，该结构使用了两个锁相环进行级联，第一级采用欠采样锁相环的结构，第二级采用电荷泵锁相环的结构，来实现量化噪声水平的降低以及小数分频输出。
40.如图3所示，整数欠采样锁相环包括：欠采样鉴相器和电荷泵、环路滤波器、压控振荡器、脉冲发生器、死区鉴相器和电荷泵、以及分频器；
41.所述欠采样鉴相器和电荷泵的输出端分别与压控振荡器的输入端、死区鉴相器和电荷泵的输出端、环路滤波器的输入端连接，其脉冲控制端与脉冲发生器的输出端连接；所述压控振荡器的输出端分别与欠采样鉴相器和电荷泵的第一输入端、分频器的输入端连接；所述分频器的输出端与死区鉴相器和电荷泵的第一输入端连接；所述死区鉴相器和电荷泵的第二输入端用于输入参考信号；所述脉冲发生器的输入端用于输入参考信号；所述欠采样鉴相器和电荷泵的第二输入端用于输入参考信号。
42.如图3所示，锁定初期，频率锁定环路起主导作用，此时压控振荡器的输出信号通过分频到与参考信号相差不大的频率附近，之后通过死区鉴频鉴相器和电荷泵提取参考信号和分频信号上升沿的时间差，若大于周期的一半，则频率锁定环路工作，小于周期一半时，频率锁定环路停止工作，此时由欠采样环路主导。之后，压控振荡器的差分输出信号经过欠采样鉴相器和电荷泵，通过参考信号的上升沿对压控振荡器输出波形进行采样，得到对应的差分采样电压，对环路滤波器进行充放电，得到控制电压，然后再输入到压控振荡器的控制端，形成反馈，最终使环路锁定，得到输出频率为n倍参考频率的信号，并用作下一级的参考信号。
43.如图4所示，欠采样鉴相器和电荷泵包括：缓冲器a1、nmos管m1、pmos管m2、nmos管m3、pmos管m4、接地电容c1、接地电容c2、上电流源iup、下电流源idn、第一被控开关和第二被控开关；
44.所述缓冲器a1的输入端作为vcop端，其输出端分别与nmos管m1的漏极和pmos管m2的漏极连接；所述缓冲器a2的输入端作为vcon端，其输出端分别与nmos管m3的漏极和pmos管m4的漏极连接；所述nmos管m1的源极分别与pmos管m2的源极、接地电容c1和上电流源iup的控制端连接，其栅极与nmos管m3的栅极连接，并作为refb端；所述pmos管m4的栅极与pmos管m2的栅极连接，并作为ref端；所述vcop端和vcon端作为欠采样鉴相器和电荷泵的第一输入端；所述refb端和ref端作为欠采样鉴相器和电荷泵的第二输入端；所述pmos管m4的源极分别与nmos管m3的源极、接地电容c2和下电流源idn的控制端连接；所述上电流源iup的一端接入电源，其另一端与第一被控开关的一端连接；所述第一被控开关的另一端与第二被控开关的一端连接，并作为欠采样鉴相器和电荷泵的输出端；所述下电流源idn的一端与第
二被控开关的另一端连接，其另一端接地；所述第一被控开关和第二被控开关的控制端作为欠采样鉴相器和电荷泵的脉冲控制端。
45.欠采样鉴相器和电荷泵包括：欠采样鉴相器和欠采样电荷泵；所述欠采样鉴相器包括：缓冲器a1、nmos管m1、pmos管m2、nmos管m3、pmos管m4、接地电容c1和接地电容c2。
46.欠采样电荷泵包括：上电流源iup、下电流源idn、第一被控开关和第二被控开关。
47.vcon端和vcop端为压控振荡器的差分输出两路信号，vcop端为正相信号，vcon端为反相信号，refb端为ref端的反相信号，且由ref端产生。vcop端、vcon端经过缓冲器a1、a2后，利用ref端的上升沿进行采样，得到压控振荡器的相位信息。其具体过程为：ref端为低电平时，refb端为高电平，m1、m2、m3、m4同时导通。采样电容c1、c2上的电压随vcop端、vcon端变化，当ref端从低电平变为高电平时，即上升沿来到时，m1、m2、m3、m4同时关断，导致采样电容c1、c2的电荷没有泄放途径，因此c1、c2上的电压会保持关断的一瞬间不变，这个过程被称为采样。当ref端为高电平时，m1、m2、m3、m4均关断，此时c1、c2上的电压不变，这个过程称为保持。所以欠采样鉴相器的实质是一个采样保持电路。vsamp、vsamn分别为vcopv端、con端采样后得到的电压信号，当vsamp大于vsamn时，说明ref端信号的上升沿位于vcop端、vcon端交叉之后，压控振荡器的相位超前于晶振，此时iup电流大于idn电流，使欠采样电荷泵对环路滤波器充电，压控振荡器控制电压上升，输出频率下降。当vsamp小于vsamn时，说明ref端信号的上升沿位于vcop端、vcon端交叉之前，则压控振荡器相位滞后于晶振，此时iup电流小于idn电流，使欠采样电荷泵对环路滤波器放电，压控振荡器控制电压下降，输出频率上升。这一负反馈机制使得锁相环趋于稳定，最终达到锁定的效果。
48.如图5所示，环路滤波器包括：接地电容c3、电阻r1和接地电容c4；
49.所述电阻r1的一端与接地电容c3连接，并作为环路滤波器的输入端；所述电阻r1的另一端与接地电容c4连接。
50.如图6所示，死区鉴相器和电荷泵包括：上电流源fll_iup、下电流源fll_idn、第三被控开关、第四被控开关、d触发器d1、d触发器d2、d触发器d3、d触发器d4、非门a3、非门a4和与门a5；
51.所述d触发器d2的d端接高电平，其cp端与非门a3的输入端连接，并作为死区鉴相器和电荷泵的第二输入端；所述d触发器d2的q端分别与与门a5的第一输入端和d触发器d1的d端连接，其res端分别与d触发器d4的res端和与门a5的输出端连接；所述d触发器d4的d端接高电平，其cp端与非门a4的输入端连接，并作为死区鉴相器和电荷泵的第一输入端；所述d触发器d3的d端分别与与门a5的第二输入端和d触发器d4的q端连接，其cp端与非门a4的输出端连接，其q端与第四被控开关的控制端连接；所述d触发器d1的cp端与非门a3的输出端连接，其q端与第三被控开关的控制端连接；所述上电流源fll_iup的一端接电源，其另一端与第三被控开关的一端连接；所述第四被控开关的一端与第三被控开关的另一端连接，并作为死区鉴相器和电荷泵的输出端；所述下电流源fll_idn的一端与第四被控开关的另一端连接，其另一端接地。
52.当ref的上升沿到来时，d2的q输出端也会产生一个上升沿，此后一直保持高电平，直到div的上升沿到来时，d4的q输出端也产生一个上升沿，此时a5的两端输入均为高电平，输出变为高电平，d2、d4的res端接收到该信号后，输出同时重置为低电平。即d2的q输出端高电平时间代表了ref的上升沿相比div的上升沿早到来的时间长度。若div上升沿更早到
来，则d4的q输出位高电平时间代表了div的上升沿相比ref的上升沿早到来的时间长度。若ref上升沿早于div的时间差不超过二分之一个周期时，即d2的高电平输出时间不超过二分之一个周期时，由于ref经过a3反相的上升沿尚未到来，d1的输出不会发生变化。若ref上升沿早于div的时间差超过二分之一个周期时，即d2的高电平输出时间超过二分之一个周期时，ref经过a3的反相后上升沿到来时，d1的d输入端已经转变为高电平所以此时d1的q输出端会保持高电平直到下一个周期的到来。div的上升沿早到的情况与上述工作过程相似。总的说来，当ref与div的时间差小于二分之一个周期时，d1、d3的输出均为低电平，两电流源对环路滤波器没有影响。当ref与div的时间差大于二分之一个周期时，d1、d3的输出就不是低电平，其中当ref早于div时，d1的输出为高电平，此时fll_iup对环路滤波器充电；div早于ref时，d3的输出为高电平，此时fll_idn对环路滤波器放电。
53.如图7所示，所述脉冲发生器包括：非门a5、非门a6、非门a7、与门a8和延时器u1；
54.所述非门a5的输入端作为脉冲发生器的输入端，其输出端与非门a6的输入端连接；所述非门a6的输出端分别与非门a7的输入端和延时器u1的输入端连接；所述与门a8的第一输入端与延时器u1的输出端连接，其第二输入端与非门a7的输出端连接，其输出端作为脉冲发生器的输出端。
55.其中a5、a6反相两次并不对信号产生影响，a6输出信号与ref端信号相同，经过u1后，整体方波向后延时时间τ。a6输出经过a7后，整体反相，即方波的前半周期变为低电平，后半周期变为高电平。u1和a7的输出同时输入给与门a8，在一个周期内，u1和a7的输出同时为高电平的时间是a7输出上升沿到u1输出下降沿这一段时间，这一段时间与u1提供的τ延时相同。所以这一电路产生了一个周期与ref端相同但高电平时间为τ的脉冲信号。
56.在本实施例中，如图8所示，压控振荡器采用环形振荡器。
57.如图9所示，小数电荷泵锁相环包括：选择器s1、选择器s2、pfd单元、cp单元、vco单元、电阻r2、电阻r3、接地电容c5、接地电容c6、接地电容c7、cml/2单元、tspc/2单元、mmd/5单元、mmd/8～15单元和mash1-1-1dsm单元；
58.所述选择器s1的第一输入端作为小数电荷泵锁相环的第一输入端，其第二输入端作为小数电荷泵锁相环的第二输入端，其输出端与pfd单元的第一输入端连接；所述小数电荷泵锁相环的第一输入端与整数欠采样锁相环的输出端连接；所述pfd单元的输出端与cp单元的输入端连接；所述cp单元的输出端分别与电阻r2的一端、接地电容c6和电阻r3的一端连接；所述电阻r2的另一端与接地电容c5连接；所述vco单元的输入端分别与电阻r3的另一端和接地电容c7连接，其第一输出端作为小数电荷泵锁相环的信号输出端，其第二输出端与cml/2单元的输入端连接；所述cml/2单元的第一输出端与选择器s2的第一输入端连接，其第二输出端与tspc/2单元的输入端连接；所述tspc/2单元的输出端与mmd/5单元的输入端连接；所述选择器s2的第二输入端与mmd/5单元的输出端连接，其输出端与mmd/8～15单元的第一输入端连接；所述mmd/8～15单元的第二输入端与mash1-1-1dsm单元的输出端连接，其输出端分别与pfd单元的第二输入端和mash1-1-1dsm单元的输入端连接。
59.取图3中的压控振荡器的输出信号输入到选择器s1的0输入位，图3的参考信号输入到选择器s1的1输入位。可以通过调整选位控制信号，对pfd单元一端输入是400mhz压控振荡器的输出信号还是40mhz参考信号进行选择，该控制码同时也控制了选择器s2，当选位控制信号为0，pfd单元的输入信号为400mhz压控振荡器输出信号和经过mmd/8～15单元的
分频输出信号，pfd单元会比较两者信号的相位差值，并输出脉冲宽度具有相位差信息的脉冲输入给cp单元，cp单元根据该脉冲信号对环路滤波器进行充放电，用以调节vco单元的控制电压，vco单元根据该控制电压对输出信号的频率进行调整，其基频输出信号输入给cml/2单元进行2分频，而后输入给选择器s2，因为s2的控制信号为0，tspc/2单元和mmd/5单元的输出不被选择，该二分频信号直输出给由mash1-1-1dsm单元所控制的mmd/8～15单元进行小数分频，该分频输出除了输入给pfd单元进行相位差值比较，还输出给mash1-1-1dsm单元用以提供时钟信号，因此mash1-1-1dsm单元的工作时钟频率与pfd单元另一端的输入信号频率相等。所有单元整体构成一个反馈环路，最终使vco单元的输出频率稳定在分频比倍400mhz频率。当选位控制信号为1时，pfd单元的一端输入信号就改变为40mhz参考信号。vco单元的基频输出到mmd/8～15单元的路径也变为通过cml/2单元、tspc/2单元和mmd/5单元，总共进行20分频的过程。选位0时的pfd单元输入信号频率是选位1时的10倍，但因为选位1时的分频比也为选位0时的10倍，所以选位信号的改变并不影响vco单元输出信号的频率。
60.量化的噪声的影响因素在于mash1-1-1dsm单元的时钟频率，量化噪声是由于分频器的实际分频比与所需的小数分频比不同所导致的，mash1-1-1dsm单元每一个时钟周期，都会对mmd/8～15单元的分频比进行调整去使分频比的平均值等于所需的小数分频比。当时钟周期越小，即时钟频率越快，同样的一段时间内，实际分频比的值就会更接近小数分频比的值。因此时钟频率提高可以降低量化噪声。但提高mash1-1-1dsm单元的时钟频率同时也需要增加pfd单元的另一路输入信号的频率。该信号的噪声会影响vco单元输出信号的带内噪声。
61.该级联锁相环第一级采用了的整数的欠采样锁相环来提高第二级小数电荷泵锁相环的dsm单元工作频率，使第二级小数电荷泵锁相环的量化噪声下降。提高dsm的工作频率也会降低环路的总分频比，以此降低第二级锁相环cp单元产生的噪声，而且由于整数欠采样结构的噪声性能良好，其噪声并未对总输出的噪声产生恶化。因此得到了一种低噪声的级联小数锁相环。
62.实验
63.未使用和使用第一级锁相环进行倍频的输出总相位噪声以及各部分的噪声贡献如图10～11所示，可以看出输入参考信号为400mhz也就是使用晶振倍频锁相环的输出作为输入参考，相较于直接使用40mhz的晶振输出进行输入参考的情况,输出噪声的量化噪声部分产生了明显的改善，其噪声在带外的情况下远低于vco的相位噪声，且通过倍频之后，输出噪声中的cp噪声也得到了改善，其值与ref信号的所贡献的相位噪声相当，总的积分抖动改善了约800fs。

技术特征：

1.一种低噪声级联小数锁相环，其特征在于，包括：整数欠采样锁相环和小数电荷泵锁相环；所述整数欠采样锁相环用于降低带内噪声；所述小数电荷泵锁相环用于调控输出信号频率。2.根据权利要求1所述的低噪声级联小数锁相环，其特征在于，所述整数欠采样锁相环包括：欠采样鉴相器和电荷泵、环路滤波器、压控振荡器、脉冲发生器、死区鉴相器和电荷泵、以及分频器；所述欠采样鉴相器和电荷泵的输出端分别与压控振荡器的输入端、死区鉴相器和电荷泵的输出端、环路滤波器的输入端连接，其脉冲控制端与脉冲发生器的输出端连接；所述压控振荡器的输出端分别与欠采样鉴相器和电荷泵的第一输入端、分频器的输入端连接；所述分频器的输出端与死区鉴相器和电荷泵的第一输入端连接；所述死区鉴相器和电荷泵的第二输入端用于输入参考信号；所述脉冲发生器的输入端用于输入参考信号；所述欠采样鉴相器和电荷泵的第二输入端用于输入参考信号。3.根据权利要求2所述的低噪声级联小数锁相环，其特征在于，所述欠采样鉴相器和电荷泵包括：缓冲器a1、nmos管m1、pmos管m2、nmos管m3、pmos管m4、接地电容c1、接地电容c2、上电流源iup、下电流源idn、第一被控开关和第二被控开关；所述缓冲器a1的输入端作为vcop端，其输出端分别与nmos管m1的漏极和pmos管m2的漏极连接；所述缓冲器a2的输入端作为vcon端，其输出端分别与nmos管m3的漏极和pmos管m4的漏极连接；所述nmos管m1的源极分别与pmos管m2的源极、接地电容c1和上电流源iup的控制端连接，其栅极与nmos管m3的栅极连接，并作为refb端；所述pmos管m4的栅极与pmos管m2的栅极连接，并作为ref端；所述vcop端和vcon端作为欠采样鉴相器和电荷泵的第一输入端；所述refb端和ref端作为欠采样鉴相器和电荷泵的第二输入端；所述pmos管m4的源极分别与nmos管m3的源极、接地电容c2和下电流源idn的控制端连接；所述上电流源iup的一端接入电源，其另一端与第一被控开关的一端连接；所述第一被控开关的另一端与第二被控开关的一端连接，并作为欠采样鉴相器和电荷泵的输出端；所述下电流源idn的一端与第二被控开关的另一端连接，其另一端接地；所述第一被控开关和第二被控开关的控制端作为欠采样鉴相器和电荷泵的脉冲控制端。4.根据权利要求2所述的低噪声级联小数锁相环，其特征在于，所述环路滤波器包括：接地电容c3、电阻r1和接地电容c4；所述电阻r1的一端与接地电容c3连接，并作为环路滤波器的输入端；所述电阻r1的另一端与接地电容c4连接。5.根据权利要求2所述的低噪声级联小数锁相环，其特征在于，所述死区鉴相器和电荷泵包括：上电流源fll_iup、下电流源fll_idn、第三被控开关、第四被控开关、d触发器d1、d触发器d2、d触发器d3、d触发器d4、非门a3、非门a4和与门a5；所述d触发器d2的d端接高电平，其cp端与非门a3的输入端连接，并作为死区鉴相器和电荷泵的第二输入端；所述d触发器d2的q端分别与与门a5的第一输入端和d触发器d1的d端连接，其res端分别与d触发器d4的res端和与门a5的输出端连接；所述d触发器d4的d端接高电平，其cp端与非门a4的输入端连接，并作为死区鉴相器和电荷泵的第一输入端；所述d触发器d3的d端分别与与门a5的第二输入端和d触发器d4的q端连接，其cp端与非门a4的输出
端连接，其q端与第四被控开关的控制端连接；所述d触发器d1的cp端与非门a3的输出端连接，其q端与第三被控开关的控制端连接；所述上电流源fll_iup的一端接电源，其另一端与第三被控开关的一端连接；所述第四被控开关的一端与第三被控开关的另一端连接，并作为死区鉴相器和电荷泵的输出端；所述下电流源fll_idn的一端与第四被控开关的另一端连接，其另一端接地。6.根据权利要求2所述的低噪声级联小数锁相环，其特征在于，所述脉冲发生器包括：非门a5、非门a6、非门a7、与门a8和延时器u1；所述非门a5的输入端作为脉冲发生器的输入端，其输出端与非门a6的输入端连接；所述非门a6的输出端分别与非门a7的输入端和延时器u1的输入端连接；所述与门a8的第一输入端与延时器u1的输出端连接，其第二输入端与非门a7的输出端连接，其输出端作为脉冲发生器的输出端。7.根据权利要求1所述的低噪声级联小数锁相环，其特征在于，所述小数电荷泵锁相环包括：选择器s1、选择器s2、pfd单元、cp单元、vco单元、电阻r2、电阻r3、接地电容c5、接地电容c6、接地电容c7、cml/2单元、tspc/2单元、mmd/5单元、mmd/8～15单元和mash1-1-1dsm单元；所述选择器s1的第一输入端作为小数电荷泵锁相环的第一输入端，其第二输入端作为小数电荷泵锁相环的第二输入端，其输出端与pfd单元的第一输入端连接；所述小数电荷泵锁相环的第一输入端与整数欠采样锁相环的输出端连接；所述pfd单元的输出端与cp单元的输入端连接；所述cp单元的输出端分别与电阻r2的一端、接地电容c6和电阻r3的一端连接；所述电阻r2的另一端与接地电容c5连接；所述vco单元的输入端分别与电阻r3的另一端和接地电容c7连接，其第一输出端作为小数电荷泵锁相环的信号输出端，其第二输出端与cml/2单元的输入端连接；所述cml/2单元的第一输出端与选择器s2的第一输入端连接，其第二输出端与tspc/2单元的输入端连接；所述tspc/2单元的输出端与mmd/5单元的输入端连接；所述选择器s2的第二输入端与mmd/5单元的输出端连接，其输出端与mmd/8～15单元的第一输入端连接；所述mmd/8～15单元的第二输入端与mash1-1-1dsm单元的输出端连接，其输出端分别与pfd单元的第二输入端和mash1-1-1dsm单元的输入端连接。

技术总结

本发明公开了一种低噪声级联小数锁相环，包括：整数欠采样锁相环和小数电荷泵锁相环；所述整数欠采样锁相环用于降低带内噪声；所述小数电荷泵锁相环用于调控输出信号频率；本发明解决了现有锁相环存在量化噪声在输出总相位噪声的贡献高的问题。位噪声的贡献高的问题。位噪声的贡献高的问题。

技术研发人员：

廖竟文 谭文

受保护的技术使用者：

成都通量科技有限公司

技术研发日：

2022.08.04

技术公布日：

2022/11/2