电路路径简化方法及其系统与流程

1.本发明涉及一种电子数据处理技术，特别涉及一种电路路径简化方法及其系统。

背景技术：

2.随着电路的复杂度提高，在电路图中要判断二电子元件是否有线路连接，或者是要判断某一电子元件所受到的偏压或流经的电流实属不便，且前述过程不只耗费较多时间，甚至会产生人为疏失。倘若以电脑软件来协助判断，则需要将电路图转化为电脑进行运算与处理的文字数据形态。商业电脑软件虽有数据转换的格式与其内部处理的程序，但通常是营业机密并无法对外公开。学术上电路表示法，例如：集成电路用模拟程序(simulation program with integrated circuit emphasis；spice)，其虽可表示出电路图上的各电子元件之间的连接关系，但在查过程中连接关系较不直觉而无法快速识别。
3.当二电子元件之间的线路查完毕时，通常会出现多条路径。路径上的线路有时还会在其他电子元件间的路径上出现，这种并联电路关系可供判断元件上的分压/分流或信号分流。但是，目前仍需要人为去花费大量时间来查电路图内的并联关系。当电路复杂且电子元件数量较多时，人为查就显得困难。
4.有鉴于此，如何开发一种能显示电路之间有无并联关系且可简化多条路径的方法及其系统，实为须努力研发突破的目标及方向。

技术实现要素：

5.因此，本发明的目的在于提供一种电路路径简化方法及其系统，其通过元件标签与线路标签所形成的初始路径序列，以简易地呈现电路路径的连接关系，然后依据于多个初始路径序列中相同的线路标签来合并线路标签且排列元件标签，进而简化多个初始路径序列为简化后路径序列。
6.依据本发明的一实施方式提供一种电路路径简化方法，其用以简化对应一电路图的多个初始路径序列，且电路图包含多个电子元件及多个线路。电路路径简化方法包含一初始路径序列取得步骤、一线路标签查步骤及一元件标签比对步骤。初始路径序列取得步骤驱动一运算处理单元从一存储单元取得对应电路图的所述多个初始路径序列。各初始路径序列包含对应部分所述多个电子元件的多个元件标签及对应部分所述多个线路的多个线路标签，且所述多个元件标签及所述多个线路标签彼此交互排列。线路标签查步骤驱动运算处理单元于所述多个初始路径序列中查相同的其中一线路标签而产生一线路标签确认结果。元件标签比对步骤驱动运算处理单元依据线路标签确认结果比对其中二初始路径序列中相邻列于其中一线路标签的二元件标签是否相同，以简化所述多个初始路径序列。当二元件标签为相同时，驱动运算处理单元执行一合并步骤。合并步骤合并其中二初始路径序列的二元件标签而产生一合并后元件标签，并合并其中二初始路径序列的其中一线路标签而产生一合并后线路标签。合并后元件标签与合并后线路标签排列以形成一简化后路径序列。当二元件标签不相同时，驱动运算处理单元执行一排列步骤。排列步骤排列其
中二初始路径序列的二元件标签而产生一排列后元件标签，并合并其中二初始路径序列的其中一线路标签而产生合并后线路标签。排列后元件标签与合并后线路标签排列以形成另一简化后路径序列。
7.依据本发明的另一实施方式提供一种电路路径简化系统，其用以简化对应一电路图的多个初始路径序列，且电路图包含多个电子元件及多个线路。电路路径简化系统包含一存储单元与一运算处理单元。存储单元存储对应电路图的所述多个初始路径序列。各初始路径序列包含对应部分所述多个电子元件的多个元件标签及对应部分所述多个线路的多个线路标签，且所述多个元件标签及所述多个线路标签彼此交互排列。运算处理单元连接存储单元并取得所述多个初始路径序列，且运算处理单元经配置以实施一线路标签查步骤与一元件标签比对步骤。线路标签查步骤于所述多个初始路径序列中查相同的其中一线路标签而产生一线路标签确认结果。元件标签比对步骤依据线路标签确认结果比对其中二初始路径序列中相邻列于其中一线路标签的二元件标签是否相同，以简化所述多个初始路径序列。当二元件标签为相同时，运算处理单元执行一合并步骤。合并步骤合并其中二初始路径序列的二元件标签而产生一合并后元件标签，并合并其中二初始路径序列的其中一线路标签而产生一合并后线路标签。合并后元件标签与合并后线路标签排列以形成一简化后路径序列。当二元件标签不相同时，运算处理单元执行一排列步骤。排列步骤排列其中二初始路径序列的二元件标签而产生一排列后元件标签，并合并其中二初始路径序列的其中一线路标签而产生合并后线路标签。排列后元件标签与合并后线路标签排列以形成另一简化后路径序列。
8.借此，本发明的电路路径简化方法及其系统，其在所有初始路径序列中到相同的线路标签，然后合并相同的元件标签而产生合并后元件标签，或排列不同的元件标签而产生排列后元件标签，且合并相同的线路标签而产生合并后线路标签，进而简化多个初始路径序列为简化后路径序列。
附图说明
9.图1是示出依照本发明的第一实施例的电路路径简化方法的流程示意图；
10.图2是示出本发明的电路路径简化方法应用于多个初始路径序列的示意图；
11.图3是示出本发明的电路路径简化方法应用于多个初始路径序列的另一示意图；
12.图4是示出本发明的电路路径简化方法应用于多个初始路径序列的又一示意图；以及
13.图5是示出依照本发明的第二实施例的电路路径简化系统的示意图。
14.【附图标记列表】
15.100：电路路径简化方法
16.110：线路标签确认结果
17.200：电路路径简化系统
18.210：存储单元
19.220：运算处理单元
20.211：电路图
21.212,i1,i2,i3,i4,i5,i6,i7,i8,i9,i
10
,i
11
：初始路径序列
22.e1,e2,e3,e4,e5,e6,e7：元件标签
23.p1,p2,p3：线路标签
24.m
e1
,m
e2
,m
e3
,m
e4
,m
e5
,m
e6
：合并后元件标签
25.m
p1
,m
p2
,m
p3
,m
p4
：合并后线路标签
26.a
e1
,a
e2
,a
e3
,a
e4
,a
e5
：排列后元件标签
27.q1：第一符号
28.q2：第二符号
29.s1,s2,s3：简化后路径序列
30.c1,c2,c3：简化后电路图
31.s02：初始路径序列取得步骤
32.s04,s12：线路标签查步骤
33.s06,s14：元件标签比对步骤
34.s062,s142：合并步骤
35.s064,s144：排列步骤
具体实施方式
36.请一并参照图1与图2，其中图1是示出依照本发明的第一实施例的电路路径简化方法100的流程示意图；以及图2是示出本发明的电路路径简化方法100应用于多个初始路径序列i1、i2、i3、i4、i5的示意图。如图所示，电路路径简化方法100包含初始路径序列取得步骤s02、线路标签查步骤s04及元件标签比对步骤s06，并用以简化对应电路图的初始路径序列i1、i2、i3、i4、i5为简化后路径序列s1。
37.初始路径序列取得步骤s02驱动运算处理单元从存储单元取得对应电路图的初始路径序列i1、i2、i3、i4、i5。电路图包含多个电子元件及多个线路。初始路径序列i1、i2、i3、i4、i5包含对应前述电子元件的多个元件标签e1、e2、e3、e4、e5、e6、e7及对应前述线路的多个线路标签p1、p2、p3。具体而言，图2中的初始路径序列i1包含元件标签e1、e2、e3及线路标签p1、p2、p3，且元件标签e1、e2、e3及线路标签p1、p2、p3由前至后(即由左至右)彼此交互排列。相邻排列的元件标签e1与线路标签p1可表示元件标签e1所对应的电子元件电性连接线路标签p1所对应的线路，且其他初始路径序列依此类推。此外，前述电路图可由绘图软件(allegro)所绘制，并通过绘图软件转档为xml数据文件，其可包含所有电子元件数据与其两两电子元件间相连的线路数据。利用人工或是软件出电路图中所有的电子元件与线路间的组合，以重新编排xml数据文件内的电子元件数据及线路数据而产生以javascript object notation(json)格式为基础的数据(即初始路径序列i1、i2、i3、i4、i5)。
38.线路标签查步骤s04驱动运算处理单元于所有初始路径序列i1、i2、i3、i4、i5中查相同的线路标签而产生至少一线路标签确认结果110。由图2可知，由于初始路径序列i1、i2、i3、i4、i5皆列有相同的线路标签p1、p2、p3，因此运算处理单元分别产生对应线路标签p1、p2、p3的多个线路标签确认结果110。
39.元件标签比对步骤s06驱动运算处理单元依据对应线路标签p1的线路标签确认结果110比对二初始路径序列i1、i2中相邻列于线路标签p1的二元件标签e1是否相同。须说明的是，运算处理单元会将具有线路标签p1的所有初始路径序列皆纳入比对过程中；换言之，
运算处理单元亦能根据所有线路标签确认结果110阶段性地比对所有初始路径序列i1、i2、i3、i4、i5中相邻列于线路标签p1、p2、p3的多个元件标签e1、e2、e3、e4、e5、e6、e7是否相同。当二元件标签为相同时，驱动运算处理单元执行合并步骤s062。合并步骤s062合并二初始路径序列的二元件标签而产生合并后元件标签，并合并二初始路径序列的线路标签而产生合并后线路标签。当二元件标签不相同时，驱动运算处理单元执行排列步骤s064。排列步骤s064排列二初始路径序列的二元件标签而产生排列后元件标签，并合并二初始路径序列的线路标签而产生合并后线路标签。
40.举例来说，于所有初始路径序列i1、i2、i3、i4、i5中位于线路标签p1前的多个元件标签e1均相同，运算处理单元执行合并步骤s062。合并步骤s062驱动运算处理单元合并位于线路标签p1前的多个元件标签e1而产生合并后元件标签m
e1
，且合并所有初始路径序列i1、i2、i3、i4、i5的线路标签p1而产生合并后线路标签m
p1
。运算处理单元将合并后元件标签m
e1
列于合并后线路标签m
p1
之前。同理，于所有初始路径序列i1、i2、i3、i4、i5中位于线路标签p1后的多个元件标签e2均相同，运算处理单元亦执行合并步骤s062。合并步骤s062驱动运算处理单元合并位于线路标签p1后的多个元件标签e2而产生合并后元件标签m
e2
。运算处理单元将合并后元件标签m
e2
列于合并后线路标签m
p1
之后。
41.若以线路标签p2为中心，于所有初始路径序列i1、i2、i3、i4、i5中位于线路标签p2前的多个元件标签e2均相同，运算处理单元产生合并后元件标签m
e2
，且合并所有初始路径序列i1、i2、i3、i4、i5的线路标签p2而产生合并后线路标签m
p2
。运算处理单元将合并后元件标签m
e2
列于合并后线路标签m
p2
之前。
42.特别的是，于所有初始路径序列i1、i2、i3、i4、i5中位于线路标签p2后的元件标签e3、e4、e5、e6、e7彼此不相同，运算处理单元执行排列步骤s064。排列步骤s064驱动运算处理单元依序排列元件标签e3、e4、e5、e6、e7而产生排列后元件标签a
e1
。运算处理单元将排列后元件标签a
e1
列于合并后线路标签m
p2
之后。
43.若以线路标签p3为中心，于所有初始路径序列i1、i2、i3、i4、i5中位于线路标签p3前的元件标签e3、e4、e5、e6、e7彼此不相同，运算处理单元执行排列步骤s064。排列步骤s064驱动运算处理单元依序排列元件标签e3、e4、e5、e6、e7而产生排列后元件标签a
e1
，并合并所有初始路径序列i1、i2、i3、i4、i5的线路标签p3而产生合并后线路标签m
p3
。运算处理单元将排列后元件标签a
e1
列于合并后线路标签m
p3
之前。最终，运算处理单元依序排列合并后元件标签m
e1
、合并后线路标签m
p1
、合并后元件标签m
e2
、合并后线路标签m
p2
、排列后元件标签a
e1
及合并后线路标签m
p3
而形成简化后路径序列s1。
44.再者，运算处理单元于合并后线路标签m
p1
中引入第一符号q1。第一符号q1位于线路标签p1前。第一符号q1表示串接，即线路标签p1所对应的线路串接元件标签e1所对应的电子元件，并同时表示元件标签e1所对应的电子元件经由线路标签p1所对应的线路串接元件标签e2所对应的电子元件。运算处理单元于合并后线路标签m
p2
中引入第二符号q2。第二符号q2位于线路标签p2前。第二符号q2表示并联，即线路标签p2所对应的线路并联元件标签e3、e4、e5、e6、e7所对应的电子元件，并同时表示元件标签e2所对应的电子元件经由线路标签p2所对应的线路并联元件标签e3、e4、e5、e6、e7所对应的电子元件，且合并后线路标签m
p3
依此类推。
45.值得注意的是，前述合并后元件标签的数据等同于合并前元件标签的数据；意味
着，合并后元件标签m
e1
所对应的json数据等同于元件标签e1所对应的json数据，且其他合并后元件标签依此类推，不另赘述。因此，运算处理单元可将对应电路图的简化后路径序列s1转换为简化后电路图c1。由图2的简化后电路图c1可知，元件标签e1所对应的电子元件与元件标签e2所对应的电子元件经由线路标签p1所对应的线路彼此串接。元件标签e2所对应的电子元件和各元件标签e3、e4、e5、e6、e7所对应的电子元件经由线路标签p2所对应的线路彼此并联。所有元件标签e3、e4、e5、e6、e7均并联于线路标签p3所对应的线路。借此，本发明的电路路径简化方法100可在所有初始路径序列i1、i2、i3、i4、i5中到相同的线路标签p1、p2、p3，然后根据合并相同的元件标签e1、e2而分别产生合并后元件标签m
e1
、m
e2
，或排列不同的元件标签e3、e4、e5、e6、e7而产生排列后元件标签a
e1
，且合并相同的线路标签p1、p2、p3而分别产生合并后线路标签m
p1
、m
p2
、m
p3
，进而将所有初始路径序列i1、i2、i3、i4、i5简化为简化后路径序列s1，以方便使用者于简化后电路图c1中更轻易地了解各元件与各线路之间的连接关系。因此，当电路图内的电路较复杂时，使用者仍可利用简化后路径序列s1轻易地查看且判断电子元件上的分压/分流或信号分流。
46.请一并参照图1与图3，其中图3是示出本发明的电路路径简化方法100应用于多个初始路径序列i6、i7的另一示意图。如图所示，线路标签查步骤s04驱动运算处理单元于对应另一电路图的二初始路径序列i6、i7中查相同的线路标签而产生线路标签确认结果110。由图3可知，由于初始路径序列i6、i7皆列有相同的线路标签p1、p2，因此运算处理单元分别产生对应线路标签p1、p2的线路标签确认结果110。以下仅详细介绍对应线路标签p1的线路标签确认结果110，其他线路标签确认结果110不另赘述。
47.元件标签比对步骤s06驱动运算处理单元依据对应线路标签p1的线路标签确认结果110比对二初始路径序列i6、i7中相邻列于线路标签p1前的二元件标签e1是否相同，并比对二初始路径序列i6、i7中相邻列于线路标签p1后的二元件标签e2、e3是否相同。于二初始路径序列i6、i7中位于线路标签p1前的二元件标签e1均相同，运算处理单元执行合并步骤s062。合并步骤s062驱动运算处理单元合并位于线路标签p1前的二元件标签e1而产生合并后元件标签m
e1
，且合并二初始路径序列i6、i7的线路标签p1而产生合并后线路标签m
p4
。运算处理单元将合并后元件标签m
e1
列于合并后线路标签m
p4
之前。于二初始路径序列i6、i7中位于线路标签p1后的元件标签e2、e3不相同，运算处理单元执行排列步骤s064。排列步骤s064驱动运算处理单元依序排列元件标签e2和线路标签p2而产生排列后元件标签a
e2
，并依序排列元件标签e3、线路标签p3、元件标签e4及线路标签p2而产生排列后元件标签a
e3
。运算处理单元将排列后元件标签a
e2
列于合并后线路标签m
p4
之后，且将排列后元件标签a
e3
列于排列后元件标签a
e2
之后，以形成简化后路径序列s2。
48.另外，运算处理单元于合并后线路标签m
p4
中引入第二符号q2。第二符号q2位于线路标签p1前。第二符号q2表示并联，即元件标签e1所对应的电子元件经由线路标签p1所对应的线路并联元件标签e2、e3所对应的电子元件。运算处理单元于线路标签p3前引入第一符号q1，其表示串接，即元件标签e3所对应的电子元件经由线路标签p3所对应的线路串接元件标签e4所对应的电子元件。因此，运算处理单元可将对应另一电路图的简化后路径序列s2转换为简化后电路图c2。由图3的简化后电路图c2可知，元件标签e1所对应的电子元件并联连接于线路标签p1所对应的线路后的元件标签e2、e3所对应的电子元件。元件标签e3所对应的电子元件串接连接于线路标签p3所对应的线路后的元件标签e4所对应的电子元件，且元件标
所对应的线路后的元件标签e2、e3所对应的电子元件。元件标签e2、e3所对应的电子元件经由线路标签p2所对应的线路并联元件标签e4、e5所对应的电子元件。元件标签e4、e5所对应的电子元件并联至线路标签p2所对应的线路，且经由线路标签p3所对应的线路串接元件标签e6所对应的电子元件。
55.请一并参阅图1与图5，其中图5是示出依照本发明的第二实施例的电路路径简化系统200的示意图。如图所示，电路路径简化系统200用以简化对应电路图211的多个初始路径序列212，且包含存储单元210与运算处理单元220。存储单元210存储电路图211及对应电路图211的所述多个初始路径序列212。运算处理单元220电性连接存储单元210并取得所述多个初始路径序列212。运算处理单元220经配置以实施线路标签查步骤s12、元件标签比对步骤s14、合并步骤s142及排列步骤s144，其与第一实施例中电路路径简化方法100所对应的步骤相同，不另赘述。此外，运算处理单元220可为一数字信号处理器(digital signal processor；dsp)、一微处理器(micro processing unit；mpu)、一中央处理器(central processing unit；cpu)或其他电子处理器，但本发明不以此为限。
56.虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的构思和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

技术特征：

1.一种电路路径简化方法，用以简化对应一电路图的多个初始路径序列，该电路图包含多个电子元件及多个线路，其特征在于，该电路路径简化方法包含以下步骤：一初始路径序列取得步骤，驱动一运算处理单元从一存储单元取得对应该电路图的所述多个初始路径序列，其中各该初始路径序列包含对应部分所述多个电子元件的多个元件标签及对应部分所述多个线路的多个线路标签，所述多个元件标签及所述多个线路标签彼此交互排列；一线路标签查步骤，驱动该运算处理单元于所述多个初始路径序列中查相同的其中一该线路标签而产生一线路标签确认结果；以及一元件标签比对步骤，驱动该运算处理单元依据该线路标签确认结果比对其中二该初始路径序列中相邻列于该其中一线路标签的二该元件标签是否相同，以简化所述多个初始路径序列；其中，当该二元件标签为相同时，驱动该运算处理单元执行一合并步骤，该合并步骤合并其中二该初始路径序列的该二元件标签而产生一合并后元件标签，并合并其中二该初始路径序列的该其中一线路标签而产生一合并后线路标签，该合并后元件标签与该合并后线路标签排列以形成一简化后路径序列；其中，当该二元件标签不相同时，驱动该运算处理单元执行一排列步骤，该排列步骤排列其中二该初始路径序列的该二元件标签而产生一排列后元件标签，并合并其中二该初始路径序列的该其中一线路标签而产生该合并后线路标签，该排列后元件标签与该合并后线路标签排列以形成另一简化后路径序列。2.如权利要求1所述的电路路径简化方法，其特征在于，相邻排列的一该元件标签与一该线路标签表示该一元件标签所对应的一该电子元件电性连接该一线路标签所对应的一该线路。3.如权利要求1所述的电路路径简化方法，其特征在于，于该元件标签比对步骤中，当于其中二该初始路径序列中位于该其中一线路标签前的二该元件标签为相同时，该合并步骤驱动该运算处理单元合并位于该其中一线路标签前的该二元件标签；及当于其中二该初始路径序列中位于该其中一线路标签后的二该元件标签为相同时，该合并步骤驱动该运算处理单元合并位于该其中一线路标签后的该二元件标签。4.如权利要求1所述的电路路径简化方法，其特征在于，于该元件标签比对步骤中，当于其中二该初始路径序列中位于该其中一线路标签前的二该元件标签为相同时，该合并步骤驱动该运算处理单元合并位于该其中一线路标签前的该二元件标签；及当于其中二该初始路径序列中位于该其中一线路标签后的二该元件标签不相同时，该排列步骤驱动该运算处理单元排列位于该其中一线路标签后的该二元件标签。5.如权利要求1所述的电路路径简化方法，其特征在于，于该元件标签比对步骤中，当于其中二该初始路径序列中位于该其中一线路标签前的二该元件标签不相同时，该排列步骤驱动该运算处理单元排列位于该其中一线路标签前的该二元件标签；及当于其中二该初始路径序列中位于该其中一线路标签后的二该元件标签为相同时，该合并步骤驱动该运算处理单元合并位于该其中一线路标签后的该二元件标签。6.如权利要求1所述的电路路径简化方法，其特征在于，于该元件标签比对步骤中，当于其中二该初始路径序列中位于该其中一线路标签前的二该元件标签不相同时，该
排列步骤驱动该运算处理单元排列位于该其中一线路标签前的该二元件标签；及当于其中二该初始路径序列中位于该其中一线路标签后的二该元件标签不相同时，该排列步骤驱动该运算处理单元排列位于该其中一线路标签后的该二元件标签。7.如权利要求1所述的电路路径简化方法，其特征在于，该运算处理单元于该合并后线路标签中引入一第一符号与一第二符号的一者，该第一符号与该第二符号的该者位于该其中一线路标签前，该第一符号表示列于该其中一线路标签前的一该元件标签所对应的一该电子元件经由该其中一线路标签所对应的一该线路串接列于该其中一线路标签后的另一该元件标签所对应的一该电子元件，且该第二符号表示列于该其中一线路标签前的该一元件标签所对应的该一电子元件经由该其中一线路标签所对应的该一线路并联列于该其中一线路标签后的至少二该元件标签所对应的至少二该电子元件。8.一种电路路径简化系统，用以简化对应一电路图的多个初始路径序列，该电路图包含多个电子元件及多个线路，其特征在于，该电路路径简化系统包含：一存储单元，存储对应该电路图的所述多个初始路径序列，其中各该初始路径序列包含对应部分所述多个电子元件的多个元件标签及对应部分所述多个线路的多个线路标签，所述多个元件标签及所述多个线路标签彼此交互排列；以及一运算处理单元，连接该存储单元并取得所述多个初始路径序列，且该运算处理单元经配置以实施包含以下步骤：一线路标签查步骤，于所述多个初始路径序列中查相同的其中一该线路标签而产生一线路标签确认结果；及一元件标签比对步骤，依据该线路标签确认结果比对其中二该初始路径序列中相邻列于该其中一线路标签的二该元件标签是否相同，以简化所述多个初始路径序列；其中，当该二元件标签为相同时，该运算处理单元执行一合并步骤，该合并步骤合并其中二该初始路径序列的该二元件标签而产生一合并后元件标签，并合并其中二该初始路径序列的该其中一线路标签而产生一合并后线路标签，该合并后元件标签与该合并后线路标签排列以形成一简化后路径序列；其中，当该二元件标签不相同时，该运算处理单元执行一排列步骤，该排列步骤排列其中二该初始路径序列的该二元件标签而产生一排列后元件标签，并合并其中二该初始路径序列的该其中一线路标签而产生该合并后线路标签，该排列后元件标签与该合并后线路标签排列以形成另一简化后路径序列。9.如权利要求8所述的电路路径简化系统，其特征在于，相邻排列的一该元件标签与一该线路标签表示该一元件标签所对应的一该电子元件电性连接该一线路标签所对应的一该线路。10.如权利要求8所述的电路路径简化系统，其特征在于，该运算处理单元于该合并后线路标签中引入一第一符号与一第二符号的一者，该第一符号与该第二符号的该者位于该其中一线路标签前，该第一符号表示列于该其中一线路标签前的一该元件标签所对应的一该电子元件经由该其中一线路标签所对应的一该线路串接列于该其中一线路标签后的另一该元件标签所对应的一该电子元件，且该第二符号表示列于该其中一线路标签前的该一元件标签所对应的该一电子元件经由该其中一线路标签所对应的该一线路并联列于该其中一线路标签后的至少二该元件标签所对应的至少二该电子元件。

技术总结

本发明提供一种电路路径简化方法及其系统。初始路径序列取得步骤取得多个初始路径序列。各初始路径序列包含多个元件标签及多个线路标签，元件标签及线路标签彼此交互排列。线路标签查步骤查相同的线路标签而产生线路标签确认结果。元件标签比对步骤依据线路标签确认结果比对相邻列于相同的线路标签的二元件标签是否相同。当二元件标签为相同时，执行合并步骤而产生合并后元件标签与合并后线路标签。当二元件标签不相同时，执行排列步骤而产生排列后元件标签与合并后线路标签。借此，简化多个初始路径序列为简化后路径序列。简化多个初始路径序列为简化后路径序列。简化多个初始路径序列为简化后路径序列。