音频时钟恢复的电路研究与设计

摘要

随着数字技术的高速发展，在高速传输、大数据量的技术需求下，高清晰多媒体传输技术成为当下消费电子行业研发的重点。各种各样的数字传输接口开始出现在人们的日常生活中。HDMI（High Definition Multimedia Interface）高清晰度多媒体接口成为现代数字接口传输高清视频的主要代表之一。论文以HDMI协议为基础，研究HDMI协议范围内的音频时钟恢复的问题。HDMI的音频时钟恢复包含参数N、CTS的传输和频率合成两方面的内容。

在参数N和CTS的传输上，对比了HDMI 1.4b版和HDMI 2.0版两种典型协议下的数据传输模式。在数据传输通路设计中加入了数据加扰的过程，同时保证了HDMI接口的向下兼容性。HDMI的发送端包含参数CTS的提取，参数N和CTS的打包，视频数据的处理，数据加扰和数据编码等。HDMI的接收端包含数据同步处理，数据解码，数据解扰，视频数据处理，数据包提取，数据包解包等。

在频率合成方面，HDMI系统采用了PLL激励DDS的混合频率合成方式。PLL输出固定的高频信号，DDS对高频信号分频，依据不同的控制信号得到不同的分频时钟。文中采用了多相位时钟输入的DDS结构，推导了DDS输出频率和PLL输出频率的关系。根据上述关系，确定了HDMI接收端在音频时钟再生包中提取的参数N，CTS和DDS控制信号的映射关系，进而控制DDS模块的频率输出，完成音频时钟恢复。

数据传输通路采用Verilog HDL设计，通过NC-Verilog进行验证；DDS设计中包含数字部分和模拟部分，采用混合验证的方式。仿真结果表明数据传输通路能正确传输数据，DDS可以恢复出音频时钟。

关键词：HDMI，音频时钟恢复，数据传输通路，频率合成

Abstract

水过滤板With the rapid development of digital technology, under the technical requirements of high-speed transmission and large amount of data, high-definition multimedia transmission technology has become the force of research and development in current consumer electronics industry. A variety of digital transmission interface began to appear in people's daily lives. High-definition multimedia interface became one of main representatives of modern digital interface to transmit high-definition video. Based on the HDMI protocol, this paper studies the problem of audio clock recovery. HDMI audio clock recovery contains two aspects: one is transmission of parameter N and CTS, the other is frequency synthesis.

In the transmission of parameters N and CTS, compared to data transmission mode of two typical pr

otocol—HDMI 1.4b and HDMI 2.0 version. In data transmission channel design, data scrambling is added, while ensuring the compatibility of HDMI interface. HDMI transmitter includes extracting parameter CTS, packing parameter N and CTS, video data processing, data scrambling and data encoding. HDMI receiver includes data synchronization, data decoding, data descrambling, video data processing, packet extraction and packet unpacking.

In the frequency synthesis, mixed frequency synthesis method of PLL excitation DDS is used in HDMI system. Fixed high-frequency signal of PLL’s output is divided by DDS, according to different control signals to get different frequency clock. In this paper, DDS structure of multi-phase clock input is used, and the relationship between DDS output frequency and PLL output frequency is deduced. According to the above, the mapping relationship between DDS control signals and the parameter N, CTS from audio clock recovery packet in HDMI receiver is determined, and the frequency output of DDS is controlled to complete audio clock recovery.

The data transmission path is designed by Verilog HDL and verified by NC-Verilog. The DDS design includes digital and analog part and uses a hybrid verification method. The simulation results show that the data transmission path can transmit data correctly, and DDS can recover the audio clock.

Key Words: HDMI, Audio clock recovery, Data transmission path, Frequency synthesis

摘要 ....................................................................................................................................................... I Abstract ................................................................................................................................................. I I 第1章绪论. (1)

1.1 研究背景及意义 (1)

1.2 HDMI发展研究现状 (1)

1.2.1 HDMI发展现状 (1)

1.2.2 HDMI研究现状 (2)

1.3 论文研究的内容 (2)

第2章 HDMI技术基础 (4)

熔铜炉

2.1 HDMI概述 (4)

2.2 HDMI传输模式 (5)

2.2.1 HDMI 1.4b传输模式 (5)

2.2.2 HDMI 2.0传输模式 (7)

2.2.3 两种传输模式比较 (8)

2.3 基于HDMI的音频时钟恢复原理 (8)

2.4 HDM 数据传输通路 (9)

2.5 本章小结 (10)

第3章 HDMI Tx数据传输通路关键模块设计 (11)

3.1 参数CTS提取 (11)

3.2 视频数据处理 (12)

3.2.1 颜空间转换 (13)

3.2.2 深编码 (14)

3.3 音频数据和辅助数据处理 (16)

3.4 加扰模块设计 (19)

3.4.1 加扰原理 (19)

3.4.2 加扰模块设计 (23)

3.5 编码模块设计 (24)

3.6 本章小结 (27)

第4章 HDMI Rx数据传输通路关键模块设计 (28)

4.1 数据同步模块设计 (28)

4.1.1 并串、串并转换数据的连续性分析 (28)

4.1.2 数据同步模块设计 (30)

4.2 Rx数据处理模块设计 (32)

4.3 视频输出模块设计 (36)

4.4 音频输出模块设计 (38)

乳胶模具4.5 本章小结 (39)

第5章频率合成 (40)

5.1 频率合成技术的发展 (40)

5.2 混合频率合成 (40)

半轴螺栓5.2.1 DDS激励PLL (40)

5.2.2 PLL内插DDS (41)

音频编解码芯片

5.2.3 DDS与PLL混频 (41)

5.3 基于多相位时钟的DDS设计 (42)

5.3.1 关键模块设计 (43)

5.3.2 DDS频率控制信号 (46)

5.4 仿真与版图 (48)

5.4.1 多相位时钟生成模块的仿真与版图 (48)

5.4.2 DDS的仿真与版图 (49)

5.5 本章小结 (51)

第6章 HDMI数据通路仿真及分析 (52)

6.1参数N和CTS的仿真分析 (52)

6.2 深编码的仿真分析 (53)

6.3 数据包的仿真分析 (54)

乙酸乙酯实验装置6.4 数据同步的仿真分析 (55)

6.5 数据通路的整体仿真分析 (56)

6.6 时序验证 (58)

6.7 本章小结 (59)

第7章结论 (60)

参考文献 (61)

附录A 综合网表 (64)

在学研究成果 (72)

致谢 (73)

本文发布于:2024-09-22 09:49:31，感谢您对本站的认可！

本文链接：https://www.17tex.com/tex/3/342273.html

上一篇：二选一数字信号芯片

下一篇：Realtek 1186 PK sigma8671

标签：数据音频时钟设计频率模块接口

留言与评论（共有 0 条评论）