一 填空：（每题3分,共30分） 1、CMOS集成电路的优点是（ ）。 2、若一个二进制数为‘－11001’，则它的反码为（ ），补码为（ ）。 3、BCD8421码100001000对应的十进制数为（ ），十六进制数F3对应的二进制数为（ ）。 4、某同学有一只TTL异或门（如图1所示），请问若要将它当作反相器使用，A、B端应（ ）。 5、某存储器具有8根地址线和16根双向数据线,则该存储器的容量为( )。 6、边沿触发器的次态仅取决于（ ）时的输入信号的状态，与在这以前或以后的输入信号的变化无关。 7、多变量同或运算时,x1⊙ x2⊙…⊙xn=0,则xi=0的个数必须为( )数. 8、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作需要（ ）时间. 9、一个无符号8位数字输入的DAC,其分辨率为（ ）位,输出电平的级数为（ ），最小输出模拟电压为（ ）。 10、TTL OC门(集电极开路门)的输出端（ ）,实现线与. 二 选择题（每题4分，共40分） 1、下列电路中，能实现Qn+1=Qn功能的是（ ）。 2、、由TTL门组成的电路如右图所示。已知它们的输入短路电流IIS为1.5mA，它们的高电平输入电流IIH为0.05mA。当A为1或0时，G1的输出端电流分 别为（ ）mA。 A 6mA、0.2mA B 6mA、0.15mA C 4.5mA、0.15mA D 4.5mA、0.2mA 3、下图均为TTL电路，试问（ ）电路能实现的逻辑关系。 |
4、下图是一个TTL微分型单稳态触发器。决定暂稳态时间的主要因素是： A R、C B R1、C1 C R、C、与非门G1的高电平输出电阻 D R、C、与非门G2的输入端电阻 5、下列说法不正确的是（ ）。 A TTL与非门输入端所接电阻不能太大。 B TTL与非门输出端不能并联使用。 C 译码器、计数器、全加器、比较器都是组合逻辑电路。 D N进制计数器可以实现N分频。 6、某二极管ROM电路点阵图如下所示，当A1A0=00时，Y1Y2=（ ）。 A Y1Y2=00 B Y1Y2=01 C Y1Y2=10 D Y1Y2=11 7、若二进制数D的反码为（11101）,则D=（ ）。 A －0010 B 1101 C 0011 D －0011 8、如图所示DAC电路，当输入数字量d3 d2 d1 d0=1001时，输出电压vO为（ ） A B C D 9、 逻辑函数和F=A⊙B不满足下式（ ）。 A B Y=F⊙0 C D 环二肽10、图示电路是采用同步十进制计数器和与非门构成的（ ）计数器。 A 五进制 B 六进制 C 七进制 D 八进制 |
三 综合题（共80分，其中1～5题中任选4题，如果全做，按前4题计分） 1、(10分)下图所示电路为发光二极管驱动电路，其中OC门的输出低电平VOL=0.3V，输出低电平时的最大负载电流IOL=12mA；发光二极管的导通电压VD=1.5V，发光时其电流10mA≤ID≤15mA。试问： （1） 在附图a、b所示电路中，发光二极管各在什么情况下发光？ （2） 电阻R1、R2的取值范围。 2、（10分）分析下列图a所示时序电路，要求： （1） 写出电路的驱动方程和状态方程。 （2） 画出电路的状态转换图。 （3） 如图b所示，画出给定输入下的时序图。设Q2、Q1初始状态均为0。 （4） 叙述电路的逻辑功能。 3、（10分）下图是用TTL门电路接成的微分单稳态触发器。其中Rd阻值足够的大，保证稳态时VA为高电平；R的阻值很小，保证稳态时VI2为低电平。Cd的电容量很小，它与Rd组成微分电路。试分析该电路在给定触发信号Vi作用下的工作过程，画出VA、Vo1、VI2和VO的电压波形图。 4、（10分）试分析下图所示由4位双向移位寄存器74LS194和3－8译码器构成的电路。 |
(1) 画出该电路的状态转换图（设起始状态为110）。 74LS138 (2) 指出该电路输出端Z产生什么序列。 74LS194 5、（10分）下图中均为CMOS门电路，分析下列电路，写出电路的输出函数表达式。 (以上5题中选作4题， 如果全做，按前4题计分) 6、（20分）已知某同步时序电路的状态表如表a所示，其中X为电路的输入，Z为电路的输出。 （1）试作出该电路的状态转换图。 （2）若用JK触发器实现电路，试写出该电路的激励方程和输出方程。 （3）画出用JK触发器实现的电路图。 （4）若要求Q2、Q1和Z波形如图b所示，则输人信号X应如何设置，画出X的波形图。 7、（20分）组合电路的设计 图b 试用两片4位二进制并行加法器74LS283和必要的门电路组成1位BCD8421码加法器电路。 |
附录 1、 双向移位寄存器74LS194的功能表 伤流液
2、十进制计数器74LS160功能表
3、三线－八线译码器74LS138功能表
4、4位全加器74LS283逻辑图 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
本文发布于:2024-09-21 19:06:19，感谢您对本站的认可！
本文链接：https://www.17tex.com/tex/3/337808.html
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系，我们将在24小时内删除。
| 留言与评论（共有 0 条评论） |
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议