《FPGA系统设计》实验报告》QuartusII软件入门并设计1位半加器

《FPGA系统设计实验报告》QuartusII软件入门并设计1位半加器
一、设计任务
1、熟悉ALTERA公司EDA设计工具软件QuartusII。
2、熟悉EDA实验箱。
3、学习QuartusII软件。
4、在QuartusII软件中使用原理图输入法设计并实现一个1位半加器。
二、设计过程
1、半加器的设计:电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。 是实现两个一位二进制数的加法运算电路。
2、半加器表达式:进位:co=a and b
和 :so=a xnor (not b)
3、半加器原理图、如下:
图1.1 半加器原理图
1.行为描述程序
2.数据流描述程序加法器电路
3.结构体描述程序
热力井
图1.2 半加器实验操作图
4、真值表
回铃音表1.1 半加器真值表
a
b
co
频率补偿so
0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
0
5、引脚分配图
图1.3 引脚分配图
红外线烘干 6、调试过程
将99脚和98脚接到拨码开关,87脚和86脚接发光二极管,当开关全拨至1或全拨至0不亮,反之会亮。
核桃开口机三、总结
通过这次实验,我学会了用VHDL语言实现半加器功能,掌握Quartus‖软件输入设计流程,本次实验我分别用实验箱上的开关K1、K2作为半加器两输入A、B;分别用LED灯LED1、LED2作为半加器的两个输出端S、C。实验时将实验箱的拨动开关拨向下时为低电平“0”。拨向上时为高电平“1”,LED高电平时灯亮,低电平时灯灭。其结果均符合半加器的真值表。

本文发布于:2024-09-21 15:19:54,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/3/337801.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:半加器   设计   实验   软件
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议