二进制加法器的设计

数学科学学院 12300180129 高月洁

1. 一位二进制加法器

1.1 半加器

半加器是实现两个一位二进制码相加的电路，因此只能用于两个二进制码最低位的相加。因为高位二进制码相加时，有可能出现低位的进位，因此两个加数相加时还要计算低位的进位，需要比半加器多进行一次相加运算。此时需用到1.2中的全加器。

A和B是相加的两个数，S是半加和数，C是进位数

平板天线

逻辑表达式：S=A⊕B，C=A·B

1.2 全加器

与半加器相比，全加器有进位输入端，在将两个多位二进制数相加时，除了最低位外，每一位都要考虑来自低位的进位。

Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为数控卧式滚齿机Si。向相邻高位进位数为Ci

加法器电路

逻辑图

逻辑表达式：Si=Ai⊕Bi⊕Ci-1 ， Ci=AiBi+Ci-1(Ai+bi)

或Ci=AiBi+Ci-1(Ai⊕bi)

2. 电子表单系统多位二进制加法器

2.1将全加器串行链接，形成串行进位加法器。每一位的相加结果都必须等到低一位的进位产生以后才能建立起来，因此将这种结构的电路称为串行进位加法器（或称为行波进位加法器）。其最大的特点是运算速度慢。适用于二位二进制加法器。

级联的4位加法器

2.2超前进位加法器。可以通过逻辑电路实现得出每一位全加器的进位输入信号，无需再从最低位开始向高位逐位传递进位信号。优势在于提高了运行速度，但是当加法器的位数增加时，电路的复杂程度也随之急剧上升。适用于四位及以上二进制加法器。

本文发布于:2024-09-22 04:31:33，感谢您对本站的认可！

标签：进位相加低位全加器串行电路

留言与评论（共有 0 条评论）