(19)中华人民共和国国家知识产权局
(12)发明专利
(10)授权公告号 (45)授权公告日 (21)申请号 201911413499.8
(22)申请日 2019.12.31
(65)同一申请的已公布的文献号
申请公布号 CN 110989760 A
(43)申请公布日 2020.04.10
(73)专利权人 思瑞浦微电子科技（苏州）股份有
限公司
地址 215123 江苏省苏州市苏州工业园区
星湖街328号创意产业园2-B304-1
(72)发明人 李海波 王永攀
(74)专利代理机构 苏州三英知识产权代理有限
公司 32412
代理人 周仁青
(51)Int.Cl.
G05F 1/575(2006.01)
(56)对比文件US 2010259304 A1,2010.10.14US 2010259304 A1,2010.10.14CN 107493097 A ,2017.12.19US 2014340070 A1,2014.11.20CN 101592971 A ,2009.12.02CN 101339445 A ,2009.01.07CN 101963821 A ,2011.02.02CN 102109871 A ,2011.06.29CN 105892553 A ,2016.08.24CN 109976438 A ,2019.07.05JP H04241509 A ,1992.08.28审查员 冯珊珊 (54)发明名称
电压电路
(57)摘要
本发明揭示了一种基于带隙基准电压的检
测电路及带隙基准电压电路，所述检测电路包
括：第二MOS管，与带隙基准电压产生电路中电源
电压V DD 和带隙基准电压V BG 之间的第一MOS管构
成第一电流镜，用于复制第一MOS管中的电流；第
MOS管及第四MOS管，所述第三MOS管与第二MOS管
并联设置，且第三MOS管和第四MOS管构成第二电
流镜；第二检测电阻，与所述第四MOS管串联设
置。本发明通过检测电路的设置，带隙基准电压
电路中无需引入参考电压即可判断带隙基准电
压是否输出正确，在带隙基准电压V BG 输出正确
后输出高电平的逻辑电平信号BG_OK，能够适用
于低电源电压的情况。权利要求书2页 说明书6页 附图3页CN 110989760 B 2022.04.01
C N 110989760
B
1.一种带隙基准电压电路，其特征在于，所述带隙基准电压电路包括：
带隙基准电压产生电路，用于产生带隙基准电压V
BG
；
启动电路，用于实现带隙基准电压产生电路的启动；
检测电路，用于输出逻辑电平信号；
所述启动电路包括第五MOS管、第六MOS管及第六电阻，其中：
第五MOS管为NMOS管，漏极与第一MOS管的栅极相连，源极与基准电位相连；
第六MOS管为NMOS管，栅极接带隙基准电压V
BG
，源极与基准电位相连，漏极接第六电阻
后与电源电压V
DD
相连，第六MOS管的漏极与第五MOS管的栅极相连；
或，所述启动电路包括第七MOS管、第八MOS管、第七电阻及反相器，其中：
第七MOS管的栅极与第一MOS管的栅极相连，源极与电源电压V
DD
相连，漏极接第七电阻后与基准电位相连；
第八MOS管的栅极接反相器后与第七MOS管的漏极和第七电阻相连，漏极与第一MOS管的栅极相连，源极与基准电位相连；
所述检测电路包括：
第二MOS管，与带隙基准电压产生电路中电源电压V
DD 和带隙基准电压V
BG
之间的第一MOS
管构成第一电流镜，用于复制第一MOS管中的电流；
第一检测电阻，与所述第二MOS管串联设置；
第三MOS管及第四MOS管，所述第三MOS管与第二MOS管并联设置，且第三MOS管和第四MOS管构成第二电流镜；
第二检测电阻，与所述第四MOS管串联设置；
所述检测电路包括：
第一状态，带隙基准电压V
BG
建立过程中，第二MOS管复制第一MOS管中的电流至第一检测电阻中，第一检测电阻上的电压随着第一MOS管中电流增大而升高，第三MOS管中电流为0，第二检测电阻上的电压为0；
第二状态，带隙基准电压V
BG
建立完成后，第二MOS管复制第一MOS管中的电流至第一检
测电阻中，第一MOS管中电流保持不变，第三MOS管中电流随着电源电压V
DD
的升高而增大，第二检测电阻上的电压逐渐增大。
2.根据权利要求1所述的带隙基准电压电路，其特征在于，所述带隙基准电压产生电路包括：
双极型晶体管单元，包括同类型比例的第一双极型晶体管及第二双极型晶体管；
匹配电阻单元，包括与第一双极型晶体管相连的第一匹配电阻、与第二双极型晶体管相连的第二匹配电阻和第三匹配电阻；无油空压机结构图
运算放大器，输入端分别连接于第一匹配电阻和第一双极型晶体管之间、及第二匹配电阻和第三匹配电阻之间；
第一MOS管，第一MOS管为PMOS管，栅极与运算放大器的输出端相连，源极与电源电压V
DD 相连，漏极与第一匹配电阻和第三匹配电阻相连，第一MOS管的漏极产生带隙基准电压V
BG
。
3.根据权利要求2所述的带隙基准电压电路，其特征在于，所述检测电路还包括第四MOS管和第二检测电阻相连的施密特触发器，用于对信号进行整形并输出逻辑电平信号；
第一状态下，施密特触发器输出的逻辑电平信号为低电平；
第二状态下，当第二检测电阻上的电压未超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号为低电平；当第二检测电阻上的电压超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号为高电平。
4.根据权利要求1所述的带隙基准电压电路，其特征在于，所述检测电路中第二MOS管、第三MOS管及第四MOS管均为PMOS管。
5.根据权利要求4所述的带隙基准电压电路，其特征在于，所述第二MOS管与第一MOS管共栅连接，第三MOS管和第四MOS管共栅连接，第二MOS管、第三MOS管及第四MOS管的源极与电源电压V
相连，第二MOS管及第三MOS管的漏极与第一检测电阻相连，第四MOS管的漏极与DD
第二检测电阻相连，第一检测电阻及第二检测电阻与基准电位相连。
6.根据权利要求3所述的带隙基准电压电路，其特征在于，所述施密特触发器的输入端与第四MOS管的漏极及第二检测电阻相连。
基于带隙基准电压的检测电路及带隙基准电压电路技术领域
[0001]本发明属于电源电路技术领域，具体涉及一种基于带隙基准电压的检测电路及带隙基准电压电路。
背景技术
[0002]电源管理集成电路中最经典的电压基准电路就是带隙基准电压源。带隙基准电压源的原理是利用双极型晶体管(BJT)的基极发射极PN结电压V BE 负温度系数和等效热电压V T 正温度系数的相互抵消实现零温漂电压基准。传统的带隙基准电压源V BG 一般由V BE +kV T 二部分组成，V BE 是负温度系数约为‑2mV/℃，而VT是正温度系数约0.086mV/℃，V BE 约0.7V，加上k 倍(k＞1)的等效热电压V T ，V T 又与比例BJT管的基极发射极PN结电压的差ΔVBE相关，故输出
基准电压也可表达为V BE +k1ΔV BE ，
k1为比例常数，传统的带隙基准电压源V BG 的值约1.2V，它是一种稳定可靠的不随温度变化的基准电压。在实际电路设计中常把带隙电压基准再通过电阻网络分压或倍压得到各种不同的基准电压。
[0003]大多数电源管理芯片，都要使用到带隙基准电压，而带隙基准电压通常会被用来判断输入电压V DD 是否达到最低输入电压，进而决定是否使芯片的其他功能开启。然而能否准确判断输入电压是否达到最低输入电压的前提条件是带隙基准电压已经输出正确，这就需要首先判断带隙基准电压输出正确后才能使能V DD 电压的判断。而判断带隙基准电压是否正确时没有任何参考电压可使用，所以通常判断带隙基准电压是否正确的做法都很粗糙，不能确保带隙基准一定正确后才输出指示信号BG_OK。另外，在低输入电压应用条件下，需要尽量在带隙基准电压输出正确附近即输出BG_OK信号，如图1
中A位置，而要避免在图1中B 位置才输出BG_OK信号，因为在B位置V DD 的电压有可能已经超过规格书定义的最低输入电压，这时V DD 最低输入电压的判断不准确也毫无意义，并且，如果输入电压刚好为最低输入电压，则不能输出BG_OK信号，芯片将无法起动。
[0004]因此，针对上述技术问题，有必要提供一种基于带隙基准电压的检测电路及带隙基准电压电路。
发明内容
[0005]本发明的目的在于提供一种基于带隙基准电压的检测电路及带隙基准电压电路，以在带隙基准电压输出正确附近输出高电平的逻辑电平信号。
热转印烤杯机[0006]为了实现上述目的，本发明一实施例提供的技术方案如下：
[0007]一种基于带隙基准电压的检测电路，所述检测电路包括：
[0008]第二MOS管，与带隙基准电压产生电路中电源电压V DD 和带隙基准电压V BG 之间的第一MOS管构成第一电流镜，用于复制第一MOS管中的电流；
[0009]第一检测电阻，与所述第二MOS管串联设置；
[0010]第三MOS管及第四MOS管，所述第三MOS管与第二MOS管并联设置，且第三MOS管和第四MOS管构成第二电流镜；
[0011]第二检测电阻，与所述第四MOS管串联设置。
[0012]一实施例中，所述检测电路包括：
[0013]第一状态，带隙基准电压V
建立过程中，第二MOS管复制第一MOS管中的电流至第
BG
一检测电阻中，第一检测电阻上的电压随着第一MOS管中电流增大而升高，第三MOS管中电流为0，第二检测电阻上的电压为0；
[0014]第二状态，带隙基准电压V
建立完成后，第二MOS管复制第一MOS管中的电流至第
BG
的升高而增一检测电阻中，第一MOS管中电流保持不变，第三MOS管中电流随着电源电压V
DD
大，第二检测电阻上的电压逐渐增大。
[0015]一实施例中，所述检测电路还包括第四MOS管和第二检测电阻相连的施密特触发器，用于对信号进行整形并输出逻辑电平信号；
[0016]第一状态下，施密特触发器输出的逻辑电平信号为低电平；
[0017]第二状态下，当第二检测电阻上的电压未超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号为低电平；当第二检测电阻上的电压超过施密特触发器的翻转阈值电压时，施密特触发器输出的逻辑电平信号为高电平。
[0018]一实施例中，所述检测电路中第二MOS管、第三MOS管及第四MOS管均为PMOS管。[0019]一实施例中，所述第二MOS管与第一MOS管共栅连接，第三MOS管和第四MOS管共栅
相连，第二MOS管及第三MOS 连接，第二MOS管、第三MOS管及第四MOS管的源极与电源电压V
DD
拉碗管的漏极与第一检测电阻相连，第四MOS管的漏极与第二检测电阻相连，第一检测电阻及第二检测电阻与基准电位相连。
[0020]一实施例中，所述施密特触发器的输入端与第四MOS管的漏极及第二检测电阻相连。
[0021]本发明一实施例提供的技术方案如下：
[0022]一种带隙基准电压电路，所述带隙基准电压电路包括：
[0023]带隙基准电压产生电路，用于产生带隙基准电压V
；
带隙基准BG
[0024]启动电路，用于实现带隙基准电压产生电路的启动；
[0025]检测电路，所述检测电路为上述的检测电路，用于输出逻辑电平信号。
[0026]一实施例中，所述带隙基准电压产生电路包括：
[0027]双极型晶体管单元，包括同类型比例的第一双极型晶体管及第二双极型晶体管；[0028]匹配电阻单元，包括与第一双极型晶体管相连的第一匹配电阻、与第二双极型晶体管相连的第二匹配电阻和第三匹配电阻；
[0029]运算放大器，输入端分别连接于第一匹配电阻和第一双极型晶体管之间、及第二匹配电阻和第三匹配电阻之间；
网络可视电话
[0030]第一MOS管，第一MOS管为PMOS管，栅极与运算放大器的输出端相连，源极与电源电压V
相连，漏极与第一匹配电阻和第三匹配电阻相连，第一MOS管的漏极产生带隙基准电压DD
。
V
BG
[0031]一实施例中，所述启动电路包括第五MOS管、第六MOS管及第六电阻，其中：[0032]第五MOS管为NMOS管，漏极与第一MOS管的栅极相连，源极与基准电位相连；[0033]第六MOS管为NMOS管，栅极接带隙基准电压V
，源极与基准电位相连，漏极接第六
BG
相连，第六MOS管的漏极与第五MOS管的栅极相连。
电阻后与电源电压V
DD
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议